JPH0530279B2 - - Google Patents

Description

【発明の詳細な説明】

陰極線管（CRT）、その他のラスタ・スキヤン
表示装置のスクリーンへの入力として、スキヤン
ニング・ラインの回帰サイクル中で表示のために
繰り返してアクセスされる大量の蓄積データを表
示するデータ表示装置であり、この表示データは
各々が複数個の文字位置からなる文字行で組み立
てられた個別の文字から構成されており、また各
個別文字の形状は当該文字に対する文字フオルマ
ツトを構成するドツト・マトリスクの選択された
ドツトによつて規定され、かつ本装置は、対応す
る複数個の動的に再定義可能な文字セツト
（DRCS）を蓄積するための複数個のメモリ・セ
クシヨンと、表示を行うため、メモリ・セクシヨ
ンよりDRCS文字の読み出しに際して個々に各メ
モリ・セクシヨンをある時間に１個（one at ａ
time）同定する前述のメモリ・セクシヨンに
アドレスするアドレシング手段とを具えてなるデ
ータ表示装置に関するものである。 上記のタイプのデータ表示装置は、種々の異な
つた面で使用されている。例えば、その様な１つ
のデータ表示装置は、電話データ・サービスの１
環として使用されている。このサービスは、この
装置とともに適当なビデオ端末を持つ電話加入者
に対し、公衆電話回線を介してデータソースにア
クセスさせる機能を与えるものであり、データソ
ースよりデータが選択され加入者構内に送られ表
示される。この様な使い方の例として、イギリス
及びドイツのビデオテツクスサービスであるとこ
ろのプレステル（Prestel）と、ビルドシルムテ
キスト（Bildschirmtext）がある。 上記のタイプのデータ表示装置は、CRTある
いは他のラスタ・スキヤン表示装置の他に、デー
タ・ソースから表示用として選択されたデータを
表わす伝送情報を得るための取得手段、伝送情報
から引き出される蓄積デジタル・コードのための
表示メモリ、そして蓄積デジタル・コードからデ
ータ表示するための表示装置を駆動する文字発生
信号を生成する文字発生手段を含んでいる。 文字発生手段は、通常、固定文字メモリを含ん
でおり、そのメモリはこの装置によつて表示でき
る利用可能な文字字形を同定（識別）する文字情
報を蓄積している。この文字情報は、表示メモリ
内の蓄積されたデジタル・コードに従つて選択的
にアドレスされ、そして読み出された情報はデー
タ表示用の文字発生信号を生成するのに用いられ
ている。この選択アドレシングは表示装置のスキ
ヤンニング動作と同期して実行され、そしてこの
表示装置のスキヤンニング動作は必要に応じフイ
ールド・インタレースを用いて行われる。 上記のタイプのデータ表示装置の表示機能を拡
大するために、多数の所謂「動的に再定義可能な
文字セツト」（dynamically redefinable
character sets：DRCSと略称）による装置を導
入して、表示の形成の選択に利用して文字字形の
数を増大することが提案されている。このDRCS
は、全文字メモリの部分として一時蓄積のための
装置に選択的に伝送される遠隔データ・ソースに
より利用可能である。原理的に、DRCS文字は
（アルフア・ニユーメリツクを含む）任意のアル
フア・モザイクを持つことができる。そこで、利
用可能な異なつた字形の全ての起り得る数は、使
用される文字形態によつてのみ制限されている。
従つて、DRCS文字は、高解像度で構成されるエ
レメントや、地図や幾何図形やその他の描画の様
な図形を規定できる。（この明細書の目的では、
「DRCS文字」という語は、データ・ソースから
全文字メモリの部分を形成する一時蓄積のための
装置へ伝送できる文字情報の文字を意味するもの
と解釈できる。「DRCS文字セツト」という語は
一組のDRCS文字を意味するものと解釈する。） これまでのところ、表示が「文字に基づく」
（すなわち、表示は特定の位置における別々の文
字から作られている）ところの上記のタイプのデ
ータ表示装置は、従来のコンピユータ・グラヒツ
ク技術を用いたグラヒツク表示を提供するデータ
表示装置と比べ高解像度グラヒツク表示には余り
適していないものとして一般に受け入れられてい
た。これらの手法では、受信された伝送情報は、
ベクトル、円弧、円等々の様な表示エレメントを
規定するためにコード化された命令を提供してい
る。これらの命令は、関連した表示エレメントに
対するドツト情報として受信されるものとしてデ
コードされ、そしてこのドツト情報は表示を提供
する直接読み出しのための表示メモリに蓄積され
ている。この蓄積は所謂「ビツト・マツプ」の形
式で、表示の各ピクセル（あるいはドツト）は少
なとも１個の蓄積されたビツトによつて表わされ
いる。この様なビツト・マツプ表示のための表示
メモリによつて使用されている蓄積の総量は、そ
の時点の全文字メモリ・セル（例えば、120ピク
セルまでのマトリクス）が個々のピクセルよりも
むしろ表示メモリの中で同定されている文字に基
づく表示に対する表示メモリによつて要求される
ものよりも常にずつと大きくなつている。 グラヒツク表示を行うのにDRCS文字を使用す
る上述の種類の装置において、アルフア幾何技術
を用いてグラヒツク表示を行うデータ表示装置を
代替させることがこの発明の目的である。 この発明によると、上述の種類のデータ表示装
置で、対応の動的に再定義可能な文字セツト
（DRCS）を蓄積するための複数個のメモリ・セ
クシヨンと、表示用にDRCS文字を読み出すため
各メモリ・セクシヨンを個別にアドレスするアド
レス装置を具えたものにおいて、前述のアドレシ
ング手段がラスタ・スキヤンの各ライン・スキヤ
ンニング周期の対応する最初の部分に前述のメモ
リ・セクシヨンの最初の１つにアドレス操作する
ことがができ、そして更に前述の各ライン・スキ
ヤンニング周期のそれぞれの対応する部分に対し
て前述のメモリ・セクシヨンの他の部分をアドレ
スすることが可能である如くし、それにより前述
のメモリ・セクシヨンの任意の１つに蓄積された
DRCS文字が、スクリーンの全表示エリアの特定
のサブエリアかまたはそのメモリ・セクシヨンが
この様なアドレシングによつて個別に同定されて
いる様なスクリーンの全表示エリアのサブエリア
においてのみ表示のために利用可能である如くし
た構成を特徴とする。 この発明の実施例においては、メモリ・セクシ
ヨンに蓄積されるDRCS文字の数は、サブエリア
中に含まれる文字位置と同じとする。その結果、
メモリ・セクシヨン中に蓄積されたセツトの各
DRCS文字は、関連するサブエリア中のそれぞれ
の文字位置と個別的かつ一意的に関係付けられて
いる。このことは、DRCS文字の各文字ドツト位
置が関連する文字位置のそれぞれのピクセル位置
と個別的かつ一意的に関係付けられていることを
意味している。DRCS文字に対するドツト・マト
リクスのいくつかを蓄積することにより、ピクセ
ルごとのビツトの対応する数は、ピクセル色選択
コーデイングのために使用できる。 また、この発明の他の実施例において、スクリ
ーンの全表示エリアの２つあるいはそれ以上のサ
ブエリアは、単一のメモリ・セクシヨンに蓄積さ
れた同じDRCS文字を「共有」できる。それはセ
ツトの任意のDRCS文字が、これらの２つあるい
はそれ以上のサブエリアの任意の文字位置の表示
に対し利用できることを意味する。このことは、
各文字位置と個々に関連した充分なDRCS文字を
持つていないことになるが、必要とされるメモ
リ・セクシヨンの数を減少できる。しかしなが
ら、多くのグラヒツク表示において、全表示の相
対的に小さい部分のみが詳細にされているから、
DRCS文字の割り付けは、表示の細かい詳細部分
の各文字位置はそれと一意的に関係付けられた個
別のDRCS文字を持つており、一方、表示の非詳
細部分における文字位置はDRCS文字を共有する
ようにできる。 DRCS文字セツトの割り付けは、少なくとも１
つの追加メモリ・セクシヨンを与えることにより
更に拡大される。このことは、追加DRCS文字セ
ツトを調節し、そしてスクリーンの全表示エリア
のどの文字位置でも表示用のDRCS文字を与える
様な前述のアドレシング手段によつてアドレスさ
れるということである。 （実施例） 以下図面により本発明を説明する。 第１図は、本発明のデータ表示装置を含むビデ
オ表示端末を図式的に示す。 第２図は、第１図の装置のメモリ・マツプを例
示する図面である。 第３図は、DRCSアドレシングのための第１図
の装置の一定のエレメントを図式的に示してい
る。 第４図はサブエリアに分けられた表示スクリー
ンの理論的区画を例示する図面である。 第５図は、第３図のエレメントに対するパルス
発生回路を図式的に示している。 第６図及び第７図は、DRCS文字セツトを含む
アドレシング・メモリ・セクシヨンに対する異な
つたアドレス接続を図式的に示している。 図面に従つて説明すると、第１図中に示された
ビデオ表示端末は、モデム１を持つており、これ
により端末は電話線２を通して（例えば、公衆交
換電話網を経由して）データ・ソース３へのアク
セスを持つている。論理・プロセツサ回路４はデ
ータ・ソース３と電話接続を作りあげるのに必要
な信号を供給している。回路４はまた電話線２か
らの伝送情報を導出するための取得手段を含んで
いる。コマンド・キー・パツド５は、回路４への
ユーザ制御指令を与えている。アドレス／デー
タ・バス・システム６は表示メモリ７、固定文字
メモリ８（ROM）、そしてDRCS文字メモリ９
（RAM）と回路４を相互接続している。回路４
の制御の下に、受信された伝送情報から引き出さ
れたデジタル・コードと表示されるべき文字に属
するデジタル・コードは、アドレス／データ・バ
ス・システム６に負荷され、そして表示データと
して表示メモリ７の中の適当な場所に割り当てら
れている。その後、回路４中のアドレシング手段
は、表示メモリ７に蓄積された表示データにアク
セスし、文字ドツト情報を適切に生成する様に、
文字メモリ８と９をアドレスするのに使用されて
いる。シフトレジスタ１０は、この文字ドツト情
報を受信し、それをデジタル・アナログ・コンバ
ータに印加されるデジタル・カラー・コードによ
り作成されるカラー・ルツクアツプ・テーブル１
１を駆動するために使用される。コンバータ１２
からの出力信号は、スクリーン上に表示データに
よつて表わされた文字を表示するために、テレビ
ジヨン・モニタ１３を駆動するのに要求される信
号を発生するRGB文字である。また、付属論理
１４が備えられており、これは「フラツシング」、
「下線付け」、「色選択」、「２倍高」等の様な異な
つた付属表示に関連する制御データを含んでい
る。表示された文字に適用される種々の付属物を
同定するデータは表示部分を形成し、そして実際
の文字字形を同定する文字データに従つて表示メ
モリ７に蓄積されている。回路４は、付属論理１
４による適切な付属制御を開始し、文字表示に関
連した付属物を実行するために蓄積された付属デ
ータに応答する。付属データはまた、関連した文
字データが文字メモリ８の中の文字に属するかあ
るいはDRCS文字メモリ９中の文字に属するかの
どれかを意味している。 表示メモリ７の中の表示データは、大量の蓄積
されたデータを表わしている。これはテレビジヨ
ンモニタ１３のスクリーン上に表示されるべき内
容であり、そしてこの目的で、インタレース・フ
イールド・スキヤンニングをともなうか、あるい
はともなわないで生成されるスキヤンニング・ラ
インの回帰サイクルで表示するために別々にアク
セスされている。タイミング回路１５は、このデ
ータ表示のためのタイミング制御を与えている。
更に、表示データは、多数の文字位置を含む文字
列内に配列された個別文字から構成され、個別文
字の形は、文字群の文字形態を構成するドツト・
マトリクスの選択されたドツトによつて規定され
る。 タイミング制御は、表示されるべき各文字の列
に対して、列のすべての文字は全体としてスキヤ
ンニング・ライン毎にビルドアツプされており、
各文字の１ドツト列と文字の列は順次ビルドアツ
プされている様に組み立てられている。従つて、
文字列に対する最初のスキヤンニング・ラインに
ついて、表示メモリ７からの表示データに応答し
て、文字メモリ８あるいは９によつて、文字列の
最初の文字に対する最初のドツト列からのドツト
情報が供給される。ついで文字列の２番目の文字
に対する最初のドツト列からのドツト情報が供給
され、このことは列の連続した文字に対して同様
に続けられている。文字列に対する２番目のスキ
ヤンニング・ラインについて、列の各文字の第２
ドツト列からのドツト情報は順次供給され、そし
て文字列に対する残余のスキヤンニング・ライン
についても同様である。 この発明による、DRCS文字の使用の説明には
次の基準を仮定する。なお本発明の範囲内で他の
基準も可能であることは明らかである。 単一文字のテレビジヨン・モニタのスクリーン
上の表示が、１０スキヤンニング・ライン高
（Ｖ）と1μsのライン・スキヤンニング周期幅
（Ｈ）を持つ文字表示セル中で12×10文字ドツ
ト・マトリクスを用いている。２フイールドの標
準625本テレビジヨン・ラスタ・スキヤンを用い
るものとした。スクリーンの全表示エリアは、
各々が40文字位置を含む25文字列で構成されてい
る。 DRCSメモリ９は、「チヤプタ」と呼ばれる多
数のメモリ・セクシヨンから構成されており、そ
の各々は２つの８ビツト構成バイトを含む1024個
の16ビツト語として考えられている16kビツト・
メモリを構成している。文字メモリ・セルは10語
からなつており、各々は12ビツトのドツト情報と
４ビツトのモード情報を含んでいる。ＰからＶま
での７個の異るDRCS文字モードが存在し、それ
らはモードビツトで同定され、次の表に示されて
いる。

【表】 従つて、DRCSメモリ９のメモリの１チヤプタ
は、上述の表の最後の列に与えられた７個の
DRCS文字モードの各々の文字の全数に対する文
字情報を蓄積するための容量を持つている。 第２図は、第１図の装置に対するメモリ・マツ
プの組織を図式的に示している。このメモリ・マ
ツプMMは、ランダム・アクセス・メモリ
（RAM）であつて、全部でチヤプタCH1から
CH64までの64チヤプタを含み、その各々は前に
述べた如く1k16語か2k8バイトで構成されてい
る。各チヤプタの０から2kバイトのバイト・ア
ドレスは、アドレスされた語の偶あるいは奇のバ
イトを同定するところの余分のビツトと共に、
1024語のアドレスする10ビツト・アドレスによつ
て同定することができる。CH1からCH64までの
64個のチヤプタは、所謂「チヤプタ・ポインタ」
として役立つている６ビツト・アドレス・コード
の各コードの組み合せによつてそれ自体が同定さ
れている。メモリ・マツプの、あるチヤプタ
CHp1からCHpnまでは、表示メモリ７として役
立つている。その様な各チヤプタはデータ表示の
１「頁」に対するデジタル・コードを蓄積するこ
とができる。他のチヤプタは、DRCS文字メモリ
９として役立つている。現在の目的では、DRCS
文字メモリ９として役立つ様に割り付けられた
CHd1からCHd20までの20チヤプタが存在するも
のと仮定されている。これらの20チヤプタは、20
個の逐次６ビツト・チヤプタ・アドレス・コード
によつて同定されている。このチヤプタ・アドレ
ス・コードのバイト・アドレスは（ｘ）、（ｘ＋１
＋2K）、（ｘ＋２×2K）……（ｘ＋19×2K）とな
り、ここでｘはシーケンスの最初の６ビツト・コ
ードの組み合せである。現在の目的に対してモー
ドＴ DRCS文字はDRCSメモリ９の中に蓄積さ
れており、従つて50（51）のその様な文字は各チ
ヤプタに蓄積されると更に仮定されている。すな
わち、各文字はその蓄積に対して２語を必要とす
ると言うことが更に仮定されているのである。最
後に、追加チヤプタCHdaがまたDRCS文字メモ
リ９の一部分として役立つ様に割り付けられてい
る。 第３図に戻つて、DRCSアドレシングのために
示めされたエレメントは、論理・プロセツサ回路
４（第１図）に具体化されている。メモリ・マツ
プMM（これは前に述べた様に表示メモリと
DRCSメモリとを収容している）と固定文字メモ
リ８がまた示されている。表示が（前もつて遠隔
データ・ソースから伝送され、DRCSメモリに蓄
えられている）DRCS文字を使用する際、表示メ
モリ７に蓄えられた付属データ回路４によつて検
出され、２つのDRCSチヤプタ・ラツチＬ１とＬ
２のうちの１つが設定される。ラツチＬ１が設定
されると、メモリ・マツプMMの追加DRCSチヤ
プタCHdaを同定するチヤプタ・ポインタとして
６ビツト・アドレス・コードがアドレス・バス
AD１をとおして印加される。DRCSアドレス論
理エレメントADLは、７ビツト・アドレス・バ
スCCDを通して表示メモリ７から読み出された
表示データを受信する。この表示データは、表示
されるべき文字を同定する。論理エレメント
ADLはまた、関連するスキヤンニング・ライン
上で表示されるべき文字の10ドツト列の特定の１
つを同定するドツト列アドレスを４ビツト・アド
レス・バスDRDを通して受信する。論理エレメ
ントADLは、10ビツト・アドレス・バスDA上で
DRCSチヤプタCHda中の特定のDRCS文字の特
定のドツト列を含む語に対する語アドレスを生成
する様に受信された表示データとドツト列アドレ
スに応答する。 この語の中の情報は、16ビツト・データ・バス
DDの上で読み取られる。この情報の12ビツトは
（第１図の）シフトレジスタ１０への選択エレメ
ントSEを経由して送られるドツト情報である。
この情報の残りの４ビツトは、論理エレメント
ADLに送られるモード情報である。このモード
情報は、関連した文字に対する情報の残りのもの
を含む第２の語アドレスを決定するための本出願
人の英国特許出願No.8233114（特願昭58−214219
号、特開昭59−103141号）で説明された様な方法
で使用されている。この後者の情報は、選択エレ
メントSEを経由して選択されたモードＴ文字に
対する全ドツト情報（すなはち、ピクセル毎に４
ビツト）を含んでシフトレジスタ１０に送られ
る。アドレス・バスAD１からのチヤプタ・ポイ
ンタによつて同定されるDRCSチヤプタは、表示
の全ラスタ・スキヤンについて利用可能であり、
従つて、このチヤプタ中に蓄積されたセツトの任
意のDRCS文字はテレビジヨン・モニタのスクリ
ーン上でどの文字位置にも表示され得るというこ
とは明らかである。 この発明に従つて、CHd1からCHd20までの
DRCSチヤプタ中に蓄積されているDRCS文字セ
ツトの各々のDRCS文字は、特定のサブエリアあ
るいはスクリーンの全表示エリアのサブエリアの
任意の文字位置のみで表示に利用可能である。
「全フイールド」DRCSデータと呼ばれるものに
対し、各サブエリアは、そのサブエリアと個別に
関係付けられたセツト中でDRCS文字が存在する
様な同数の文字位置を持つている。第４図は、20
個のサブエリアSA1〜SA20中の全表示エリア
TDAの理論的な分割を図式的に示している。前
にも述べた様に、全表示エリアは25の文字列R0
〜R24を含んでおり、その各々は40個の文字位置
CP0〜CP39を持つている。各文字列は、10個の
スキヤンニング・ラインSL0〜SL9からなつてい
る。サブエリアSA1〜SA20は文字位置コラムの
連続したペアーから形成されている。従つて、各
サブエリアは50個の文字位置を含んでいる。50
（51）のモードＴ DRCS文字を含んでいるCHd1
からCHd20までのDRCSチヤプタの各々は、２番
目のアドレス・バスAD2上の６ビツト・アドレ
ス・コードによつて表現されている２番目のチヤ
プタ・ポインタによつて各ライン・スキヤンニン
グ周期の各々の部分についてのみ同定されてい
る。設定できる６ビツト・カウンタCOUは、こ
の後者の６ビツト・アドレス・コードを供給す
る。「全フイールド」DRCSデータ表示が効力を
持つと、ラツチL2はCHd1からCHd20までの
DRCSチヤプタに対する最初のチヤプタ・アドレ
ス（ｘ）にラツチされ、そしてこのアドレスはカ
ウンタCOUに設定され、ライン・スキヤンニン
グ周波数で生起するパルスLPによつて各ライ
ン・スキヤンニング周期の開始時にアドレス・バ
スAD2に負荷される。従つて、各ライン・スキ
ヤンニング周期の最初で、DRCSチヤプタCHd1
のみが表示に対するDRCSを与えるのに利用可能
である。カウンタCOUは、コラム・パルスによ
つてフイードされる２分割回路DVによつて歩進
する。これらのコラム・パルスCPは、チヤプタ
列にわたつて文字位置を実効的に同定するために
表示の各文字コラム位置の始まりで生起する。従
つて、各スキヤンニング・ライン周期に対して、
DRCSチヤプタCHd1は最初の２文字コラム位置
に相応する周期の部分についてアドレスされ、そ
してカウンタCOUの計数は１つだけ増す。そこ
で第２のDRCSチヤプタCHd2は、次の２つの文
字コラム位置に相応するライン・スキヤンニング
周期の同様な部分でアドレスされる。同様なこと
が、スキヤンニング・ライン周期の最後に至るま
で続けられる。次のパルスLPが生起すると、カ
ウンタCOUはDRCSチヤプタCHd1を同定する元
の計数位置に再びリセツトされ、そしてCHd1か
らCHd20までのDRCSチヤプタの逐次アドレシン
グは次のライン・スキヤンニング周期に繰り返さ
れ、爾後、全ラスタ・スキヤンの各順次ライン・
スキヤンニング周期へと繰り返えされる。第４図
から、このDRCSチヤプタ・アドレシングの効果
は、CHd1からCHd20までのDRCSチヤプタの
各々が、サブエリアSA1〜SA20のそれぞれの１
つに対してのみ利用可能であることが分らう。そ
の結果、これらのチヤプタの１つに蓄積されたセ
ツトの各DRCS文字は、個別的かつ一意的に関連
したサブエリア中のそれぞれの文字位置と関係付
けられる。このことは、DRCS文字の各文字ドツ
ト位置は高解像度グラヒツク表示を与えるように
関連付けられて、文字位置の各ピクセル位置と個
別的かつ一意的に関係付けられることを意味す
る。 完全にするために、第３図の装置にも示されて
いることだが、文字コードCCDと、このメモリ
８から文字を使用する文字表示に対するドツト情
報を生成するための表示メモリ７よりの列番号
DRDによつて直接アドレスされるところの固定
文字メモリ８が存在することが示されている。表
示メモリ自体は、R0からR24までの文字列アド
レスによつてアドレスされ、そして表示の連続す
る文字に対してバスCCD上で文字コードを読み
出すためのCC0〜CC39の文字コラム・アドレス
によつてアドレスされている。 第３図の装置で用いられている種々のパルス
は、第５図中に図式的に示されているパルス計数
チエーンによつて生成されており、これは（第１
図の）タイミング回路１５の一部分をなしてい
る。このパルス計数チエーンは、多数のカウンタ
１６〜１９を含もでおり、バルス発生器２０から
のドツト・パルスDPによつてフイードされてい
る。これらのドツト・パルスは、表示のためのビ
ツト周波数dで生起している。最初のカウンタ
１６は、法12のコラム・カウンタであり、これは
文字ドツト列の12のドツト位置に相応する12のド
ツト・パルスDPP0〜DPP11の回帰サイクルを生
成する。これらのパルスDPP0〜〜DPP11は、
（示されていないが）表示のための文字ドツト列
の逐次ドツトを読み出すためにアドレスされてい
る。カウンタ１６のサイクル毎に１回づつ歩進パ
ルス（コラム・パルスCP）を受信するカウンタ
１７は、40個の文字位置アドレスCRP0〜CRP39
を生成する法40の文字位置カウンタである。カウ
ンタ１７のサイクル毎に１回歩進パルス（ライ
ン・パルスLP）を受信するカウンタ１８は、ド
ツト列アドレスDR0〜DR9を生成する法10の列
カウンタであり、そしてカウンタ１８のサイクル
毎に１回歩進パルスを受信するカウンタ１９は、
文字列アドレスR0〜R24を生成する法25のカウ
ンタである。 より少ない蓄積スペースを必要とする他の
DRCS文字が使用される場合、全フイールド
DRCS表示に対してより少ないDRCSチヤプタが
必要とされるだらうことは明らかであらう。例え
ば、100（102）モードＰ DRCS文字は、DRCS
チヤプタに蓄積でき、従つて全フイードDRCS表
示に対し、10個のDRCSチヤプタのみが必要とさ
れよう。このことは、各DRCSチヤプタが表示の
４文字位置コラムに対して充分のチヤプタを含ん
でいることを意味し、従つて、カウンタCOUは
適切なチヤプタ・ポインタ・アドレスを供給する
ために、第２文字位置コラム毎に１回ではなく、
第４文字位置コラム毎に１回のみ歩進されるべき
であると言うことを意味している。この歩進の割
合の変換は、２から４までの分割回路DVの分割
数の変換によつてすでに実行されている。 代案として、例えば、分割回路がLSI回路によ
つて実現されている場合の様に、分割回路DVの
動作の変更が適切でないところでは、チヤプタ・
ポインタ・アドレシングは、カウンタCOUとメ
モリ・マツプMMの間のアドレス・バスAD2の
物理的接続を修正することにより変更される。 第６図は、カウンタCOU上の６個の出力端子
OT1〜OT6およびメモリ・マツプMM上の６個
の入力端子IT1〜IT6の間で、バスAD2の各アド
レス接続の正規の１対１接続を示している。第７
図は、DRCSチヤプタの半数のみしかアドレスせ
ず、一方、分割回路DVに２分割しか維持しない
ところのバスAD2の修正されたアドレス接続を
示している。これらの修正されたアドレス・バス
接続において、カウンタCOUのLSB出力端子
OT1は非接続のままにされ、他の出力端子OT2
〜OT6は、MSB入力端子IT６を非接続のままに
しながらメモリ・マツプMMの１つだけ少ない下
位のビツトの入力端子にそれぞれ接続されてい
る。これらの修正されたアドレス接続の結果、メ
モリ・マツプMMに印加されたチヤプタ・ポイン
タ・アドレスは、LSBが実効的に「失われた」
ので、カウンタCOUによつて生じた２番目毎の
アドレス変化に今や続いている。アドレス・バス
接続を修正するこの原理は、カウンタCOUによ
つて生成された４個（あるいはそれ以上の）連続
したアドレス変化に対してメモリ・マツプMMに
印加された各アドレス・チヤプタ・ポインタを維
持するためには、２つ（あるいはそれ以上の）
LSBが実効的に「失われる」様に拡張できる。 全表示エリアの各文字位置に対する個別DRCS
文字を与えるための充分なDRCS文字を持つ代り
に、もつと少ない数のDRCSチヤプタが供給で
き、その結果、２個（あるいはそれ以上）のサブ
エリアは同じDRCSチヤプタを「共有する」。 チヤプタ毎のDRCS文字の数に応じて、チヤプ
タ・アドレシングはすでに記述した様に全フイー
ルドDRCS表示を実行することにならう。表示メ
モリ７の内容は、関連するサブエリア中の選択さ
れた文字位置についてアドレスされたチヤプタの
DRCS文字を割り当てることができ、これらの位
置は細かい詳細さに相応し、DRCS文字を一意的
にそれらと関連付けるものである。サブエリアの
満たされていない文字位置は、固定文字メモリ８
（一般にスペースである）からの文字に割り当て
られるか、全表示エリアについて利用可能な
DRCSチヤプタ・メモリCHdnからの文字に割り
当てることができる。 （要約） データ表示装置の文字メモリは、表示スクリー
ンのそれぞれのサブエリアに対してのみ表示用文
字を供給するのに利用できる複数個の別々のメモ
リに分割されている。この発明は、いわゆる動的
に再定義可能な文字セツトを用いる高解像度文字
ベース表示を供給するのに特に適している。第３
図は、メモリ・セクシヨンのアドレシングを図式
的に示している。メモリ・セクシヨンを含むメモ
リ・マツプMMはカウンタCOUによつてアドレ
スされている。ラツチＬ２は、第１番目のメモ
リ・セクシヨンのアドレスにカウンタCOUを初
期設定し、一方、各ライン・スキヤンニング周期
の間、÷２分割器DVが第２文字位置毎に新らし
いメモリ・セクシヨンをアドレスする様にカウン
タCOUを歩進するために文字コラム・パルスCP
に応答する。各ライン・スキヤンニング周期の終
りにおいて、ライン・パルスLPは第１番目のメ
モリ・セクシヨン・アドレスにカウンタCOUを
リセツトする。この発明の改良では、カウンタと
メモリ・マツプの間のアドレス・バスの接続は、
メモリ・セクシヨンに実際に印加されるアドレス
が４番目の文字位置毎にのみ変化する様に変更す
る。

【図面の簡単な説明】

第１図は本発明のデータ表示装置を内蔵するビ
デオ表示端末のブロツク図、第２図はメモリ・マ
ツプの構成を示す図、第３図はDRCSアドレシン
グ部分のブロツク図、第４図はサブエリアに分け
られた表示スクリーンの理論的区画を示す図、第
５図は第３図中のパルス発生回路のブロツク図、
第６図と第７図はアドレシング・メモリ・セクシ
ヨンに対する異つたアドレス接続を示す図であ
る。 １……モデム、２……電話線、３……データ・
ソース、４……論理・プロセツサ回路、５……コ
マンド・キー・パツド、６……アドレス／デー
タ・バス・システム、７……表示メモリ、８……
固定文字メモリ、９……DRCS文字メモリ、１０
……シフトレジスタ、１１……カラー・ルツクア
ツプ・テーブル、１２……コンバータ、１３……
テレビジヨン・モニタ、１４……付属回路、１５
……タイミング回路、１６……コラム・カウン
タ、１７……文字位置カウンタ、１８……列カウ
ンタ、１９……カウンタ、２０……パルス発生
器、AD……アドレス・バス、ADL……論理エレ
メント、CC……文字コラム・アドレス、CCD…
…７ビツト・アドレス・バス、CH……チヤプ
タ、COU……カウンタ、CP……コラム・パル
ス、DA……10ビツト・アドレス・バス、DAD…
…列番号、DD……16ビツト・データ・バス、DP
……ドツト・パルス、DPP……ドツト・パルス、
DR……ドツト列アドレス、DRD……４ビツト・
アドレス・バス、DV……分割回路、IT……入力
回路、Ｌ……ラツチ、LP……ライン・パルス、
LSB……最低位桁ビツト、MM……メモリ・マ
ツプ、MSB……最上位桁ビツト、OT……出力端
子、RGB……赤緑青色、SA……サブエリア、
SE……選択エレメント、SL……スキヤンニン
グ・ライン、TDA……全表示エリア。

Claims (1)

1. 【特許請求の範囲】 １ ラスタ・スキヤン表示装置のスクリーンへの
   入力として、スキヤンニング・ラインの回帰サイ
   クル中で表示のために繰り返してアクセスされる
   大量の蓄積データを表示するデータ表示装置であ
   り、この表示データは各々が複数個の文字位置か
   らなる文字行で組み立てられた個別の文字から構
   成されており、また各個別文字の形状は当該文字
   に対する文字フオルマツトを構成するドツト・マ
   トリクスの選択されたドツトによつて規定され、
   かつ本装置は、対応する複数個の動的に再定義可
   能な文字セツト（DRCS）を蓄積するための複数
   個のメモリ・セクシヨンと、表示を行うため、メ
   モリ・セクシヨンよりDRCS文字の読み出しに際
   して個々に各メモリ・セクシヨンをある時間に１
   個同定する前述のメモリ・セクシヨンにアドレス
   するアドレシング手段とを具えてなるデータ表示
   装置において、 前述のアドレシング手段がラスタ・スキヤンの
   各ライン・スキヤンニング周期の対応する最初の
   部分に前述のメモリ・セクシヨンの最初の１つに
   アドレス操作することができ、そして更に前述の
   各ライン・スキヤンニング周期のそれぞれの対応
   する部分に対して前述のメモリ・セクシヨンの他
   の部分をアドレスすることが可能である如くし、
   それにより前述のメモリ・セクシヨンの任意の１
   つに蓄積されたDRCS文字が、スクリーンの全表
   示エリアの特定のサブエリアかまたはそのメモ
   リ・セクシヨンがこの様なアドレシングによつて
   個別に同定されている様なスクリーンの全表示エ
   リアのサブエリアにおいてのみ表示のために利用
   可能である如くした構成を特徴とするデータ表示
   装置。 ２ 各メモリ・セクシヨンは、スクリーンの全表
   示エリアの前述のサブエリアの１つの中で文字部
   分が存在する様な多数のDRCS文字を蓄積するた
   めの容量を持つていることを特徴とする特許請求
   範囲第１項記載のデータ表示装置。 ３ スクリーンの全表示エリアの２つあるいはそ
   れ以上のサブエリアは、セツトの任意のDRCSが
   これらの２つのあるいはそれ以上のサブエリアの
   いずれか１つの任意の文字位置中で表示のために
   利用可能であるように単一メモリ・セクシヨン中
   に蓄積されている同じDRCS文字セツトを「共
   有」していることを特徴とする特許請求範囲第２
   項記載のデータ表示装置。 ４ 追加的DRCS文字セツトを収容することがで
   き、スクリーンの全表示エリアで任意の文字位置
   で表示するためのDRCS文字を供給する前述のア
   ドレス手段によつてアドレスされる少なとも１つ
   の追加メモリ・セクシヨンを備えている特許請求
   範囲第１項ないし第４項のいずれかに記載のデー
   タ表示装置。 ５ この装置の動作を制御するための論理・プロ
   セツサ手段を含むデータ表示装置であり、前述の
   アドレシング手段が前述の論理・プロセツサ手段
   と協同しており、そしてDRCS文字を用いる表示
   に関連してラスタ・スキヤンの最初において前述
   の最初のメモリ・セクシヨンのアドレスにラツチ
   されるラツチを含んでおり、前述の最初のメモ
   リ・セクシヨンの前述のアドレスに相応する初期
   カウントに対する前述のラツチによつて設定され
   る多重ビツト・アドレス・カウンタを含んでいる
   アドレシング手段、そして各ｎ番目のコラム・パ
   ルスに相応して順次前述の他のメモリ・セクシヨ
   ンのアドレスを供給する様にカウンタを歩進する
   文字列にわたつて文字位置を同定する（コラム）
   パルスに応答する分割手段、各ライン・スキヤン
   ニング周期の最初でその初期パルスにリセツトさ
   れるカウンタを具えたことを特徴とする特許請求
   範囲第１項ないし第５項のいずれかに記載のデー
   タ表示装置。 ６ 前述のカウンタが２番目のコラム・パルス毎
   に歩進することを特徴とする特許請求範囲第５項
   記載のデータ表示装置。 ７ カウンタよりDRCSメモリ・セクシヨンをア
   ドレスするためメモリ・セクシヨン・アドレスが
   送られるアドレス・バスは、カウンタの複数個の
   出力端子とメモリ・セクシヨンに共通である複数
   個の入力端子の間に接続されている複数個のバス
   接続を有しており、そのバス接続についてカウン
   タのLSB（最下位桁ビツト）出力端子が非接続の
   ままにされており、そして他の出力端子の各々
   が、MSB（最上位桁ビツト）入力端子を非接続の
   ままにしながら、メモリ・セクシヨンの１つだけ
   少ない下位ビツト値の入力端子にそれぞれ接続さ
   れていることを特徴とする特許請求範囲第５項ま
   たは第６項記載のデータ表示装置。 ８ ２つあるいはそれ以上のLSB出力端子が非
   接続のままにされ、MSB入力端子の対応する数
   が非接続のままにされており、残りの出力端子が
   それらのビツト値の順に従つて残りの入力端子に
   それぞれ接続されている様にしたことを特徴とす
   る特許請求範囲第７項記載のデータ表示装置。