JPS5928449Y2 - インタ−レ−ス表示装置 - Google Patents
インタ−レ−ス表示装置Info
- Publication number
- JPS5928449Y2 JPS5928449Y2 JP15598980U JP15598980U JPS5928449Y2 JP S5928449 Y2 JPS5928449 Y2 JP S5928449Y2 JP 15598980 U JP15598980 U JP 15598980U JP 15598980 U JP15598980 U JP 15598980U JP S5928449 Y2 JPS5928449 Y2 JP S5928449Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- synchronization signal
- image memory
- raster
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案ｊよ、レンタレース（飛越走査）を実現したラス
タ走査型表示装置に関する。
タ走査型表示装置に関する。
一般に走査方式には順次走査方式と飛越走査方式とがあ
るが、画面のちらつきの低減をはかるためテレビ受像機
では飛越走査方式が採用されている。
るが、画面のちらつきの低減をはかるためテレビ受像機
では飛越走査方式が採用されている。
そこで、本考案は、画像メモリを有するラスタ走査型表
示装置において、容易にインタレースを実現する新規な
表示装置を提供するものである。
示装置において、容易にインタレースを実現する新規な
表示装置を提供するものである。
以下、本考案を実施例に基づき図面を参照しながら説明
する。
する。
第１図は、本考案の実施例を示すブロック図であり、第
２図イルへは第１図の各部の波形図である。
２図イルへは第１図の各部の波形図である。
第１図において、１は水平同期信号Ｈ１垂直同期信号Ｖ
及び垂直同期信号Ｖと同時に立ち上がり水平同期信号Ｈ
とはｇ同じパルス巾を有スルパルス信号■＊とを発生す
る同期信号発生回路、２は水平同期信号Ｈと垂直同期信
号Ｖとを入力するＡＮＤゲート、３はＡＮＤゲート２の
出力を所定の期間遅延する遅延回路、４はパルス信号Ｖ
＊をリセット信号とし、遅延回路３の出力をセット信号
とするラッチ回路として設けたフリップフロップ、５は
各ラスタの輝点位置を示すデータを各ラスタに対応する
アドレスに記憶する画像メモリ、６は水平同期信号Ｈを
クロック人力とし、垂直同期信号Ｖをリセット入力とす
るアドレスカウンタであり、このアドレスカウンタ６の
出力とフリップフロップ４の出力とがアドレス信号とし
て画像メモリ５に加えられる。
及び垂直同期信号Ｖと同時に立ち上がり水平同期信号Ｈ
とはｇ同じパルス巾を有スルパルス信号■＊とを発生す
る同期信号発生回路、２は水平同期信号Ｈと垂直同期信
号Ｖとを入力するＡＮＤゲート、３はＡＮＤゲート２の
出力を所定の期間遅延する遅延回路、４はパルス信号Ｖ
＊をリセット信号とし、遅延回路３の出力をセット信号
とするラッチ回路として設けたフリップフロップ、５は
各ラスタの輝点位置を示すデータを各ラスタに対応する
アドレスに記憶する画像メモリ、６は水平同期信号Ｈを
クロック人力とし、垂直同期信号Ｖをリセット入力とす
るアドレスカウンタであり、このアドレスカウンタ６の
出力とフリップフロップ４の出力とがアドレス信号とし
て画像メモリ５に加えられる。
さらに、７は偏向回路、８は映像出力回路、９はＣＲＴ
である。
である。
ここで、ラスタの総数は５１２本、アドレスカウンタ６
は８ビツトのバイナリ−カウンタでありこの８ビツト出
力にフリップフロップ４のＱ端子の出力Ｃが最下位ピッ
）ＬＳＢ信号として加えられた９ビツトの信号が、画像
メモリ５からデータを読み出すためのアドレス指定信号
となる。
は８ビツトのバイナリ−カウンタでありこの８ビツト出
力にフリップフロップ４のＱ端子の出力Ｃが最下位ピッ
）ＬＳＢ信号として加えられた９ビツトの信号が、画像
メモリ５からデータを読み出すためのアドレス指定信号
となる。
尚、画像メモリ５に書き込まれるデータは各ラスタの輝
点位置を示すデータであり、例えばラスタを１００分割
してラスタの始点から５０番目あるいは２５番目を輝点
位置にするためには、画像メモリ５に「５０」あるいは
「２５」のデータを人力する。
点位置を示すデータであり、例えばラスタを１００分割
してラスタの始点から５０番目あるいは２５番目を輝点
位置にするためには、画像メモリ５に「５０」あるいは
「２５」のデータを人力する。
又、画像メモリ５のアドレスＯＯｏ番地−５１１番地に
はラスタの１木目から５１２本目本目のデータが順番に
書き込まれる。
はラスタの１木目から５１２本目本目のデータが順番に
書き込まれる。
そこで、インタレースを行う場合には、第２図イ９口に
示すように、通常、奇数番目の走査では垂直同期信号Ｖ
は水平同期信号Ｈと同時に立ち上がり（第２図イ９口の
前半）、偶数番目の走査では垂直同期信号Ｖは水平同期
信号Ｈとは位相がづげて立ち上がる（第２図イ９口の後
半）ように、同期信号発生回路１から水平及び垂直の同
期信号が出力される。
示すように、通常、奇数番目の走査では垂直同期信号Ｖ
は水平同期信号Ｈと同時に立ち上がり（第２図イ９口の
前半）、偶数番目の走査では垂直同期信号Ｖは水平同期
信号Ｈとは位相がづげて立ち上がる（第２図イ９口の後
半）ように、同期信号発生回路１から水平及び垂直の同
期信号が出力される。
このため、水平及び垂直同期信号が同時に立ち上がると
、ＡＮＤゲート２からは「１」の出力信号Ａが発生し、
遅延回路「１」の出力信号Ｂによりフリップフロップ４
がセットされ、出力Ｃが「０」となる。
、ＡＮＤゲート２からは「１」の出力信号Ａが発生し、
遅延回路「１」の出力信号Ｂによりフリップフロップ４
がセットされ、出力Ｃが「０」となる。
そして、このｒＯＪの出力信号Ｃにアドレスカウンタ６
の８ビツト出力が加えられてアドレス指定信号として画
像メモリ５に印加される。
の８ビツト出力が加えられてアドレス指定信号として画
像メモリ５に印加される。
このアドレス指定信号のうち最下位ビットＬＳＢはフリ
ップフロップ４の出力で常に「Ｏ」であり、上位８ビツ
トはアドレスカウンタ６が水平同期信号Ｈをクロックと
しているため、走査毎に順次カウントアツプする。
ップフロップ４の出力で常に「Ｏ」であり、上位８ビツ
トはアドレスカウンタ６が水平同期信号Ｈをクロックと
しているため、走査毎に順次カウントアツプする。
従って奇数本目のラスタのデータを記憶している偶数番
目のアドレスが水平同期信号Ｈと同期して順次指定され
ることとなり、画像メモリ５から対応するデータが読み
出され、奇数本目だけによる走査が行なわれる。
目のアドレスが水平同期信号Ｈと同期して順次指定され
ることとなり、画像メモリ５から対応するデータが読み
出され、奇数本目だけによる走査が行なわれる。
次に、垂直同期信号Ｖが立ち上がると、パルス信号Ｖ”
にてフリップフロップ４がリセットされその出力Ｃは「
１」となる。
にてフリップフロップ４がリセットされその出力Ｃは「
１」となる。
この場合、第２図イロに示すように、垂直同期信号■は
水平同期信号Ｈと位相がづれて立ち上がるため、フリッ
プフロップ４はリセットされたままとなる。
水平同期信号Ｈと位相がづれて立ち上がるため、フリッ
プフロップ４はリセットされたままとなる。
即ち、アドレス指定信号の最下位ピッ）ＬＳＢは常に「
１」となるため、偶数本目のラスタのデータを記憶して
いる奇数番目のアドレスが順次指定され画像メモリ５か
ら対応するデータが読み出され、偶数本目の上表が行な
われる。
１」となるため、偶数本目のラスタのデータを記憶して
いる奇数番目のアドレスが順次指定され画像メモリ５か
ら対応するデータが読み出され、偶数本目の上表が行な
われる。
以上のようにして、インタレースが実現される。
ここで、遅延回路３は、パルス信号Ｖ“によりフリップ
フロップ４がリセットされた後にセットされるよう設け
られたものであり、遅延時間としては、パルス信号■＊
のパルス巾以上であって、垂直同期信号Ｖのパルス巾以
内であれば良い。
フロップ４がリセットされた後にセットされるよう設け
られたものであり、遅延時間としては、パルス信号■＊
のパルス巾以上であって、垂直同期信号Ｖのパルス巾以
内であれば良い。
又フリップフロップ４にセット優先フリップフロップを
用いれば遅延回路を取り除き、ＡＮＤゲート２の出力Ａ
を直接セット優先フリップフロップのセット端子に入力
することができる。
用いれば遅延回路を取り除き、ＡＮＤゲート２の出力Ａ
を直接セット優先フリップフロップのセット端子に入力
することができる。
更に、本実施においては、フリップフロップ４０出力Ｃ
をアドレス指定信号の最下位ビットＬＳＢ信号とし、画
像メモリ５に１木目から５１２本目本目のラスタに対応
したデータを順に書き込むようにしたが、例えば画像メ
モリ５の前半ＯＯＯ番地〜２５６番地に、奇数本目のラ
スタに対応するデータを順に記憶し、後半２５７番地〜
５１１番地に偶数本目のラスタに対応するデータを順に
記憶するようにすれば、フリップフロップ４０出力Ｃを
アドレス指定信号の最上隙ピッ）ＭＳＢ信号とすること
が可能となる。
をアドレス指定信号の最下位ビットＬＳＢ信号とし、画
像メモリ５に１木目から５１２本目本目のラスタに対応
したデータを順に書き込むようにしたが、例えば画像メ
モリ５の前半ＯＯＯ番地〜２５６番地に、奇数本目のラ
スタに対応するデータを順に記憶し、後半２５７番地〜
５１１番地に偶数本目のラスタに対応するデータを順に
記憶するようにすれば、フリップフロップ４０出力Ｃを
アドレス指定信号の最上隙ピッ）ＭＳＢ信号とすること
が可能となる。
上述の如く、本考案によるインターレース表示装置は、
非常に簡単な回路で、容易にかつ確実にインタレースを
実現することができ、更にアドレスカウンタを垂直同期
信号でリセットしているため、ある画面での雑音等によ
る誤動作は次の画面には影響を及ぼさない。
非常に簡単な回路で、容易にかつ確実にインタレースを
実現することができ、更にアドレスカウンタを垂直同期
信号でリセットしているため、ある画面での雑音等によ
る誤動作は次の画面には影響を及ぼさない。
第１図は、本考案によるインタレース表示装置の一実施
例を示すブロック図、第２図は、第１図のブロック図の
各部の波形図を示す。 主な図番の説明、１・・・・・・同期信号発生回路、２
・・・・・・ＡＮＤゲート、３・・・・・・遅延回路、
４・・・・・・フリップフロップ、５・・・・・・画像
メモリ、６・・・・・・アドレスカウンタ、９・・・・
・・ＣＲＴ０
例を示すブロック図、第２図は、第１図のブロック図の
各部の波形図を示す。 主な図番の説明、１・・・・・・同期信号発生回路、２
・・・・・・ＡＮＤゲート、３・・・・・・遅延回路、
４・・・・・・フリップフロップ、５・・・・・・画像
メモリ、６・・・・・・アドレスカウンタ、９・・・・
・・ＣＲＴ０
Claims (1)
- 水平同期信号及び垂直同期信号と該垂直同期信号の前縁
に応答するパルス信号とを発生する同期信号発生回路、
各ラスタの輝点位置を示すデータを各ラスタに対応する
アドレスに記憶する画像メモリ、前期垂直同期信号をリ
セット入力とし前記水平同期信号に同期してカウントを
行なう表示用アドレスカウンタ、前記水平同期信号及び
前記パルス信号を入力するＡＮＤゲート、該ＡＮＤゲー
トの出力に応答してセットされ、かつ前記パルス信号を
リセット入力とするラッチ回路とを有し該ラッチ回路の
出力と前記表示用アドレスカウンタの出力とを、前記画
像メモリに印加するアドレス指定信号としたインターレ
ース表示装置であって、前記ラッチ回路の出力を前記ア
ドレス指定信号の最下位ビット信号あるいは最上位ビッ
ト信号としたことを特徴とするインターレース表示装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15598980U JPS5928449Y2 (ja) | 1980-10-30 | 1980-10-30 | インタ−レ−ス表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15598980U JPS5928449Y2 (ja) | 1980-10-30 | 1980-10-30 | インタ−レ−ス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5779890U JPS5779890U (ja) | 1982-05-17 |
| JPS5928449Y2 true JPS5928449Y2 (ja) | 1984-08-16 |
Family
ID=29515165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15598980U Expired JPS5928449Y2 (ja) | 1980-10-30 | 1980-10-30 | インタ−レ−ス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928449Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2662587B2 (ja) * | 1984-03-24 | 1997-10-15 | ソニー株式会社 | 表示装置 |
-
1980
- 1980-10-30 JP JP15598980U patent/JPS5928449Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5779890U (ja) | 1982-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2641478B2 (ja) | 映像表示方法 | |
| JPS634186B2 (ja) | ||
| EP0167343B1 (en) | Progressive scan television receiver with adaptive memory addressing | |
| JP2975796B2 (ja) | 文字表示装置 | |
| EP0238232B1 (en) | Video memory control device | |
| JPS5928449Y2 (ja) | インタ−レ−ス表示装置 | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| JPS61269265A (ja) | 映像信号時間軸補正装置 | |
| US4412250A (en) | Memory-type sync generator with reduced memory requirements | |
| US4920407A (en) | Composite video frame store | |
| JP3081946B2 (ja) | キャラクタジェネレータ及び映像表示装置 | |
| US5148277A (en) | Mosaic effect generating apparatus | |
| JPH0453365A (ja) | フィールド判定補正装置 | |
| US6111615A (en) | Address generating and mapping device of video capture system | |
| JP3389783B2 (ja) | フィールドメモリ制御方式 | |
| JPS6112184A (ja) | 走査速度変換回路 | |
| JPS6350706Y2 (ja) | ||
| JPH0543565Y2 (ja) | ||
| JPH05328294A (ja) | テレビジョン信号用メモリアドレス発生器 | |
| JP2707650B2 (ja) | テレビジョン受像機 | |
| JP2807044B2 (ja) | イメージセンサ試験用同期信号発生器 | |
| JPS59218494A (ja) | カラ−ｃｒｔデイスプレイ装置 | |
| JPS6030287A (ja) | 文字多重放送受信装置 | |
| JPS6133498B2 (ja) | ||
| JPS62119580A (ja) | Ｃｒｔコントロ−ラ |