JP2707650B2 - テレビジョン受像機 - Google Patents
テレビジョン受像機Info
- Publication number
- JP2707650B2 JP2707650B2 JP63282029A JP28202988A JP2707650B2 JP 2707650 B2 JP2707650 B2 JP 2707650B2 JP 63282029 A JP63282029 A JP 63282029A JP 28202988 A JP28202988 A JP 28202988A JP 2707650 B2 JP2707650 B2 JP 2707650B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- field
- circuit
- vertical synchronizing
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Systems (AREA)
- Details Of Television Scanning (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は例えばPAL方式或はSECAM方式のカラー映像信
号を再生するのに使用して好適なテレビジョン受像機に
関する。
号を再生するのに使用して好適なテレビジョン受像機に
関する。
本発明は例えばPAL方式或はSECAM方式のカラー映像信
号を再生するのに使用して好適なテレビジョン受像機に
関し、インタレースされた映像信号をメモリに書き込
み、このメモリよりこの映像信号を倍速で読み出して表
示するようにしたテレビジョン受像機において、この映
像信号の垂直同期信号間の時間を計測し、垂直同期信号
よりも計測された時間の半分だけ遅れた時点で中間垂直
同期パルスVMを発生するパルス発生手段と、このパルス
発生手段で発生された中間垂直同期パルスVMとこの垂直
同期パルスVSとから倍速垂直同期信号を生成させる手段
と、このメモリに書き込まれた映像信号が奇数フィール
ドか偶数フィールドかのフィールド形式を判別するフィ
ールド判別手段と、このフィールド判別手段によって判
別されたフィールド形式に応じて、この生成された倍速
垂直同期信号の位相をシフトする位相シフト手段とを有
し、この倍速で読み出したこの映像信号が、このフィー
ルド判別手段によって判別されたフィールド形式と同様
の走査で映像画面に表示されるようにしたことにより、
フィールド周波数を２倍としフリッカを軽減した場合に
於いて標準信号ばかりでなくビデオテープレコーダのス
チル、スロー再生等の非標準信号でもインタレースを合
わせることができ良好な映像画面が得られる様にしたも
のである。
号を再生するのに使用して好適なテレビジョン受像機に
関し、インタレースされた映像信号をメモリに書き込
み、このメモリよりこの映像信号を倍速で読み出して表
示するようにしたテレビジョン受像機において、この映
像信号の垂直同期信号間の時間を計測し、垂直同期信号
よりも計測された時間の半分だけ遅れた時点で中間垂直
同期パルスVMを発生するパルス発生手段と、このパルス
発生手段で発生された中間垂直同期パルスVMとこの垂直
同期パルスVSとから倍速垂直同期信号を生成させる手段
と、このメモリに書き込まれた映像信号が奇数フィール
ドか偶数フィールドかのフィールド形式を判別するフィ
ールド判別手段と、このフィールド判別手段によって判
別されたフィールド形式に応じて、この生成された倍速
垂直同期信号の位相をシフトする位相シフト手段とを有
し、この倍速で読み出したこの映像信号が、このフィー
ルド判別手段によって判別されたフィールド形式と同様
の走査で映像画面に表示されるようにしたことにより、
フィールド周波数を２倍としフリッカを軽減した場合に
於いて標準信号ばかりでなくビデオテープレコーダのス
チル、スロー再生等の非標準信号でもインタレースを合
わせることができ良好な映像画面が得られる様にしたも
のである。
一般にPAL方式或はSECAM方式のカラー映像信号は垂直
周波数が50Hzの50フィールド方式であり、このPAL方
式、SECAM方式のカラー映像信号を大型画面で再生した
ときにはフリッカを生じ比較的見ずらくなる不都合があ
る。そこで先にこのカラー映像信号のフィールド周波数
を２倍にしてフリッカを軽減する様にしたものが提案さ
れている。第４図は本出願人が先に提案したフリッカを
軽減するようにしたテレビジョン受像機であり、この第
４図に於いて、（１）はPAL方式或はSECAM方式の様に垂
直周波数が50Hzの50フィールド方式のカラー映像信号が
供給される映像信号入力端子を示し、この映像信号入力
端子（１）に供給されるカラー映像信号を輝度信号と色
度信号とに分離するアナログY/C分離回路（２）及び同
期信号を分離する同期分離回路（３）に夫々供給する。
このアナログY/C分離回路（２）では輝度信号Ｙと色差
信号Ｒ−Y,B−Ｙ（ここでＲは赤信号、Ｂは青信号であ
る。）とに分離され、輝度信号Ｙはアナログ−デジタル
変換回路（４）でデジタル信号に変換された後に、ノイ
ズリダクション回路（５）とフィールドメモリ（6Y）
（6Y′）の系を通ってデジタル−アナログ変換回路
（７）に供給される。この場合、フィールドメモリ（6
Y）（6Y′）の読み出しコントロール信号MRを書込みコ
ントロール信号MWの２倍の周波数として、このデジタル
−アナログ変換回路（７）に出力される輝度信号をフィ
ールド周波数が２倍の輝度信号としRGB変換回路（８）
に２倍のフィールド周波数のアナログ輝度信号2Yを供給
する。またアナログY/C分離回路（２）で分離された色
差信号Ｒ−Y,B−Ｙをアナログスイッチ（９）を介して
Ｒ−Y,B−Y,R−Y,B−Ｙ……の様にシリアルな色差デー
タとし、これをアナログ−デジタル変換回路（10）でデ
ジタル化し、色差用のノイズリダクション回路（11）を
介してメモリ（6C）（6C′）に供給する。このメモリ
（6C）（6C′）は４ビット構成で８ビットのシリアルデ
ータをパラレルに４ビット単位でメモリする。このメモ
リ（6C）（6C′）の出力信号をフリッカリダクション回
路（12）に８ビットで入力し、フィールド周波数が２倍
の色差信号２（Ｒ−Ｙ）,2（Ｂ−Ｙ）として、このフリ
ッカリダクション回路（12）よりデジタル−アナログ変
換回路（７）に出力される。この為メモリ（6C）（6
C′）の読み出しコントロール信号MRは書き込みコント
ロール信号MWの２倍の周波数とする。このデジタル−ア
ナログ変換回路（７）の出力側に得られるアナログのフ
ィールド周波数が２倍の色差信号２（Ｒ−Ｙ）,2（Ｂ−
Ｙ）をRGB変換回路（８）に供給し、このRGB変換回路
（８）に於いてフィールド周波数が２倍の赤信号2R、緑
信号2G及び青信号2Bを出力する如くなす。このRGB変換
回路（８）の出力側に得られるフィールド周波数が２倍
の赤信号2R、緑信号2G及び青信号2Bをカラー陰極線管に
供給して、このカラー陰極線管でフィールド周波数が２
倍のフリッカの軽減されたカラー画像を得る如くする。
周波数が50Hzの50フィールド方式であり、このPAL方
式、SECAM方式のカラー映像信号を大型画面で再生した
ときにはフリッカを生じ比較的見ずらくなる不都合があ
る。そこで先にこのカラー映像信号のフィールド周波数
を２倍にしてフリッカを軽減する様にしたものが提案さ
れている。第４図は本出願人が先に提案したフリッカを
軽減するようにしたテレビジョン受像機であり、この第
４図に於いて、（１）はPAL方式或はSECAM方式の様に垂
直周波数が50Hzの50フィールド方式のカラー映像信号が
供給される映像信号入力端子を示し、この映像信号入力
端子（１）に供給されるカラー映像信号を輝度信号と色
度信号とに分離するアナログY/C分離回路（２）及び同
期信号を分離する同期分離回路（３）に夫々供給する。
このアナログY/C分離回路（２）では輝度信号Ｙと色差
信号Ｒ−Y,B−Ｙ（ここでＲは赤信号、Ｂは青信号であ
る。）とに分離され、輝度信号Ｙはアナログ−デジタル
変換回路（４）でデジタル信号に変換された後に、ノイ
ズリダクション回路（５）とフィールドメモリ（6Y）
（6Y′）の系を通ってデジタル−アナログ変換回路
（７）に供給される。この場合、フィールドメモリ（6
Y）（6Y′）の読み出しコントロール信号MRを書込みコ
ントロール信号MWの２倍の周波数として、このデジタル
−アナログ変換回路（７）に出力される輝度信号をフィ
ールド周波数が２倍の輝度信号としRGB変換回路（８）
に２倍のフィールド周波数のアナログ輝度信号2Yを供給
する。またアナログY/C分離回路（２）で分離された色
差信号Ｒ−Y,B−Ｙをアナログスイッチ（９）を介して
Ｒ−Y,B−Y,R−Y,B−Ｙ……の様にシリアルな色差デー
タとし、これをアナログ−デジタル変換回路（10）でデ
ジタル化し、色差用のノイズリダクション回路（11）を
介してメモリ（6C）（6C′）に供給する。このメモリ
（6C）（6C′）は４ビット構成で８ビットのシリアルデ
ータをパラレルに４ビット単位でメモリする。このメモ
リ（6C）（6C′）の出力信号をフリッカリダクション回
路（12）に８ビットで入力し、フィールド周波数が２倍
の色差信号２（Ｒ−Ｙ）,2（Ｂ−Ｙ）として、このフリ
ッカリダクション回路（12）よりデジタル−アナログ変
換回路（７）に出力される。この為メモリ（6C）（6
C′）の読み出しコントロール信号MRは書き込みコント
ロール信号MWの２倍の周波数とする。このデジタル−ア
ナログ変換回路（７）の出力側に得られるアナログのフ
ィールド周波数が２倍の色差信号２（Ｒ−Ｙ）,2（Ｂ−
Ｙ）をRGB変換回路（８）に供給し、このRGB変換回路
（８）に於いてフィールド周波数が２倍の赤信号2R、緑
信号2G及び青信号2Bを出力する如くなす。このRGB変換
回路（８）の出力側に得られるフィールド周波数が２倍
の赤信号2R、緑信号2G及び青信号2Bをカラー陰極線管に
供給して、このカラー陰極線管でフィールド周波数が２
倍のフリッカの軽減されたカラー画像を得る如くする。
また同期分離回路（３）では垂直同期信号VSと水平同
期信号HSとを分離し、この水平同期信号HSを例えば28MH
zのクロック信号を発生するAFC回路（13）に基準信号と
して供給する。このAFC回路（13）よりのクロック信号
をフリッカリダクション回路（12）に供給すると共にこ
のクロック信号をメモリ（6Y）（6Y′）（6C）（6
C′）、デジタル−アナログ変換回路（７）に夫々供給
する。また同期分離回路（３）よりの垂直同期信号VSを
フリッカリダクション回路（12）に供給する。このフリ
ッカリダクション回路（12）はアナログY/C分離回路
（２）、アナログスイッチ（９）、アナログ−デジタル
変換回路（４）（10）、ノイズリダクション回路（５）
（11）、カラー陰極線管の水平及び垂直偏向を制御する
偏向回路（14）をコントロールする如くなされている。
期信号HSとを分離し、この水平同期信号HSを例えば28MH
zのクロック信号を発生するAFC回路（13）に基準信号と
して供給する。このAFC回路（13）よりのクロック信号
をフリッカリダクション回路（12）に供給すると共にこ
のクロック信号をメモリ（6Y）（6Y′）（6C）（6
C′）、デジタル−アナログ変換回路（７）に夫々供給
する。また同期分離回路（３）よりの垂直同期信号VSを
フリッカリダクション回路（12）に供給する。このフリ
ッカリダクション回路（12）はアナログY/C分離回路
（２）、アナログスイッチ（９）、アナログ−デジタル
変換回路（４）（10）、ノイズリダクション回路（５）
（11）、カラー陰極線管の水平及び垂直偏向を制御する
偏向回路（14）をコントロールする如くなされている。
このテレビジョン受像機の動作を第５図A,B、第６図
A,Bの画像及び走査線の三次元モデルで説明するに、PAL
或はSECAM方式では垂直周波数が第５図A,Bに示す如くｉ
フィールド（15）とｉ＋１フィールド（16）とはインタ
レース走査され、ｉフィールド（15）、ｉ＋１フィール
ド（16）、ｉ＋２フィールド（17）……間は50Hzで20ms
であるが、この様な50フィールド方式のものでは大面積
部分でちらつきが目立つ問題があるのでフィールド周波
数を第６図A,Bに示す様に２倍の100Hz、10msとしたとき
にはこの面のフリッカを低減できる。
A,Bの画像及び走査線の三次元モデルで説明するに、PAL
或はSECAM方式では垂直周波数が第５図A,Bに示す如くｉ
フィールド（15）とｉ＋１フィールド（16）とはインタ
レース走査され、ｉフィールド（15）、ｉ＋１フィール
ド（16）、ｉ＋２フィールド（17）……間は50Hzで20ms
であるが、この様な50フィールド方式のものでは大面積
部分でちらつきが目立つ問題があるのでフィールド周波
数を第６図A,Bに示す様に２倍の100Hz、10msとしたとき
にはこの面のフリッカを低減できる。
この場合標準のPAL方式或はSECAM方式のインタレース
のカラー映像信号は１フィールド期間の312.5H（Ｈは水
平期間）即ち水平走査線数が312.5本と一定であり、奇
数フィールド及び偶数フィールドは夫々第７図Ａ及びＢ
に示す如くフィールド毎に0.5H分異なって表示され良好
にインタレースされている。然しながら上述の如くフィ
ールド周波数を２倍にしたときには同じ画面（フィール
ド）を２回づつ表示することになり、このとき常にイン
タレース関係としたときには同じ画面の１回目の表示
と、２回目の表示は違う走査線に書かれることとなり見
ずらい画像になってしまう。
のカラー映像信号は１フィールド期間の312.5H（Ｈは水
平期間）即ち水平走査線数が312.5本と一定であり、奇
数フィールド及び偶数フィールドは夫々第７図Ａ及びＢ
に示す如くフィールド毎に0.5H分異なって表示され良好
にインタレースされている。然しながら上述の如くフィ
ールド周波数を２倍にしたときには同じ画面（フィール
ド）を２回づつ表示することになり、このとき常にイン
タレース関係としたときには同じ画面の１回目の表示
と、２回目の表示は違う走査線に書かれることとなり見
ずらい画像になってしまう。
そこで上述の如くフィールド周波数を２倍とする様に
したテレビジョン受像機に於いては標準テレビジョン信
号の奇数フィールドＭをメモリ（6Y）（6Y′）（6C）
（6C′）に書き込み、これを２つのフィールドM0及びM1
に読み出して２回表示するのであるが、この場合奇数フ
ィールドＭは第７図Ａに示す如く画面の左端から走査線
が表示されているのでこの２つのフィールドM0及びM1を
第８図Ａ及びＢに示す如く同様に左端から表示しなけれ
ばならないし、また同様に標準テレビジョン信号の偶数
フィールドＮは第７図Ｂに示す如く画面の中央から走査
線が表示されるので、第８図Ｃ及びＤに示す如く２つの
フィールドN0及びN1は画面の中央から表示する様にしな
ければならない。そこで先に上述M0フィールドの水平走
査線数を312本、M1フィールドの水平走査線数を313.5
本、N0フィールドの水平走査線を312本、N1フィールド
の水平走査線数を312.5本とし、この４つのフィールドM
0，M1，N0，N1を順次繰り返す様にしたものが提案され
ている。
したテレビジョン受像機に於いては標準テレビジョン信
号の奇数フィールドＭをメモリ（6Y）（6Y′）（6C）
（6C′）に書き込み、これを２つのフィールドM0及びM1
に読み出して２回表示するのであるが、この場合奇数フ
ィールドＭは第７図Ａに示す如く画面の左端から走査線
が表示されているのでこの２つのフィールドM0及びM1を
第８図Ａ及びＢに示す如く同様に左端から表示しなけれ
ばならないし、また同様に標準テレビジョン信号の偶数
フィールドＮは第７図Ｂに示す如く画面の中央から走査
線が表示されるので、第８図Ｃ及びＤに示す如く２つの
フィールドN0及びN1は画面の中央から表示する様にしな
ければならない。そこで先に上述M0フィールドの水平走
査線数を312本、M1フィールドの水平走査線数を313.5
本、N0フィールドの水平走査線を312本、N1フィールド
の水平走査線数を312.5本とし、この４つのフィールドM
0，M1，N0，N1を順次繰り返す様にしたものが提案され
ている。
然しながら斯る水平走査線数を常に312本、313.5本、
312本及び312.5本の４つのフィールドM0，M1，N0，N1を
繰り返す様にしたときには標準のPAL或はSECAM方式のカ
ラーテレビジョン信号を再生しているときには良いがビ
デオテープレコーダのスチル、スロー再生等の如く各フ
ィールド間で水平走査線数が異なるとき例えばスロー再
生、スチル再生のときなどは313.5H、315.5H、313.5H、
315.5H……となる如き非標準信号となることもあり、斯
る非標準信号のときは上述の関係が成り立たないことと
なり、インタレース関係を保った良好な映像画面が得ら
れない不都合があった。
312本及び312.5本の４つのフィールドM0，M1，N0，N1を
繰り返す様にしたときには標準のPAL或はSECAM方式のカ
ラーテレビジョン信号を再生しているときには良いがビ
デオテープレコーダのスチル、スロー再生等の如く各フ
ィールド間で水平走査線数が異なるとき例えばスロー再
生、スチル再生のときなどは313.5H、315.5H、313.5H、
315.5H……となる如き非標準信号となることもあり、斯
る非標準信号のときは上述の関係が成り立たないことと
なり、インタレース関係を保った良好な映像画面が得ら
れない不都合があった。
本発明は斯る点に鑑みフィールド周波数を２倍として
フリッカを軽減した場合に於いて標準信号ばかりでなく
非標準信号でもインタレースを合わせることができるよ
うにし、良好な映像画面を得ることができるようにする
ことを目的とする。
フリッカを軽減した場合に於いて標準信号ばかりでなく
非標準信号でもインタレースを合わせることができるよ
うにし、良好な映像画面を得ることができるようにする
ことを目的とする。
本発明テレビジョン受像機は例えば第１図及び第４図
に示す如くインタレースされた映像信号をメモリ（6Y）
（6Y′）（6C）（6C′）に書き込み、このメモリ（6Y）
（6Y′）（6C）（6C′）よりこの映像信号を倍速で読み
出して表示するようにしたテレビジョン受像機におい
て、この映像信号の垂直同期信号間の時間を計測し、垂
直同期信号よりも計測された時間の半分だけ遅れた時点
で中間垂直同期パルスVMを発生するパルス発生手段（2
0），（23），（24）と、このパルス発生手段（20），
（23），（24）で発生された中間垂直同期パルスVMとこ
の垂直同期パルスVSとから倍速垂直同期信号（25a）を
生成させる手段（25）と、このメモリ（6Y）（6Y′）
（6C）（6C′）に書き込まれた映像信号が奇数フィール
ドか偶数フィールドかのフィールド形式を判別するフィ
ールド判別手段（26）と、このフィールド判別手段（2
6）によって判別されたフィールド形式に応じて、この
生成された倍速垂直同期信号の位相をシフトする位相シ
フト手段（37）とを有し、この倍速で読み出したこの映
像信号が、このフィールド判別手段（26）によって判別
されたフィールド形式と同様の走査で映像画面に表示さ
れるようにしたものである。
に示す如くインタレースされた映像信号をメモリ（6Y）
（6Y′）（6C）（6C′）に書き込み、このメモリ（6Y）
（6Y′）（6C）（6C′）よりこの映像信号を倍速で読み
出して表示するようにしたテレビジョン受像機におい
て、この映像信号の垂直同期信号間の時間を計測し、垂
直同期信号よりも計測された時間の半分だけ遅れた時点
で中間垂直同期パルスVMを発生するパルス発生手段（2
0），（23），（24）と、このパルス発生手段（20），
（23），（24）で発生された中間垂直同期パルスVMとこ
の垂直同期パルスVSとから倍速垂直同期信号（25a）を
生成させる手段（25）と、このメモリ（6Y）（6Y′）
（6C）（6C′）に書き込まれた映像信号が奇数フィール
ドか偶数フィールドかのフィールド形式を判別するフィ
ールド判別手段（26）と、このフィールド判別手段（2
6）によって判別されたフィールド形式に応じて、この
生成された倍速垂直同期信号の位相をシフトする位相シ
フト手段（37）とを有し、この倍速で読み出したこの映
像信号が、このフィールド判別手段（26）によって判別
されたフィールド形式と同様の走査で映像画面に表示さ
れるようにしたものである。
本発明に依ればメモリ（6Y）（6Y′）（6C）（6C′）
より倍速で読み出した映像信号がフィールド判別手段
（26）によって判別されたフィールド形式と同様の走査
で表示されるので映像信号が非標準信号のときもインタ
レースを合わせることができ良好な映像画面が得られ
る。
より倍速で読み出した映像信号がフィールド判別手段
（26）によって判別されたフィールド形式と同様の走査
で表示されるので映像信号が非標準信号のときもインタ
レースを合わせることができ良好な映像画面が得られ
る。
以下第１図、第２図、第３図及び第４図を参照しなが
ら本発明テレビジョン受像機の一実施例につき説明しよ
う。
ら本発明テレビジョン受像機の一実施例につき説明しよ
う。
本例に於ては第４図のフリッカリダクション回路（1
2）に於けるフィールド周波数が２倍の垂直同期信号2V
を形成するのに第１図に示す如くして形成するようにす
る。即ち第１図に於いて、（18）は同期信号分離回路
（３）よりの第２図Ａに示す如き垂直同期信号VSが供給
される垂直同期信号入力端子を示し、この垂直同期信号
入力端子（18）に供給される垂直同期信号VSを11ビット
のカウンタ（19）のクリア端子に供給すると共にサブカ
ウンタ（20）のクリア端子に供給し、またこの垂直同期
信号VSをラッチ回路（21）のロード端子に供給する。ま
た（22）は４倍の水平周波数4fHのクロック信号が供給
されるクロック信号入力端子を示し、このクロック信号
入力端子（22）に供給される4fHのクロック信号をカウ
ンタ（19）及び（20）の夫々のクロック端子に供給する
と共にラッチ回路（21）及び（23）の夫々のクロック端
子に供給する。
2）に於けるフィールド周波数が２倍の垂直同期信号2V
を形成するのに第１図に示す如くして形成するようにす
る。即ち第１図に於いて、（18）は同期信号分離回路
（３）よりの第２図Ａに示す如き垂直同期信号VSが供給
される垂直同期信号入力端子を示し、この垂直同期信号
入力端子（18）に供給される垂直同期信号VSを11ビット
のカウンタ（19）のクリア端子に供給すると共にサブカ
ウンタ（20）のクリア端子に供給し、またこの垂直同期
信号VSをラッチ回路（21）のロード端子に供給する。ま
た（22）は４倍の水平周波数4fHのクロック信号が供給
されるクロック信号入力端子を示し、このクロック信号
入力端子（22）に供給される4fHのクロック信号をカウ
ンタ（19）及び（20）の夫々のクロック端子に供給する
と共にラッチ回路（21）及び（23）の夫々のクロック端
子に供給する。
カウンタ（19）は垂直同期信号VS間の4fHクロック信
号をカウントすると共にこのカウント数の1/2の数を出
力するために最小ビットを除いた10ビットをラッチ回路
（21）に供給する如くなされている。従ってラッチ回路
（21）は垂直同期信号VSが供給される毎にカウンタ（1
9）のカウント数の1/2の数をラッチする。またサブカウ
ンタ（20）は垂直同期信号VS間の4fHのクロック信号を
カウントし、このカウント信号Ａを比較回路（24）の一
方の入力端子に供給する。またラッチ回路（23）のロー
ド端子には垂直同期信号VSが供給される如くなされてい
るので垂直同期信号VSが供給される毎にラッチ回路（2
1）のラッチされた数をラッチする。即ちこのラッチ回
路（23）はラッチ回路（21）よりも１フィールド遅れた
カウンタ（19）のカウント数の1/2の数をラッチする。
このラッチ回路（23）の出力信号Ｂを比較回路（24）の
他方の入力端子に供給する。この比較回路（24）はこの
ラッチ回路（23）の出力信号Ｂにサブカウンタ（20）の
カウント信号Ａが一致したときに出力信号を出す如くな
されたものでこの比較回路（24）の出力側に得られる中
間垂直同期パルスVMをアンド回路（25）の一方の入力端
子に供給する。
号をカウントすると共にこのカウント数の1/2の数を出
力するために最小ビットを除いた10ビットをラッチ回路
（21）に供給する如くなされている。従ってラッチ回路
（21）は垂直同期信号VSが供給される毎にカウンタ（1
9）のカウント数の1/2の数をラッチする。またサブカウ
ンタ（20）は垂直同期信号VS間の4fHのクロック信号を
カウントし、このカウント信号Ａを比較回路（24）の一
方の入力端子に供給する。またラッチ回路（23）のロー
ド端子には垂直同期信号VSが供給される如くなされてい
るので垂直同期信号VSが供給される毎にラッチ回路（2
1）のラッチされた数をラッチする。即ちこのラッチ回
路（23）はラッチ回路（21）よりも１フィールド遅れた
カウンタ（19）のカウント数の1/2の数をラッチする。
このラッチ回路（23）の出力信号Ｂを比較回路（24）の
他方の入力端子に供給する。この比較回路（24）はこの
ラッチ回路（23）の出力信号Ｂにサブカウンタ（20）の
カウント信号Ａが一致したときに出力信号を出す如くな
されたものでこの比較回路（24）の出力側に得られる中
間垂直同期パルスVMをアンド回路（25）の一方の入力端
子に供給する。
この場合垂直同期信号入力端子（18）に第２図Ａに示
す如き312.5H毎の一定間隔の標準テレビジョン信号の垂
直同期信号VSが供給され、ラッチ回路（21）は垂直同期
信号VSが入力されたときのその前のフィールドの垂直同
期信号間のカウンタ（19）のカウント数1250の1/2の数6
25をラッチすると共にこのラッチ回路（21）の前フィー
ルド時のラッチ数625をラッチ回路（23）がラッチす
る。この場合ラッチ回路（23）が例えば625をラッチし
たときにはサブカウンタ（20）はクリアされこの垂直同
期信号VSがサブカウンタ（20）に供給されたときよりの
サブカウンタ（20）のカウント数が625となったときに
比較回路（24）に出力信号が得られ、これが順次繰り返
され第２図Ｂに示す如く垂直同期信号VSより625のカウ
ント位置即ち312.5/2 Hの位置に中間垂直同期パルスVM
が得られる。この場合ラッチ回路（23）にラッチされて
いるラッチ数はサブカウンタ（20）がカウントしている
垂直同期信号間の２フィールド前の垂直同期信号間のカ
ウンタ（19）のカウント数であり、この中間垂直同期パ
ルスVMは２フィールド前の垂直同期信号間の水平期間の
数312.5Hに基づいて形成されている。
す如き312.5H毎の一定間隔の標準テレビジョン信号の垂
直同期信号VSが供給され、ラッチ回路（21）は垂直同期
信号VSが入力されたときのその前のフィールドの垂直同
期信号間のカウンタ（19）のカウント数1250の1/2の数6
25をラッチすると共にこのラッチ回路（21）の前フィー
ルド時のラッチ数625をラッチ回路（23）がラッチす
る。この場合ラッチ回路（23）が例えば625をラッチし
たときにはサブカウンタ（20）はクリアされこの垂直同
期信号VSがサブカウンタ（20）に供給されたときよりの
サブカウンタ（20）のカウント数が625となったときに
比較回路（24）に出力信号が得られ、これが順次繰り返
され第２図Ｂに示す如く垂直同期信号VSより625のカウ
ント位置即ち312.5/2 Hの位置に中間垂直同期パルスVM
が得られる。この場合ラッチ回路（23）にラッチされて
いるラッチ数はサブカウンタ（20）がカウントしている
垂直同期信号間の２フィールド前の垂直同期信号間のカ
ウンタ（19）のカウント数であり、この中間垂直同期パ
ルスVMは２フィールド前の垂直同期信号間の水平期間の
数312.5Hに基づいて形成されている。
本例に於いてはこの第２図Ｂに示す如き負方向の中間
同期パルスVMをアンド回路（25）の一方の入力端子に供
給すると共に垂直同期信号入力端子（18）に供給される
第２図Ａに示す如き負方向の垂直同期信号VSをこのアン
ド回路（25）に供給する。従ってこのアンド回路（25）
の出力側には第２図Ｃに示す如き312.5H′（Ｈ′は1/2
H、フィールド周波数が２倍の１水平走査線は1/2 Hであ
る。）の２倍のフィールド周波数の垂直同期パルス（25
a）が得られる。この場合本例ではこの垂直同期パルス
（25a）のパルス幅をH/4（１クロック分）とする。また
本例に於いては垂直同期信号VSに同期したパルス幅がH/
4の負方向の信号本例では垂直同期信号入力端子（18）
に供給される第２図Ａに示す如き垂直同期信号VSをフィ
ールド判別回路（26）を構成するアンド回路（27）の一
方の入力端子に供給すると共にこの垂直同期信号VSをイ
ンバータ回路（28）を介してアンド回路（29）の一方の
入力端子に供給する。また（30）は第７図Ａに示す如き
奇数フィールドＭか第７図Ｂに示す如き偶数フィールド
Ｎかを判別するフィールド判別信号入力端子を示す。こ
の場合奇数フィールドＭか偶数フィールドＮかを判別す
るのに第７図A,Bに示す如く１水平期間Ｈを４つの等区
間に分け順にH1，H2，H3，H4区間としたときH1区間で第
２図Ｄに示す如くインバータ回路（28）の出力側の垂直
同期信号VSが立上がれば奇数フィールドＭに相当し、H3
区間で第２図Ｄに示す如くこのインバータ回路（28）の
出力側の垂直同期信号VSが立上がれば偶数フィールドＮ
に相当する。そこで本例に於いてはこのフィールド判別
信号入力端子（30）に第２図Ｅに示す如くH1の区間のみ
ハイレベル“1"となりH2，H3，H4の区間はローレベル
“0"となるフィールド判別信号（30a）を供給し、この
フィールド判別信号（30a）をアンド回路（29）の他方
の入力端子に供給する。このアンド回路（29）の出力信
号をオア回路（31）を介してH/4の遅延回路を構成する
Ｄ形フリップフロップ回路（32）のＤ端子に供給し、こ
のＤ形フリップフロップ回路（32）のＱ端子に得られる
信号をH/4の遅延回路を構成するＤ形フリップフロップ
回路（33）のＤ端子に供給する。またこのＤ形フリップ
フロップ回路（32）のＱ端子をアンド回路（27）の他方
の入力端子に接続すると共にこのアンド回路（27）の出
力端子をオア回路（31）を介してこの端子に接続して保
持回路を構成する如くする。之等Ｄ形フリップフロップ
回路（32）及び（33）の夫々のクロック端子にクロック
信号入力端子（22）よりの4fHのクロック信号を供給す
る如くし、このＤ形フリップフロップ回路（32）及び
（33）を夫々H/4の遅延回路とする如くする。このＤ形
フリップフロップ回路（33）の出力信号をインバータ回
路（34）を介してエクスクルーシィブオア回路（35）の
一方の入力端子に供給する。
同期パルスVMをアンド回路（25）の一方の入力端子に供
給すると共に垂直同期信号入力端子（18）に供給される
第２図Ａに示す如き負方向の垂直同期信号VSをこのアン
ド回路（25）に供給する。従ってこのアンド回路（25）
の出力側には第２図Ｃに示す如き312.5H′（Ｈ′は1/2
H、フィールド周波数が２倍の１水平走査線は1/2 Hであ
る。）の２倍のフィールド周波数の垂直同期パルス（25
a）が得られる。この場合本例ではこの垂直同期パルス
（25a）のパルス幅をH/4（１クロック分）とする。また
本例に於いては垂直同期信号VSに同期したパルス幅がH/
4の負方向の信号本例では垂直同期信号入力端子（18）
に供給される第２図Ａに示す如き垂直同期信号VSをフィ
ールド判別回路（26）を構成するアンド回路（27）の一
方の入力端子に供給すると共にこの垂直同期信号VSをイ
ンバータ回路（28）を介してアンド回路（29）の一方の
入力端子に供給する。また（30）は第７図Ａに示す如き
奇数フィールドＭか第７図Ｂに示す如き偶数フィールド
Ｎかを判別するフィールド判別信号入力端子を示す。こ
の場合奇数フィールドＭか偶数フィールドＮかを判別す
るのに第７図A,Bに示す如く１水平期間Ｈを４つの等区
間に分け順にH1，H2，H3，H4区間としたときH1区間で第
２図Ｄに示す如くインバータ回路（28）の出力側の垂直
同期信号VSが立上がれば奇数フィールドＭに相当し、H3
区間で第２図Ｄに示す如くこのインバータ回路（28）の
出力側の垂直同期信号VSが立上がれば偶数フィールドＮ
に相当する。そこで本例に於いてはこのフィールド判別
信号入力端子（30）に第２図Ｅに示す如くH1の区間のみ
ハイレベル“1"となりH2，H3，H4の区間はローレベル
“0"となるフィールド判別信号（30a）を供給し、この
フィールド判別信号（30a）をアンド回路（29）の他方
の入力端子に供給する。このアンド回路（29）の出力信
号をオア回路（31）を介してH/4の遅延回路を構成する
Ｄ形フリップフロップ回路（32）のＤ端子に供給し、こ
のＤ形フリップフロップ回路（32）のＱ端子に得られる
信号をH/4の遅延回路を構成するＤ形フリップフロップ
回路（33）のＤ端子に供給する。またこのＤ形フリップ
フロップ回路（32）のＱ端子をアンド回路（27）の他方
の入力端子に接続すると共にこのアンド回路（27）の出
力端子をオア回路（31）を介してこの端子に接続して保
持回路を構成する如くする。之等Ｄ形フリップフロップ
回路（32）及び（33）の夫々のクロック端子にクロック
信号入力端子（22）よりの4fHのクロック信号を供給す
る如くし、このＤ形フリップフロップ回路（32）及び
（33）を夫々H/4の遅延回路とする如くする。このＤ形
フリップフロップ回路（33）の出力信号をインバータ回
路（34）を介してエクスクルーシィブオア回路（35）の
一方の入力端子に供給する。
この場合アンド回路（29）の一方の入力端子に第２図
Ｄに示す如き垂直同期信号VSが供給され、この他方の入
力端子（30）に第２図Ｅに示す如きフィールド判別信号
（30a）が供給されたときにはこのインバータ回路（3
4）の出力側には第２図Ｆに示す如く第２図Ｄのフィー
ルド判別信号（30a）と同期した垂直同期信号VS（奇数
フィールド）の立上りより２クロック（H/2）遅れて立
下り次の垂直同期信号VS（偶数フィールド）の立上りよ
りも２クロック（H/2）遅れて立上る矩形波信号（26a）
が得られ、これにより奇数フィールドか偶数フィールド
かを判別することができる。
Ｄに示す如き垂直同期信号VSが供給され、この他方の入
力端子（30）に第２図Ｅに示す如きフィールド判別信号
（30a）が供給されたときにはこのインバータ回路（3
4）の出力側には第２図Ｆに示す如く第２図Ｄのフィー
ルド判別信号（30a）と同期した垂直同期信号VS（奇数
フィールド）の立上りより２クロック（H/2）遅れて立
下り次の垂直同期信号VS（偶数フィールド）の立上りよ
りも２クロック（H/2）遅れて立上る矩形波信号（26a）
が得られ、これにより奇数フィールドか偶数フィールド
かを判別することができる。
また本例に於いてはエクスクルーシイブオア回路（3
5）の他方の入力端子（36）に第２図Ｇに示す如く上述
１水平同期を４等分に区分したH2区間及びH4区間がハイ
レベル“1"となりH1区間お及びH3区間がローレベル“0"
となる繰り返しの信号（36a）を供給する。従ってこの
エクスクルーシイブオア回路（35）の出力側には第２図
Ｈに示す如く第２図Ｇの信号（36a）が第２図Ｆに示す
如きフィールド判別信号である矩形波信号（26a）のハ
イレベル“1"のときには反転し、ローレベル“0"のとき
はそのままとなる信号（35a）が得られる。このエクス
クルーシイブオア回路（35）の出力信号（35a）をナン
ド回路（37）の一方の入力端子に供給する。
5）の他方の入力端子（36）に第２図Ｇに示す如く上述
１水平同期を４等分に区分したH2区間及びH4区間がハイ
レベル“1"となりH1区間お及びH3区間がローレベル“0"
となる繰り返しの信号（36a）を供給する。従ってこの
エクスクルーシイブオア回路（35）の出力側には第２図
Ｈに示す如く第２図Ｇの信号（36a）が第２図Ｆに示す
如きフィールド判別信号である矩形波信号（26a）のハ
イレベル“1"のときには反転し、ローレベル“0"のとき
はそのままとなる信号（35a）が得られる。このエクス
クルーシイブオア回路（35）の出力信号（35a）をナン
ド回路（37）の一方の入力端子に供給する。
また本例に於いてはアンド回路（25）の出力側に得ら
れる第２図Ｃに示す如き垂直同期パルス（25a）をこの
垂直同期パルス（25a）のパルス幅を２倍のH/2とするパ
ルス幅拡大回路（38）を構成するＤ形フリップフロップ
回路（39）のＤ端子に供給すると共にナンド回路（40）
の一方の入力端子に供給し、このＤフリップフロップ回
路（39）のクロック端子にクロック信号入力端子（22）
よりの4fHのクロック信号を供給して、このＤ形フリッ
プフロップ回路（39）をH/4の遅延回路とし、このＤ形
フリップフロップ回路（39）のＱ端子に得られる出力信
号をナンド回路（40）の他方の入力端子に供給する。従
って、このナンド回路（40）の出力側には第２図Ｃに示
す如きパルス幅がH/4の垂直同期パルス（25a）とこれが
H/4遅延された信号とが加算され反転された第２図Ｉに
示す如きパルス幅が２倍の垂直同期パルス（38a）が得
られる。このナンド回路（40）の出力側に得られるパル
ス幅が２倍の垂直同期パルス（38a）をナンド回路（3
7）の他方の入力端子に供給する。従ってこのナンド回
路（37）の出力端子（41）には第２図Ａに示す如き標準
信号のときには第２図Ｊに示す如くフィールドM0が313
H′（水平走査線数が313本）フィールドN1が312.5H′
（水平走査線数が312.5本）フィールドN0が312H′（水
平走査線数が312本）及びフィールドN1312.5H′（水平
走査線数が312.5本）を順次繰り返すものとなる。
れる第２図Ｃに示す如き垂直同期パルス（25a）をこの
垂直同期パルス（25a）のパルス幅を２倍のH/2とするパ
ルス幅拡大回路（38）を構成するＤ形フリップフロップ
回路（39）のＤ端子に供給すると共にナンド回路（40）
の一方の入力端子に供給し、このＤフリップフロップ回
路（39）のクロック端子にクロック信号入力端子（22）
よりの4fHのクロック信号を供給して、このＤ形フリッ
プフロップ回路（39）をH/4の遅延回路とし、このＤ形
フリップフロップ回路（39）のＱ端子に得られる出力信
号をナンド回路（40）の他方の入力端子に供給する。従
って、このナンド回路（40）の出力側には第２図Ｃに示
す如きパルス幅がH/4の垂直同期パルス（25a）とこれが
H/4遅延された信号とが加算され反転された第２図Ｉに
示す如きパルス幅が２倍の垂直同期パルス（38a）が得
られる。このナンド回路（40）の出力側に得られるパル
ス幅が２倍の垂直同期パルス（38a）をナンド回路（3
7）の他方の入力端子に供給する。従ってこのナンド回
路（37）の出力端子（41）には第２図Ａに示す如き標準
信号のときには第２図Ｊに示す如くフィールドM0が313
H′（水平走査線数が313本）フィールドN1が312.5H′
（水平走査線数が312.5本）フィールドN0が312H′（水
平走査線数が312本）及びフィールドN1312.5H′（水平
走査線数が312.5本）を順次繰り返すものとなる。
本例に於いてはこの垂直同期パルスを偏向回路（14）
に供給する。その他は第４図と同様に構成する。
に供給する。その他は第４図と同様に構成する。
従って本例に於いては標準信号のときにはカラー陰極
線管に於けるフィールドM0は水平走査線が313本と整数
本（ノンインタレース）であり、次のフィールドM1の水
平走査線数は312.5本と整数本＋1/2本（インタレース）
であり、このフィールドM0，M1は画面の左端から走査線
が書かれると共にその次のフィールドN0の水平走査線数
は312本と整数本（ノンインタレース）であり、更に次
のフィールドN1の水平走査線数は312.5本と整数本＋1/2
本（インタレース）であり、このフィールドN0，N1は画
面の中央から走査線が書かれフリッカの改善されたフィ
ールド周波数が２倍の良好な画像を得ることができる。
線管に於けるフィールドM0は水平走査線が313本と整数
本（ノンインタレース）であり、次のフィールドM1の水
平走査線数は312.5本と整数本＋1/2本（インタレース）
であり、このフィールドM0，M1は画面の左端から走査線
が書かれると共にその次のフィールドN0の水平走査線数
は312本と整数本（ノンインタレース）であり、更に次
のフィールドN1の水平走査線数は312.5本と整数本＋1/2
本（インタレース）であり、このフィールドN0，N1は画
面の中央から走査線が書かれフリッカの改善されたフィ
ールド周波数が２倍の良好な画像を得ることができる。
この場合各フィールドの水平走査数は313本、312.5
本、312本、312.5本、313本、312.5本………となり、各
フィールド間の水平走査線数の差が0.5本と一定とな
り、この水平走査線の変動が小さくなるので、本例に依
れば従来に比し垂直ジッタを制御するための偏向回路
（14）の負担がそれだけ軽くなる利益がある。
本、312本、312.5本、313本、312.5本………となり、各
フィールド間の水平走査線数の差が0.5本と一定とな
り、この水平走査線の変動が小さくなるので、本例に依
れば従来に比し垂直ジッタを制御するための偏向回路
（14）の負担がそれだけ軽くなる利益がある。
またビデオテープレコーダのスロー再生、スチル再生
のときは、垂直同期信号入力端子（18）に第３図Ａに示
す如きフィールド期間が例えば313.5Hおよび315.5Hを順
次繰り返す非標準信号の垂直同期信号VSが供給される。
このときはアンド回路（25）の出力側には第３図Ｂに示
す如き313.5H′,313.5H′,315.5H′,315.5H′,313.5H′
……のフィールド間隔を繰り返す２倍のフィールド周波
数の垂直同期パルス（25a）が得られ、またフィールド
判別回路（26）の出力側には第３図Ｃに示す如く奇数フ
ィールドＭの垂直同期信号の立下りより２クロック（H/
2）遅れて立下り、次の偶数フィールドＮの垂直同期信
号の立下りよりも２クロック（H/2）遅れて立上る矩形
波信号（26a）が得られ、従ってこのときエクスクルー
シイブオア回路（35）の出力側には第３図Ｄに示す如く
第２図Ｇの信号（36a）が第３図Ｃに示す如きフィール
ド判別信号である矩形波信号（26a）のハイレベル“1"
のときは反転し、ローレベル“0"のときはそのままとな
る信号（35a）が得られる。またナンド回路（40）の出
力側には第３図Ｂに示す如きパルス幅がH/4の垂直同期
パルス（25a）が２倍のパルス幅H/2となった垂直同期パ
ルス（38a）が得られ、従ってナンド回路（37）の出力
端子（41）には第３図Ｆに示す如くフィールドM0が314
H′（水平走査線数が314本）、フィールドM1が315.5H′
（水平走査線数が315.5本）、フィールドN0が315H′
（水平走査線数が315本）及びフィールドN1が313.5H′
（水平走査線が313.5本）を順次繰り返す２倍のフィー
ルド周波数の垂直同期パルスが得られる。従ってこの場
合カラー陰極線管に於けるフィールドM0は水平走査線数
が314本と整数本（ノンインタレース）であり、次のフ
ィールドM1の水平走査線数は315.5本と整数本＋1/2本
（インタレース）であり、このフィールドM0，M1は画面
の左端から走査線が書かれると共にその次のフィールド
N0の水平走査線数は315本と整数本（ノンインタレー
ス）であり、更に次のフィールドN1の水平走査線は313.
5本と整数本＋1/2本（インタレース）であり、このフィ
ールドN0，N1は画面の中央から走査線が書かれフリッカ
の改善されたフィールド周波数が２倍の良好な画像を得
ることができる。
のときは、垂直同期信号入力端子（18）に第３図Ａに示
す如きフィールド期間が例えば313.5Hおよび315.5Hを順
次繰り返す非標準信号の垂直同期信号VSが供給される。
このときはアンド回路（25）の出力側には第３図Ｂに示
す如き313.5H′,313.5H′,315.5H′,315.5H′,313.5H′
……のフィールド間隔を繰り返す２倍のフィールド周波
数の垂直同期パルス（25a）が得られ、またフィールド
判別回路（26）の出力側には第３図Ｃに示す如く奇数フ
ィールドＭの垂直同期信号の立下りより２クロック（H/
2）遅れて立下り、次の偶数フィールドＮの垂直同期信
号の立下りよりも２クロック（H/2）遅れて立上る矩形
波信号（26a）が得られ、従ってこのときエクスクルー
シイブオア回路（35）の出力側には第３図Ｄに示す如く
第２図Ｇの信号（36a）が第３図Ｃに示す如きフィール
ド判別信号である矩形波信号（26a）のハイレベル“1"
のときは反転し、ローレベル“0"のときはそのままとな
る信号（35a）が得られる。またナンド回路（40）の出
力側には第３図Ｂに示す如きパルス幅がH/4の垂直同期
パルス（25a）が２倍のパルス幅H/2となった垂直同期パ
ルス（38a）が得られ、従ってナンド回路（37）の出力
端子（41）には第３図Ｆに示す如くフィールドM0が314
H′（水平走査線数が314本）、フィールドM1が315.5H′
（水平走査線数が315.5本）、フィールドN0が315H′
（水平走査線数が315本）及びフィールドN1が313.5H′
（水平走査線が313.5本）を順次繰り返す２倍のフィー
ルド周波数の垂直同期パルスが得られる。従ってこの場
合カラー陰極線管に於けるフィールドM0は水平走査線数
が314本と整数本（ノンインタレース）であり、次のフ
ィールドM1の水平走査線数は315.5本と整数本＋1/2本
（インタレース）であり、このフィールドM0，M1は画面
の左端から走査線が書かれると共にその次のフィールド
N0の水平走査線数は315本と整数本（ノンインタレー
ス）であり、更に次のフィールドN1の水平走査線は313.
5本と整数本＋1/2本（インタレース）であり、このフィ
ールドN0，N1は画面の中央から走査線が書かれフリッカ
の改善されたフィールド周波数が２倍の良好な画像を得
ることができる。
その他の非標準信号の場合も上述と同様に動作しフィ
ールド周波数が２倍のフリッカの改善された良好な画像
を得ることができる。
ールド周波数が２倍のフリッカの改善された良好な画像
を得ることができる。
尚本発明は上述実施例に限ることなく本発明の要旨を
逸脱することなく、その他種々の構成が取り得ることは
勿論である。
逸脱することなく、その他種々の構成が取り得ることは
勿論である。
本発明に依れば標準信号の場合ばかりでなく非標準信
号のときもフリッカの改善されたフィールド周波数が２
倍の良好な画像を得ることができる利益がある。
号のときもフリッカの改善されたフィールド周波数が２
倍の良好な画像を得ることができる利益がある。
第１図は本発明テレビジョン受像機の一実施例の要部を
示す構成図、第２図及び第３図は夫々第１図の説明に供
する線図、第４図はテレビジョン受像機の例を示す構成
図、第５図、第６図、第７図及び第８図は夫々本発明の
説明に供する線図である。 （１）は映像信号入力端子、（３）は同期分離回路、
（6Y）（6Y′）（6C）（6C′）はメモリ、（12）はフリ
ッカリダクション回路、（14）は偏向回路、（18）は垂
直同期信号入力端子、（19）はカウンタ、（20）はサブ
カウンタ、（21）及び（23）は夫々ラッチ回路、（24）
は比較回路、（25）はアンド回路、（26）はフィールド
判別回路、（35）はエクスクルーシイブオア回路、（3
7）はナンド回路、（38）はパルス幅拡大回路、（41）
は出力端子である。
示す構成図、第２図及び第３図は夫々第１図の説明に供
する線図、第４図はテレビジョン受像機の例を示す構成
図、第５図、第６図、第７図及び第８図は夫々本発明の
説明に供する線図である。 （１）は映像信号入力端子、（３）は同期分離回路、
（6Y）（6Y′）（6C）（6C′）はメモリ、（12）はフリ
ッカリダクション回路、（14）は偏向回路、（18）は垂
直同期信号入力端子、（19）はカウンタ、（20）はサブ
カウンタ、（21）及び（23）は夫々ラッチ回路、（24）
は比較回路、（25）はアンド回路、（26）はフィールド
判別回路、（35）はエクスクルーシイブオア回路、（3
7）はナンド回路、（38）はパルス幅拡大回路、（41）
は出力端子である。
Claims (1)
- 【請求項１】インタレースされた映像信号をメモリに書
き込み、該メモリより上記映像信号を倍速で読み出して
表示するようにしたテレビジョン受像機において、 上記映像信号の垂直同期信号間の時間を計測し、垂直同
期信号よりも計測された時間の半分だけ遅れた時点で中
間垂直同期パルスを発生するパルス発生手段と、 上記パルス発生手段で発生された中間垂直同期パルスと
上記垂直同期パルスとから、倍速垂直同期信号を生成さ
せる手段と、 上記メモリに書き込まれた映像信号が奇数フィールドか
偶数フィールドかのフィールド形式を判別するフィール
ド判別手段と、 上記フィールド判別手段によって判別されたフィールド
形式に応じて、上記生成された倍速垂直同期信号の位相
をシフトする位相シフト手段とを有し、 上記倍速で読み出し上記映像信号が、上記フィールド判
別手段によって判別されたフィールド形式と同様の走査
で映像画面に表示されるようにしたことを特徴とするテ
レビジョン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63282029A JP2707650B2 (ja) | 1988-11-08 | 1988-11-08 | テレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63282029A JP2707650B2 (ja) | 1988-11-08 | 1988-11-08 | テレビジョン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02127884A JPH02127884A (ja) | 1990-05-16 |
| JP2707650B2 true JP2707650B2 (ja) | 1998-02-04 |
Family
ID=17647243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63282029A Expired - Fee Related JP2707650B2 (ja) | 1988-11-08 | 1988-11-08 | テレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2707650B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100730499B1 (ko) | 1999-04-23 | 2007-06-22 | 소니 가부시끼 가이샤 | 화상 변환 장치 및 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6363283A (ja) * | 1986-09-04 | 1988-03-19 | Toshiba Corp | フイ−ルドダブルスキヤン用偏向回路 |
-
1988
- 1988-11-08 JP JP63282029A patent/JP2707650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02127884A (ja) | 1990-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4599611A (en) | Interactive computer-based information display system | |
| US6222589B1 (en) | Displaying video on high-resolution computer-type monitors substantially without motion discontinuities | |
| US4573080A (en) | Progressive scan television receiver with adaptive memory addressing | |
| US4658293A (en) | Scanning conversion method and scan converter unit employing the conversion method | |
| EP0363970B1 (en) | Flicker reduction apparatus | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| EP0515155B1 (en) | Scanning rate conversion | |
| JP2707650B2 (ja) | テレビジョン受像機 | |
| JP3259628B2 (ja) | 走査線変換装置 | |
| JP2794581B2 (ja) | 映像信号処理装置 | |
| JP2982165B2 (ja) | 映像信号受像機 | |
| JP2705145B2 (ja) | テレビジョン受像機 | |
| US6433829B1 (en) | Signal processing apparatus for setting up vertical blanking signal of television set | |
| JPH0453365A (ja) | フィールド判定補正装置 | |
| JP3410117B2 (ja) | 信号処理アダプタ | |
| KR920010997B1 (ko) | 주파수대역 압신시 칼라프레임펄스 기록재생회로 | |
| JP2908870B2 (ja) | 画像記憶装置 | |
| JPH0543565Y2 (ja) | ||
| JPH0548668B2 (ja) | ||
| KR0164161B1 (ko) | 필드 분리 장치 | |
| JP3244422B2 (ja) | 走査線変換回路 | |
| JPS60106279A (ja) | テレビジヨン受像機 | |
| JPH0548667B2 (ja) | ||
| JPS62107582A (ja) | 映像信号記憶装置 | |
| JPH02112392A (ja) | 映像信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |