JP3244422B2

JP3244422B2 - 走査線変換回路

Info

Publication number: JP3244422B2
Application number: JP06578996A
Authority: JP
Inventors: 泰生大西
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1996-03-22
Filing date: 1996-03-22
Publication date: 2002-01-07
Anticipated expiration: 2016-03-22
Also published as: JPH09258697A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像信号の走査線
数を変換する走査線変換回路に関し、液晶プロジェクタ
などの液晶表示装置などにおいて有用なものである。

【０００２】

【従来の技術】従来より液晶プロジェクタなどの液晶表
示装置は、陰極線管（ＣＲＴ）の代わりにドットマトリ
クス液晶パネルを備える。この液晶パネルは一般に、標
準的な仕様に合わせて形成されており、水平画素数およ
び垂直ライン数は、予め決められている。たとえば、Ｖ
ＧＡ仕様のパネルでは、水平６４０画素×４８０ライン
となっている。

【０００３】ここで、ＮＴＳＣ方式（ライン数５２５
本、フィールド周波数５９．９４Ｈｚ、水平周波数１
５．７３４ＫＨｚ、２対１インタレース走査）の映像信
号を、上記ＶＧＡ仕様の液晶パネルに表示する場合に
は、映像信号の画面有効期間のライン数がほぼ２４０本
であるため、映像信号の走査線数を２倍に変換する必要
がある。

【０００４】また、ＰＡＬ／ＳＥＣＡＭ方式（ライン数
６２５本、フィールド周波数５０Ｈｚ、水平周波数１
５．６２５ＫＨｚ、２対１インタレース走査）の映像信
号を上記ＶＧＡ仕様の液晶パネルに表示する場合には、
映像信号の画面有効期間のライン数がほぼ２７０本であ
るため、映像信号の走査線数を１２／７倍に変換する必
要がある。

【０００５】ここで、従来においては、映像信号の走査
線数を２倍あるいは１２／７倍にする走査線変換回路が
発明されており、その技術は「特願平５−１９０５２０
号公報」などに開示されている。具体的には、２個のラ
インメモリを縦列に接続し、初段のラインメモリで走査
線数を２倍に変換し、後段のラインメモリで走査線数を
さらに６／７倍に変換するものが一般的である。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
走査線変換回路において、走査線数を２倍に変換する場
合には、たとえばＰＡＬ／ＳＥＣＡＭ方式の信号が入力
すればそのライン数は３１２．５本であるので、変換後
に６２５本となってフィールド内の水平同期信号の連続
性は保たれるのに対して、走査線数を６／７倍に変換す
る場合は、変換前の信号のライン数６２５本に対し変換
後は５３５．７本となるため、フィールド内の水平同期
信号のスキュー歪みを生じてしまう。そして、このスキ
ュー歪みの量が大きいと、液晶パネルの駆動信号を生成
するために必要なクロック信号を発生するＰＬＬ回路の
動作が乱れ、その結果として液晶パネルに表示される画
像の上部に画像曲がりを生ずるという問題があった。

【０００７】また一方、ＰＡＬ／ＳＥＣＡＭ方式の標準
映像信号に対して６／７倍の走査線数の変換を行なう場
合には、ラインメモリの書込系リセットパルスと読出系
リセットパルスの位相関係は安定状態を保つことができ
るのに対して、ＰＡＬ／ＳＥＣＡＭ方式のビデオカセッ
トレコーダ（ＶＣＲ）などから再生した非標準映像信号
の走査線数を６／７倍に変換する場合には、上記書込系
リセットパルスと読出系リセットパルスの位相関係が垂
直帰線期間内のスキュー歪みおよびジッタの影響を受け
ることによって不安定な状態となり、水平有効画面の外
にあるべき書込アドレスの読出アドレスに対する追越し
点が、映像の水平有効画面内に存在してしまうという問
題があった。すなわち、書込系リセットパルスと読出系
リセットパルスの位相関係が安定な状態である場合は、
図６（ａ），（ｂ）に示されるように、ラインメモリの
読出アドレスに対する書込アドレスの追越し点が水平有
効画面の外にあるが、これらの位相関係が垂直帰線期間
内のスキュー歪みおよびジッタの影響を受けて不安定に
なった場合には、図６（ｃ），（ｄ）に示されるよう
に、上記追越し点が映像の水平有効画面内に入り込み、
画面上にノイズが発生してしまう。

【０００８】本発明は、上記のような映像信号の走査線
数を変換することによって生ずる問題点を解消するため
になされたもので、画像曲がりやノイズなどのない適正
な画像を得ることのできる走査線変換回路を提供するこ
とを目的とする。

【０００９】

【課題を解決するための手段】請求項１に係る走査線変
換回路は、メモリと、水平カウント手段と、垂直カウン
ト手段とを備える。ここで、メモリは、入力される映像
信号の走査線数を変換する。また、水平カウント手段
は、メモリから読出すデータのアドレスを初期化するた
めの信号を生成してメモリに供給する。また、垂直カウ
ント手段は、水平カウント手段の動作を１垂直帰線期間
内に複数回初期化するものである。

【００１０】請求項２に係る走査線変換回路は、請求項
１に記載の走査線変換回路であって、その垂直カウント
手段は、１／２水平走査期間の間隔で連続して少なくと
も２回水平カウント手段の動作を初期化するものであ
る。

【００１１】請求項３に係る走査線変換回路は、請求項
１に記載の走査線変換回路であって、その垂直カウント
手段は、メモリに入力される映像信号の１水平走査期間
のアドレス開始時点と、上記映像信号の走査線数を変換
した後の信号の１水平走査期間のアドレス開始時点の差
が小さくなるときに、水平カウント手段の動作を初期化
するものである。

【００１２】請求項４に係る走査線変換回路は、入力さ
れる映像信号の走査線数を１２／７倍に変換するメモリ
と、水平カウント手段と、垂直カウント手段とを備え
る。ここで、水平カウント手段は、メモリから読出すデ
ータのアドレスを初期化するための信号を生成してメモ
リに供給する。また、垂直カウント手段は、１垂直帰線
期間内において、水平カウント手段の動作を１回初期化
し、さらに、２倍の水平周波数で１４または２８水平走
査周期経過後に水平カウント手段の動作の２回目の初期
化を行なうものである。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳しく説明する。なお、図中同一符号は同一
または相当部分を示す。

【００１４】図１は、本発明の実施の形態に係る走査線
変換回路の構成を示すブロック図である。図１に示され
るように、この走査線変換回路は、入力端子１と、入力
端子１から入力される映像信号を信号Ｙ、信号Ｒ−Ｙ、
および信号Ｂ−Ｙの映像信号に変換する入力信号処理回
路２と、入力信号処理回路２から入力される映像信号の
走査線数を変換する走査線変換処理部４と、走査線変換
処理部４から信号Ｙ，Ｒ−Ｙ，Ｂ−Ｙを入力して、ＲＧ
Ｂマトリクス変換、極性反転、Ｖ−Ｔ（電圧−透過率）
補正、多相展開処理を行なう出力信号処理回路７と、入
力端子１より入力された映像信号がＮＴＳＣ方式による
ものかＰＡＬ／ＳＥＣＡＭ方式によるものかを判別し判
別信号ＮＴ／ＰＡＬを出力するとともに、入力された映
像信号から同期分離して生成した水平同期信号ＨＳと垂
直同期信号ＶＳを出力する同期判別回路３と、同期判別
回路３から入力される垂直同期信号ＶＳ、水平同期信号
ＨＳ、および判別信号ＮＴ／ＰＡＬに基づいて走査線変
換処理部４を制御する走査線変換処理コントロール部５
と、走査線数変換後の映像信号に対応した水平同期信号
ＨＤ２および垂直同期信号ＶＤを走査線変換処理コント
ロール部５から入力することによって出力信号処理回路
７、Ｘドライバ８、およびＹドライバ９を制御するタイ
ミングコントロール部６とを備える。

【００１５】ここで、走査線変換処理部４と走査線変換
処理コントロール部５の具体的構成は、図２によって示
される。図２に示されるように、走査線変換処理部４
は、入力されたアナログの信号Ｙ，Ｒ−Ｙ，Ｂ−Ｙをそ
れぞれデジタル信号に変換するＡ／Ｄ変換器４ａと、デ
ジタル変換された信号Ｒ−Ｙと信号Ｂ−Ｙを１画素ごと
に選択出力して点順次色差信号を出力するマルチプレク
ス回路４ｂと、デジタル変換された信号Ｙと点順次色差
信号の走査線数を２倍にするラインメモリＡと、さらに
ラインメモリＡの出力信号の走査線数をＰＡＬ／ＳＥＣ
ＡＭ方式時に６／７倍に変換するラインメモリＢと、走
査線変換された点順次色差信号を再び信号Ｒ−Ｙと信号
Ｂ−Ｙに分離するデマルチプレクス回路４ｃと、信号Ｒ
−Ｙ，Ｂ−Ｙと位相を合わせるため信号Ｙを遅延させる
遅延回路４ｄと、デジタル信号をアナログ信号に変換す
るＤ／Ａ変換器４ｅとを含む。

【００１６】また、走査線変換処理コントロール部５
は、ＰＬＬ５ａ，５ｂと、スイッチ回路５ｃと、水平カ
ウンタ５ｄ，５ｅと、垂直カウンタ５ｆとを含む。

【００１７】ここで、ＰＬＬ回路５ａは、入力端子１に
入力された映像信号の水平同期信号ＨＳに位相ロックし
た基準クロック信号ＣＬＫ１を発生させるとともに、基
準クロック信号ＣＬＫ１を分周して作成した水平同期信
号ＨＤ１をＰＬＬ回路５ｂへ出力する。

【００１８】また、ＰＬＬ回路５ｂは、入力される水平
同期信号ＨＤ１に位相ロックし、かつ基準クロック信号
ＣＬＫ１の６／７倍の周波数の基準クロック信号ＣＬＫ
２を発生する。

【００１９】また、スイッチ回路５ｃは、同期判別回路
３から入力される判別信号ＮＴ／ＰＡＬに基づき制御さ
れ、入力端子１にＮＴＳＣ方式の映像信号が入力された
場合には基準クロック信号ＣＬＫ１を、ＰＡＬ／ＳＥＣ
ＡＭ方式の映像信号が入力された場合には基準クロック
信号ＣＬＫ２を、基準クロック信号ＣＬＫ３として選択
的に水平カウンタ５ｅ、ラインメモリＢ、およびＤ／Ａ
変換器４ｅに供給する。

【００２０】また、水平カウンタ５ｄは、入力される基
準クロック信号ＣＬＫ１を分周して、Ａ／Ｄ変換器４ａ
およびラインメモリＡへ書込系クロック信号を供給し、
マルチプレクス回路４ｂへ色差信号の点順次変換信号Ｍ
ＰＸを供給する。さらに、水平カウンタ５ｄは、カウン
ト値をデコードすることによって、書込系リセットパル
スＷＲＳＴ１、読出系リセットパルスＲＲＳＴ１、水平
周期クロック信号ＨＣＬＫを生成し、書込系リセットパ
ルスＷＲＳＴ１および読出系リセットパルスＲＲＳＴ１
をラインメモリＡへ、水平周期クロック信号ＨＣＬＫを
垂直カウンタ５ｆへそれぞれ供給する。

【００２１】また、垂直カウンタ５ｆは、同期判別回路
３から供給された垂直同期信号ＶＳを基準にカウント動
作を開始し、カウント値をデコードすることによって、
垂直同期信号ＶＤを生成し、タイミングコントロール部
６へ供給する。さらに、垂直カウンタ５ｆは、水平カウ
ンタ５ｅを初期化するために２種類のリセットパルスＶ
ＲＥＳＥＴ１，ＶＲＥＳＥＴ２を出力する。

【００２２】また、水平カウンタ５ｅでは、入力される
クロック信号ＣＬＫ３を分周して、色差信号をデマルチ
プレクスするための信号ＤＭＰＸを生成してデマルチプ
レクス回路４ｃに供給するとともに、カウント値をデコ
ードすることによって、読出系リセットパルスＲＲＳＴ
２をラインメモリＢへ供給する。さらに、水平カウンタ
５ｅは、水平同期信号ＨＤ２を生成し、タイミングコン
トロール部６へ供給する。

【００２３】次に、上記実施の形態に係る走査線変換回
路の動作を図を参照して説明する。図３は、ＰＡＬ／Ｓ
ＥＣＡＭ方式の映像信号がラインメモリＡ，Ｂに書込ま
れ、また、その走査線変換後の映像信号がラインメモリ
Ａ，Ｂから読出されるタイミングを示すタイミング図で
ある。ラインメモリＡには、基準クロック信号ＣＬＫ１
を１／２分周したクロック信号が入力され、このクロッ
ク信号によってＡ／Ｄ変換器４ａで変換されたデジタル
信号が、図３（ａ）に示されるように、１水平走査周期
（１Ｈ）に１ラインのデータを１度走査することにより
ラインメモリＡに書込まれる。そして、図３（ｂ）に示
されるように、ラインメモリＡからは、入力される基準
クロック信号ＣＬＫ１に基づいて１Ｈに１ラインのデー
タを２度走査することにより映像信号が読出される。こ
のとき、ラインメモリＡの書込系のリセットは、書込系
リセットパルスＷＲＳＴ１によりｆＨ（水平周波数）
で、読出系のリセットは読出系リセットパルスＲＲＳＴ
１により２ｆＨで行なう。この結果、走査線変換により
映像信号の水平時間軸が１／２となるため、フィールド
周波数一定のまま走査線数を２倍にすることができる。

【００２４】一方、ラインメモリＢには、基準クロック
信号ＣＬＫ１が入力されるため、この信号により、図３
（ｃ）に示されるように、ラインメモリＡから読出され
たそのままの周期でラインメモリＢに映像信号が書込ま
れる。そして、ＰＡＬ／ＳＥＣＡＭ方式の映像信号の走
査線数の変換においては、スイッチ回路５ｃの選択によ
り基準クロック信号ＣＬＫ２がラインメモリＢに入力さ
れるため、この書込まれた映像信号は、図３（ｄ）に示
されるように、１２／７倍の水平周波数で読出される。
この結果、最終的な映像信号は、フィールド周波数一定
のままその走査線数が１２／７倍されたこととなる。

【００２５】図４は、映像信号の垂直帰線期間における
走査線変換回路の動作を説明するためのタイミング図で
ある。ラインメモリＡには、図４（ａ）に示されるＰＡ
Ｌ／ＳＥＣＡＭ方式の映像信号が入力される。なお、図
４（ｂ）は垂直同期信号ＶＳを示す。ラインメモリＡで
は、入力されるｆＨ周波数の書込系リセットパルスＷＲ
ＳＴ１が図４（ｃ）に示されるようにローレベルになる
たびにアドレスが初期化され、先頭番地から順番に図４
（ｄ）に示される１水平走査期間の映像信号が書込まれ
る。ここで、図４（ｄ）のＤ１，Ｄ２…は、１水平走査
期間の画素データの集まりを表わす。一方、ラインメモ
リＡからの読出しは、図４（ｅ）に示される２ｆＨ周波
数の読出系リセットパルスＲＲＳＴ１がローレベルにな
るたびに、アドレスが初期化されることによって先頭番
地から順番に行なわれる。そのときのラインメモリＡか
らの出力信号は、図４（ｆ）に示される。

【００２６】次に、ラインメモリＢでの動作であるが、
映像信号の書込みは、ラインメモリＡの出力信号をその
まま書込むこととする。また、ラインメモリＢでの映像
信号の読出しは、図４（ｋ）に示される読出系リセット
パルスＲＲＳＴ２がローレベルになるたびにラインメモ
リＢのアドレスが初期化されることによって、図４
（ｌ），（ｍ）に示されるように、１水平走査期間の映
像信号の先頭番地から順に行なわれることとなる。ここ
で、読出系リセットパルスＲＲＳＴ２は、以下のように
水平カウンタ５ｅで生成される。

【００２７】まず、垂直カウンタ５ｆは、図４（ｂ）に
示される垂直同期信号ＶＳの立下がりエッジを図４
（ｇ）に示される２ｆＨ周波数の水平周期クロック信号
ＨＣＬＫでラッチすることによって生成された初期化信
号によりカウント動作を始め、垂直カウンタ値が図４
（ｈ）に示されるようにインクリメントされる。そし
て、垂直カウンタ５ｆは、この垂直カウンタ値をデコー
ドすることで、図４（ｉ）に示されるリセットパルスＶ
ＲＥＳＥＴ１および図４（ｊ）に示されるリセットパル
スＶＲＥＳＥＴ２を生成する。ここで、リセットパルス
ＶＲＥＳＥＴ１は、図４（ｉ）に示されるように、垂直
カウンタ値が０と１７となるときに立下がり、垂直カウ
ンタ値が５と３３となるときに立上がる。また、リセッ
トパルスＶＲＥＳＥＴ２は、図４（ｊ）に示されるよう
に、垂直カウンタ値が０となるときに立下がり、垂直カ
ウンタ値が４となるときに立上がる。そして、リセット
パルスＶＲＥＳＥＴ１またはリセットパルスＶＲＥＳＥ
Ｔ２の立上がりのタイミングにおいて水平カウンタ５ｅ
が初期化され、図４（ｋ）に示されるようにラインメモ
リＢに供給される読出系リセットパルスＲＲＳＴ２がロ
ーレベルとされる。

【００２８】ここで、図４（ｉ），（ｊ）に示されるよ
うに、垂直カウンタ値が４および５となるときのごとく
連続した垂直カウンタ値の変化点で２回リセットパルス
ＶＲＥＳＥＴ１、ＶＲＥＳＥＴ２が立上がることにより
水平カウンタ５ｅを初期化することによって、ＰＡＬ／
ＳＥＣＡＭ方式の映像信号の走査線数を１２／７倍する
場合に発生する水平同期信号のスキュー歪みを低減する
ことができる。

【００２９】具体的には、図５に、映像信号の走査線数
を１２／７倍することによる水平同期信号のスキュー歪
みの発生とそれを低減した信号を示す。なおここで、図
５では、説明をわかりやすくするためにデジタル信号の
代わりにアナログ信号で模式的に表わし、さらに、図中
の映像信号では垂直帰線期間を考慮せず、すべての走査
線に信号波形を記すこととしている。

【００３０】図５（ａ）に示される映像信号は、ライン
メモリＡによって走査線数を２倍とする走査線変換処理
を行なった後の走査線数が６２５本の映像信号である。
この信号はさらに、ラインメモリＢで走査線数を６／７
倍とする走査線変換処理がなされ、図５（ｂ）に示され
るような走査線数が５３６本の映像信号となる。ここ
で、この映像信号は図５（ｂ）に示されるように、５３
６番目の水平走査周期（５３６Ｈ）にスキュー歪みを持
つが、そのスキュー歪みは図５（ｃ）に示されるような
映像信号とすることによって低減される。すなわち、図
５（ｂ），（ｃ）に示される５３６Ｈ前後の信号は、そ
れぞれ拡大すると図５（ｄ），（ｅ）のように示される
が、図５（ｄ）に示されるように、１垂直走査期間の最
後の１水平走査周期である５３６Ｈが、１周期目から５
３５周期目までの水平走査期間の３７μＳに比して２７
μＳとなっている。このため、垂直カウンタ５ｆは、水
平カウンタ５ｅに供給するリセットパルスＶＲＥＳＥＴ
１を５３５周期目の水平走査開始後３２μＳ経った後に
立上げ、さらに３２μＳ経った後に水平カウンタ５ｅに
供給するリセットパルスＶＲＥＳＥＴ２を立上げること
で、水平カウンタ５ｅからラインメモリＢにそれらの立
上げタイミングでローレベルの読出系リセットパルスＲ
ＲＳＴ２が供給されるようにする。そして、このローレ
ベルのパルスによりラインメモリＢの読出アドレスが初
期化されるため、ラインメモリＢからは図５（ｅ）に示
される映像信号が出力される。

【００３１】ここで、上記スキュー歪みについてさらに
説明すれば、図５（ａ）に示される走査線数を２倍とし
た映像信号は、１水平走査期間が３２μＳで６２５Ｈ連
続しているが、６／７倍の走査線数の変換を施すと、時
間軸が７／６倍となり、１水平走査期間が３２×（７／
６）＝３７．３μＳとなる。したがって、３２μＳ×６
２５Ｈ＝｛３２μＳ×（７／６）｝×５３５Ｈ＋２６．
７μＳという簡単な計算により、端数の２６．７μＳが
生じる（スキュー歪み）ことがわかる。ここで、スキュ
ー歪み改善前の歪み量は３７．３−２６．７＝１０．６
μＳで１水平走査期間の１０．６／３７．３＝２８％に
なる。

【００３２】一方、スキュー歪み改善後の歪み量は、３
７．３−３２＝５．３μＳで１水平走査期間の５．３／
３７．３＝１４％に減少させることができ、液晶パネル
の駆動信号を生成するために必要なクロック信号を発生
するＰＬＬ回路の動作の乱れを抑え、液晶パネル画面の
上部に発生する画像曲がりを除去することができる。

【００３３】次に、図４（ｈ），（ｉ）に示されるよう
に、リセットパルスＶＲＥＳＥＴ１が垂直カウンタ値５
および３３となる変化点で２回立上がることによって、
水平カウンタ５ｅを２度初期化する動作について説明す
る。

【００３４】ラインメモリＢの書込系と読出系のリセッ
トパルスの位相関係は毎フィールドの垂直帰線期間内で
初期化され、その位相関係が１フィールド期間保持され
る。しかし、ＶＣＲ等から再生された非標準映像信号の
場合、垂直帰線期間内の垂直同期信号付近においてはス
キューやジッタ成分を含んでいるので、そのスキューや
ジッタの影響を受けている水平同期信号ＨＳを入力する
ＰＬＬ回路５ａ、さらにはＰＬＬ回路５ｂの動作が不安
定となり、その結果ラインメモリＡ，Ｂに供給される書
込系と読出系のリセットパルスの位相関係も不安定とな
ってしまう。このため、図４（ｂ）に示されるローレベ
ルの垂直同期信号ＶＳの直後に、図４（ｈ），（ｉ）に
示されるように垂直カウンタ値が５となる変化点で１回
初期化した後、同じ垂直帰線期間内においてＰＬＬ回路
５ａ，５ｂが安定状態になり、かつ有効映像画面期間が
始まる直前の垂直カウンタ値が３３となる変化点で２回
目の初期化を行なうことにより、図４（ｋ）に示される
読出系リセットパルスＲＲＳＴ２の安定化を図る。さら
に、図３に示されるように、入力される映像信号と、そ
の走査線数が１２／７倍されラインメモリＢから読出さ
れる映像信号は、入力される映像信号の水平走査周期単
位で７Ｈ毎にアドレス開始点が接近することから、１回
目の初期化から２回目の初期化までの時間は、入力され
る映像信号の水平走査周期単位で７Ｈの整数倍の関係を
保つとよい。これを、２倍の水平周波数（２ｆＨ）でカ
ウントすることによる垂直カウンタ値で置換えていえ
ば、カウンタ値が１４の整数倍となる間隔で初期化する
とよいことになる。よって、図４（ｈ），（ｉ）に示さ
れるように、垂直カウンタ値が５となるときにリセット
パルスＶＲＥＳＥＴ１を立上げ水平カウンタ５ｅを１回
初期化し、さらに、その後垂直カウンタ値が１４の整数
倍である２８増えた垂直カウンタ値が３３となるときに
（有効映像画面期間が始まる前でもある）、リセットパ
ルスＶＲＥＳＥＴ１を立上げることによって水平カウン
タ５ｅの２回目の初期化を行なうこととしている。

【００３５】

【発明の効果】請求項１に係る走査線変換回路によれ
ば、その垂直カウント手段は、１垂直帰線期間内に複数
回水平カウント手段の動作を初期化するため、映像信号
の走査線数変換に伴うスキュー歪みやジッタの影響を回
避することができる。

【００３６】請求項２に係る走査線変換回路によれば、
その垂直カウント手段は、１／２水平走査期間の間隔で
連続して少なくとも２回水平カウント手段の動作を初期
化するため、映像信号においてその走査線数変換後にフ
ィールド毎に発生する水平同期信号のスキュー歪みを低
減することにより、画面の上部に発生する画像曲がりを
除去することができる。

【００３７】請求項３に係る走査線変換回路によれば、
その垂直カウント手段は、メモリに入力される映像信号
の１水平走査期間のアドレス開始時点と、上記映像信号
の走査線数変換後の信号の１水平走査期間のアドレス開
始時点の差が小さくなるときに水平カウント手段の動作
を初期化するため、メモリでの書込アドレスの追越しに
よるノイズが液晶パネルの有効画面範囲内に発生するこ
とを回避して、適正な画像を得ることができる。

【００３８】請求項４に係る走査線変換回路によれば、
その垂直カウント手段は、１垂直帰線期間内において２
倍の水平周波数で１４または２８水平走査周期経過後に
水平カウント手段の動作の２回目の初期化を行なうこと
とするため、ＰＡＬ／ＳＥＣＡＭ方式のＶＣＲなどから
再生した非標準映像信号に対してもジッタに影響される
ことなく安定した走査線数の変換を行なうことができ、
適正な画像を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る走査線変換回路の構
成を示すブロック図である。

【図２】図１の走査線変換処理部および走査線変換処理
コントロール部の構成を具体的に示すブロック図であ
る。

【図３】ＰＡＬ／ＳＥＣＡＭ方式の映像信号がラインメ
モリに書込まれ、またラインメモリから読出されるタイ
ミングを示すタイミング図である。

【図４】映像信号の垂直帰線期間における走査線変換回
路の動作を説明するためのタイミング図である。

【図５】走査線数の変換によるスキュー歪みの発生とそ
の改善効果を説明するための図である。

【図６】ラインメモリの読出アドレスに対する書込アド
レスの追越しとそれによるノイズの発生を説明するため
の図である。

【符号の説明】

Ａ，Ｂラインメモリ５走査線変換処理コントロール部５ｅ水平カウンタ５ｆ垂直カウンタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/36 G02F 1/133 505

Claims

(57)【特許請求の範囲】

【請求項１】入力される映像信号の走査線数を変換す
るメモリと、前記メモリから読出すデータのアドレスを初期化するた
めの信号を生成して前記メモリに供給する水平カウント
手段と、前記水平カウント手段の動作を１垂直帰線期間内に複数
回初期化する垂直カウント手段とを備える走査線変換回
路。
【請求項２】前記垂直カウント手段は、１／２水平走
査期間の間隔で連続して少なくとも２回前記水平カウン
ト手段の動作を初期化する、請求項１に記載の走査線変
換回路。
【請求項３】前記垂直カウント手段は、前記メモリに
入力される映像信号の１水平走査期間のアドレス開始時
点と、前記映像信号の走査線数を変換した後の信号の１
水平走査期間のアドレス開始時点の差が小さくなるとき
に、前記水平カウント手段の動作を初期化する、請求項
１に記載の走査線変換回路。
【請求項４】入力される映像信号の走査線数を１２／
７倍に変換するメモリと、前記メモリから読出すデータのアドレスを初期化するた
めの信号を生成して前記メモリに供給する水平カウント
手段と、１垂直帰線期間内において、前記水平カウント手段の動
作を１回初期化し、さらに、２倍の水平周波数で１４ま
たは２８水平走査周期経過後に前記水平カウント手段の
動作の２回目の初期化を行なう垂直カウント手段とを備
える走査線変換回路。