JPH02112392A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＰＡＬ方式或はＳ　Ｅ　ＣＡ　Ｍ方式のカラー
映像信号を再生するカラーテレビジョン受像機に使用し
て好適な映像信号処理装置に関する。

〔発明の概要コ 本発明はＰＡＬ方式或はＳＢＣＡＭ方式のカラー映像信
号を再生すカラーテレビジョン受像機に使用して好適な
映像信号処理装置に関し、インタレースされた映像信号
をメモリに書き込み、このメモリよりこの映像信号を倍
速で読み出して表示するようにした映像信号処理装置に
於いて、この倍速で読み出して表示される画像の隣り合
うフィールド画面における水平走査線の差が０．５本と
なるように偏向手段を制御する手段を設けることにより
、垂直ジッタを制御するための偏向手段の負担を軽減す
るようにしたものである。

〔従来の技術〕

一般にＰＡＬ方式或はＳＥＣＡＭ方式のカラー映像信号
は垂直周波数が５０Ｈｚの５０フイ一ルド方式であり、
このＰＡＬ方式、Ｓ　Ｅ　ＣＡ　Ｍ方式のカラー映像信
号を大型画面で再生したときにはフリッカを生じ比較的
見ずらくなる不都合がある。そこで先にこのカラー映像
信号のフィールド周波数を２倍にしてフリッカを軽減す
る様にしたものが提案されている。第３図は本出願人が
先に提案した映像信号処理装置であり、この第３図に於
いて、（１）はＰＡＬ方式或はＳＥＣＡＭ方式の様に垂
直周波数が５０Ｈｚの５０フイ一ルド方式のカラー映像
信号が供給される映像信号入力端子を示し、この映像信
号入力端子（１）（ご供給されるカラー映像信号を輝度
信号と色度信号とに分離するアナログＹ／Ｃ分離回路（
２）及び同期信号を分離する同期分離回路（３）に夫々
供給する。このアナログＹ／Ｃ分離回路（２）では輝度
信号Ｙと色差信号Ｒ−Ｙ、Ｂ−Ｙ　（ここでＲは赤信号
、Ｂは青信号である。、）とに分離され、輝度信号Ｙは
アナログ−デジタル変換回路（４）でデジタル信号に変
換された後に、ノイズリダクション回路〔５）とフィー
ルドメモ’Ｊ　　（６Ｙ）（６Ｙ’）の系を通ってデジ
タル−アナログ変換回路（７）に供給される。この場合
、フィールドメモリ　（６Ｙ）＜６Ｙ’）の読み出しコ
ントロール信号Ｍ、を書き込めコントロール信号Ｍｙ　
の２倍の周波数として、このデジタル−アナログ変換回
路（７）に出力される輝度信号をフィールド周波数が２
倍の輝度信号としＲＧＢ変換回路（８）に２倍のフィー
ルド周波数のアナログ輝度信号２Ｙを供給する。またア
ナログＹ’　／　Ｃ分離回路（２）で分離された色差信
号Ｒ−Ｙ、Ｂ−Ｙをアナログスイッチ（９）を介してＲ
−Ｙ、Ｂ−Ｙ、Ｒ−Ｙ、Ｂ−Ｙ・・・・の様にシリアル
な色差データとし、これをアナログ−デジタル変換回路
（１０）でデジタル化し、色差用のノイズリダクション
回路（１１）を介してメモリ（６Ｃ）（６ｃ’）に供給
する。このメモリ　（（ｉ［”）　（６Ｃ’）は４ビツ
ト構成で８ビツトのシリアルデータをパラレルに４ビッ
ト単位でメモリする。ζ、のメモリ（６Ｃ）＜６０’）
の出力信号をフリッカリダクション回路（１２）に８ビ
ツトで入力し、フィールド周波数が２倍の色差信号２（
Ｒ−Ｙ）　、　２（Ｂ−Ｙ）　　としで、このフリッカ
リダクション回路（１２）よりデジタル−アナログ変換
回路（７）に出力される。この為メモリ　（６Ｃ）　（
６Ｃつの読み出しコントロール信号Ｍ１１　は書き込み
コントロール信号Ｍ、の２倍の周波数とする。このデジ
タル−アナログ変換回路（７）の出力側に得られるアナ
ログのフィールド周波数が２倍の色差信号２（Ｒ−Ｙ）
、２（Ｂ−、−Ｙ）をＲＧＢ変換回路（８）に供給し、
このＲＧＢ変換回路（８）に於いてフィールド周波数が
２倍の赤信号２ＲＳ緑信号２Ｇ及び青信号２Ｂを出力す
る如くなす。このＲ，ＧＢ変換回路（８）の出力側に得
られるフィールド周波数が２倍の赤信号２Ｒ１緑信号２
Ｇ及び青信号２Ｂをカラー陰極線管に供給して、このカ
ラー陰極線管でフィールド周波数が２倍のフリッカの軽
減されたカラー画像を得る如くする。

また同期分離回路（３）では垂直同期信号Ｖ、と水平同
期信号Ｈ３とを分離し、この水平同期信号Ｈ３を例えば
２８　！、Ｉ　Ｈｚのクロック信号を発生するＡＦＣ回
路（１３）に基準信号として供給する。このＡＦＣ回路
（１３）よりのクロック信号をフリッカリダクション回
路（１２）に供給すると共にこのクロック信号をメモリ
　（６Ｙ）　（６Ｙ’＞　（６Ｃ）　（６Ｃ’）　、デ
ジタル−アナログ変換回路（７）に夫々供給する。また
同期分離回路（３）よりの垂直同期信号Ｖ、をフリッカ
リダクション回路（１２）に供給する。このフリッカリ
ダクション回路（１２）はアナログＹ／Ｃ分離回路（２
）、アナログスイッチ（９）、アナログ−デジタル変換
回路（４）（１０）、ノイズリダクション回路（５）（
１１）、カラー陰極線管の水平及び垂直偏向を制御する
偏向回路（１４）をコントロールする如くなされている
。

この映像信号処理装置の動作を第４図Ａ、Ｂ。

第５図Ａ、Ｂの画像及び走査線の三次元モデルで説明す
るに、ＰＡＬ或はＳ　Ｅ　ＣＡ　！ｔｆ方式では垂直周
波数が第４図Ａ、Ｂに示す如（１フイールド（１５）と
１＋１フイールド（１６）とはインタレース走査され、
１フイールド（１５）、１＋１フイールド（１６）、１
工２フイールド（１７）・・・・間は５０Ｈｚで２０μ
ｓであるが、この様な５０フイ一ルド方式のものでは大
面積部分でちらつきが目立つ問題があるのでフィールド
周波数を第５図Ａ、Ｂに示す様に２倍の１００Ｈｚ、　
１０μｓとしたときにはこの面フリッカを低減できる。

この場合標準のＰＡＬ方式或いはＳＥＣＡＭ方式のイン
タレースのカラー映像信号は１フイ一ルド期間の３１２
．５　Ｈ（Ｈは水平期間）即ち水平走査線数が３１２．
５本と一定であり、奇数フィールド及び偶数フィールド
は夫々第６図Ａ及び已に示す如くフィールド毎に０．５
Ｈ異なって表示され良好にインタレースされている。然
しなから上述の如くフィールド周波数を２倍にしたとき
には同じ画面（フィールド）を２回づつ表示することに
なり、このとき常にインタレース関係としたときには同
じ画面の１回目の表示と、２回目の表示は違う走査線に
書かれることとなり、このとき常にインタレース関係と
したときには同じ画面の１回目の表示と、２回目の表示
は違う走査線に書かれることとなり見ずらい画像になっ
てしまう。

そこで」二連の如くフィールド周波数を２倍とする様に
した映像信号処理装置に於いては標準テレビジョン信号
の奇数フィールドＭをメモＪ　（６Ｙ）（６Ｙ　’）　
（６Ｃ）　＜６Ｃ’）に書き込み、これを２つのフィー
ルドＮ４ｏ　及びＭ、に読み出して２回表示するのであ
るが、この場合奇数フィールドＭは第６図へに示す如く
画面の左端から走査線が表示されているのでこの２つの
フィールドＭ。及びＭ、を第７図Ａ及びＢに示す如く同
様に左端から表示しなければならないし、また同様に標
準テレビジョン信号の偶数フィールドＮは第６図Ｂに示
す如く画面の中央から走査線が表示されるので、第７図
Ｃ及びＤに示す如く、メモリ　（６Ｙ）　＜６Ｙ’）　
（６Ｃ）　（６Ｃ’）のこの偶数フィールドＮより読み
出して表示する２つのフィールドＮ０及びＮ１　　は画
面の中央から表示する様にしなければならない。そこで
先にヒ述Ｍ０　フィールドの水平走査線数を３１２本、
Ｍ、フィールドの水平走査線数を３１３．５本、Ｎｏ　
　フィ・−ルドの水平走査線を３１２本、Ｎ１　　フィ
ールドの水平走査線数を３１２．５本とし、この４つの
フィ−ルド間ｏ、　Ｍ、、　Ｎ、、　Ｎ、　を順次繰り
返す様にしたものが提案されている。

〔発明が解決しようとする課題〕

然しなから斯ろ水平走査線数が３１２本、３１’３５本
、３１２本及び３１２゜５本の４つのフィールド：ＡＯ
ｌＭ、、　Ｎ、、　Ｎ、へ移るときに水平走査線数が−
１，５本及び−１，５本の変動があり、この様にフィー
ルド間で変動の大きいときには垂直ジッタの原因となり
、このときの垂直シックを抑えるためには偏向回路（１
４）の負担が重くなる不都合があ−った。

本発明は斯る点に鑑みフィールド間の水平走査線数の変
動を小さくし垂直ジッタを抑えるための偏向回路の負担
を軽くすることを目的とする。

〔課題を解決するための手段〕

本発明映像信号処理装置は例えば第１図及び第３図に示
す如くインタレースされた′映像信号をメモリ　（６Ｙ
）　（６Ｙ’）　（６Ｃ）　（６Ｃ’）に書き込み、こ
のメモリ　（６Ｙ）　（６Ｙ’）　（６Ｃ）　（６Ｃ’
）よりこの映像信号を倍速で読み出して表示するように
した映像信号処理装置に於いて、この倍速で読み出して
表示される画像の隣り１合うフィールドの画面における
水平走査線数の差が０．５本となるよう偏向手段（１４
）を制御する手段（１８）〜（３０〉を設けたことを特
徴とする映像信号処理装置である。

〔作用〕

本発明に依れば倍速で読み出されて表示される画像の隣
り合うフィールドの画面における水平走査線数の差が０
．５本となる様にしているので偏向手段（１４）の負担
はそれだけ軽くなる。

〔実施例〕

以下第１図及び第２図を参照して本発明映像信号処理装
置の一実施例につき説明しよう。

本例に於ては第３図のフリッカリダクション回路（１２
）に於けるフィールド周波数が２倍の垂１ｎ同期信号２
Ｖを形成するのに第１図に示す如くして形成するように
したものである。即ち第１図ｊこ於いて、（１８〉は同
期信号分離回路（３）よりの垂直同期信号Ｖ、が供給さ
れる垂直同期信号入力端子を示し、この垂直同期信号入
力端子（１８）に供給される垂直同期信号Ｖ、を１１ビ
ツトのカウンタ（１９）のクリア端子に供給すると共に
サブカウンタ（２０）のクリア端子に供給し、またこの
垂直同期信号Ｖ、をラッチ回路（２１）のロード端子に
供給する。また（２２）は４倍の水平周波数４ｆ＋＋の
クロック信号が供給されるクロック信号入力端子を示し
、このクロック信号入力端子（２２）に供給される４ｆ
Ｉ（のクロック信号をカウンタ（１９）及びく２０）の
夫々のトリガ端子に供給すると共にラッチ回ｉｌ＆（２
１＞及び（２３）の夫々のクロック端子に供給する。

カウンタ（１９）は垂直同期信号７３間の４ｆＨのクロ
ック信号をカウントすると共にこのカウント数の−の数
を出力するために最小ビットを除いた１０ビツトをラッ
チ回路（２１）に供給する如くなされている。従ってラ
ッチ回路（２１）は垂直同期信号ｖｓが供給される毎に
カウンタ（１９）のカウント数の一の数をラッチする。

またサブカウンタ（２０）は垂直同期信号７８間の４ｆ
Ｈのクロック信号をカウントし、このカウント信号Ａを
比較回路（２４）の一方の入力端子に供給する。またラ
ッチ回路（２３）のロード端子には垂直同期信号Ｖ、が
供給される如くなされているので垂直同期信号Ｖ、が供
給される毎にラッチ回路（２１）のラッチされた数をラ
ッチする。即ちこのラッチ回路（２３）はラッチ回路（
２１）よりも１フイールド遅れたカウンタ（１９〉のカ
ウント数の−の数をラッチする。このラッチ回路（２３
）の出力信号Ｂを比較回路（２４）の他方の入力端子に
供給する。この比較回路（２４）はこのラッチ回路（２
３）の出力信号已にサブカウンタ（２０）のカウント信
号Ａが一致したときに出力信号を出す如くなされたもの
でこの比較回路（２４）の出力信号を中間垂直同期信号
Ｖ）ｌを出力する出力端子（２５）に供給する。

斯る第１図に於いては垂直同期信号入力端子（１８）に
第２図Ａに示す如き３１２．５Ｈ毎の一定間隔の標準テ
レビジョン信号の垂直同期信号Ｖ、が供給され、ラッチ
回路（２１）は垂直同期信号Ｖ、が入力されたときのそ
の前のフィールドの垂直同期信号間のカウンタ（１９）
のカウント数１２５Ｏｆ、の−の数６２５ｆｓ　をラッ
チすると共にこのラッチ回路（２１）の前フイールド時
のラッチ数６２５ｆＨをラッチ回路（２３）がラッチす
る。この場合ラッチ回路（２３）が例えば６２５ｆｕ　
をラッチしたときにはサブカウンタ（２０）はクリアさ
れこの垂直同期信号ＶＳがサブカウンタ（２０）に供給
されたときよりのサブカウンタ（２０）のカウント数が
６２５ｆＨとなったときに比較回路（２４）に出力信号
が得られ、これが順次繰り返され第２図Ｂに示す如く垂
直同期信号ＶＳに中間垂直同期信号Ｖ、が得られる。こ
の場合ラッチ回路（２３）にランチされているラッチ数
はサブカウンタ（２０）がカウントしている垂直同期信
号間の２フイールド前の垂直同期信号間のカウンタ（１
９）のカウント数であり、この中間垂直同期信号ＶＸ　
は２フイールド前の垂直同期信号間の水平期間の数３１
２．５　Ｈに基づいて形成されている。

本例に於いてはこの中間垂直同期信号出力端子（２５）
に得られる第２図已に示す如き負方向の中間同期信号ｖ
４をアンド回路（２６）の一方の入力端子に供給すると
共にＤ形フリップフロップ回路（２７）のクロック端子
に供給する。また垂直同期信号入力端子（１８）に供給
される第２図Ａに示す如き負方向の垂直同期信号Ｖ、を
このアンド回路（２６）に供給する。従ってこのアンド
回路（２６）の出力側には第２図Ｃに示す如き３１２．
５８’（Ｈ’は−Ｈ１フイ−ルド周波数が２倍の１水平
走査線は−Ｈである。）周期の２倍のフィールド周波数
の垂直同期信号（２６ａ）　　が得られる。このアンド
回路（２６）の出力側に得られる垂直同期信号（２６ａ
）　　を−Ｈ′の遅延回路を構成するＤ形フリップフロ
ップ回路（２８）のＤ端子に供給すると共にこの垂直同
期信号（２６ａ）　　を切換スイッチ（２９）の一方の
固定接点（２９ａ）　　に供給し、このフリップフロッ
プ回路（２８）の出力端子Ｑに得られる第２図りに示す
如く垂直同期信号（２６ａ）が−Ｈ′だけ遅延された信
号（２８ａ）　　を切換スインチ（２９）の他方の固定
接点（２９ｂ）　　に供給する。またクロック信号入力
端子（２２）に供給される４ｆＨのクロック信号をこの
Ｄ形フリップフロップ回路（２８）のクロック端子に供
給し、このＤ端子に供給される入力信号をＱ端子に−Ｈ
′遅延して出力する如くなされる。

またＤ形フリップフロップ回路（２７）のＱ端子には第
２図Ｅに示す如く第２図已に示す如き中間垂直同期信号
ｖＸが供給される毎にハイレベル゛１″及びローレベル
“０”を繰り返す矩形波信号（２７ａ）形フリップフロ
ップ回路（３０）のＤ端子に供給し、このＤ形フリップ
フロップ回路（３０）のＱ端子に得られる第２図Ｆに示
す如き矩形波信号（２７ａ）　　の−Ｈ′（即ち水平走
査線で０．５本分）遅延された制御信号（３０ａ）　を
得、この制御信号（３０ａ）　　により切換スイッチ（
２９）の可動接点（２９Ｃ）　　を切換える如くする。

本例に於いてはこの制御信号（３０ａ）　　がローレベ
ル″０“のときは可変接点（２９Ｃ）　　を一方の固定
接点（２９ａ）　　に接続し、この制御信号（３０ａ）
　　のハイレベル“１″のときは可動接点（２９Ｃ）を
他方の固定接点（２９ｂ）　　に接続する如くする。

従ってこの切換スイッチ（２９）の可動接点（２９Ｃ）
より出力端子（３１）に得られる垂直同期信号（３１ａ
）は第２図Ｇに示す如くフィールドＭ。が３１３　Ｈ’
（水平走査線数が３１３本）、フィールドＭ１が３１２
．５８’（水平走査線数が３１２．５本）フィールドＮ
ｏが３１２Ｈ’（水平走査線数が３１２本）及びフィー
ルドＮ、が３１２．５Ｈ’（水平走査線数が３１２．５
本）を順次繰り返すものとなる。この場合フィールドＭ
Ｏ，Ｍ　＋、　Ｎ　ｏ、　Ｎ　＋　の夫々の水平走査線
の和は１２５０本となる。

この垂直同期信号（３１ａ＞　を偏向回路（１４）に供
給する。その他は第３図と同様に構成する。

従って本例に於いてはカラー陰極線管に於けるフィール
ドＭ。は水平走査線数が３１３本と整数水（ノンインタ
レース）であり、次のフィールドＭの水平走査線数は３
１２．５本と整数本十−本（インレース）であり、この
フィールドＭ　０．　Ｍ　＋　　は画面の左端から走査
線が書かれると共にその次のフィールドＮ。の水平走査
線数は３１２本と整数水（ノンインタレース）であり、
更に次のフィールドＮＩの水平走査線数は３１２．５本
と整数本十−本（インタレース）であり、このフィール
ドＮｏ、Ｎｌ　　は画面の中央から走査線が書かれ第７
図に示す如くフリッカの改善されたフィールド周波数が
２倍の良好な画ｆ象を得ることができる。

この場合各フィールドの水平走査数は３１３本、３１２
．５本、３１２本、３１２．５本、３１３本、３１２．
５本・・・・・・となり、各フィールド間の水平走査線
数の差が０．５本と一定となり、この水平走査線の変動
が小さくなるので、本例に依れば従来に比し垂直ジッタ
を制御するための偏向回路（１４）の負担がそれだけ軽
くなる利益がある。

尚本発明は上述実施例に限ることなく本発明の要旨を逸
脱することなくその他種々の構成が取り得ることは勿論
である。

本発明に依ればフリッカの改善されたフィールド周波数
が２倍の良好な画像が得られると共に垂直ジッタを制御
するための偏向回路の負担を軽減することができる利益
がある。

【図面の簡単な説明】

第１図は本発明映像信号処理装置の要部の例を示す構成
図、第２図は本発明の説明に供する線図、第３図は映像
信号処理装置の例を示す構成図、第４図、第５図、第６
図及び第７図は夫々本発明の説明に供する線図である。 （１）は映像信号入力端子、（３）は同期分離回路、（
６Ｙ）　（６Ｙ’）　（６Ｃ）　（６Ｃ’）はメモリ、
（１２）はフリッカリダクション回路、（１４）は偏向
回路、（１８）は垂直同期信号入力端子、（１９）はカ
ウンタ、（２０）はサブカウンタ、（２１）及び（２３
）は夫々ラッチ回路、（２４）は比較回路、り２６）は
アンド回路、（２’！＞はＤ形フリツブフロップ回路、
（２８）及び（３０）は夫々−Ｈ′遅低回路、（２９）
は切換スイッチである。 〔発明の効果〕 オー、ネネ８、日新処イ象、イ詩　ヌふユ１Ｌ憧装置　
っ１四音ドの　イノ１１第１図 第４図 手わν？ｌｉ正書 特許庁長官　　吉　ＩＪｊ　　文　毅 殿 １、事件の表示 昭和６３年　特　許　１１１　　第２６４．７９２号２
、発明の名称 映像信号処理装置 ３、７ｉｌｉ正をする考 事件との関係　　　特許出願人 住　所　東京部品用区北品用６　’ｌ−’　Ｈ，１７ｍ
３５号名称（２１８）ソ　ニ　−　株式会社 代表取締役　大　賀　典　Ａｉｒ− ４、代理人 ５、補正命令の日付　　昭和　　年 ６、補正により増加する発明の数 月 （１）明細書中、第６頁７行及び１１行に夫々「μＳ」
とあるをｒｌｌｌｓＪに訂正する。 （２）同、第７頁３行〜５行「、このとき常に・・・・
書かれることとなり」とあるを削除する。 （３）同、第１頁１行ｒ　（３０）　Ｊとあるをｒ　（
３１）　Ｊに訂正する。 （４）同、第１２頁９行、　ｉｏ行、１１行、１３行、
１６行及び第１３頁１行に夫々’ｆ＋＋Ｊとあるを夫々
削除する。 （５）図面中、第１図、第２図及び第５図を夫々別紙の
通りに訂正する。 以上 本発明Ｂ火イ亀イ３号鄭Ｊｉ装置っ♀有香０刹・１第１
図 フッツカツタ゛クシ１ン回路／）６糟５巧ひ゛走査線っ
五次元ｔデ’ｔし−図第５図

Claims (1)

【特許請求の範囲】
1. インタレースされた映像信号をメモリに書き込み、該メ
   モリより上記映像信号を倍速で読み出して表示するよう
   にした映像信号処理装置に於いて、上記倍速で読み出し
   て表示される画像の隣り合うフィールドの画面における
   水平走査線数の差が０．５本となるよう偏向手段を制御
   する手段を設けたことを特徴とする映像信号処理装置。