JP3081946B2 - キャラクタジェネレータ及び映像表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、キャラクタジェネレ
ータ及びこれを用いる映像表示装置に関し、詳しくは、
縁どりのついた文字やパターンをスーパーインポーズす
るテレビやビデオテープレコーダ（ＶＴＲ），ビデオカ
メラ等の映像表示装置に用いられ、文字や記号等のドッ
トパターン（以下キャラクタパターンという）の信号を
発生するキャラクタジェネレータにおいてその記憶容量
を低減することができるようなキャラクタジェネレータ
の改良に関する。

【０００２】

【従来の技術】図４は、文字や記号を表示映像にスーパ
インポーズして表示する一般的なキャラクタジェネレー
タの動作とそこに記憶されている文字パターンの説明図
である。キャラクタジェネレータ２０は、表示されるべ
き全てのキャラクタパターンが予め記憶されており、キ
ャラクタのコード（以下キャラクタコードという）の信
号であるキャラクタコードＧ（この例では文字“Ｇ”を
示している）を受けると、文字Ｇに対応するキャラクタ
パターン“Ｇ”を選択してそのパターンを発生する。な
お、図２では、これを拡大し、二点鎖線にて対応付けて
さらに詳細に示している。

【０００３】この例では、１つのキャラクタパターン
は、１８ラインのパターンからなり、さらに、このうち
１ラインのパターン（以下キャラクタパターンラインと
いう）は１２ドットからなっており、キャラクタパター
ンは、マトリックス状のドットパターンのイメージで表
現され、各ドットの表示が１ビットの“１”，“０”で
表されるビットパターンの信号（以下ビットパターン）
としてキャラクタジェネレータに記憶されている。

【０００４】そして、アドレス信号Ｌがキャラクタジェ
ネレータに入力されると、選択されたキャラクタパター
ン“Ｇ”の１８ラインの中からアドレス信号Ｌの値に対
応するキャラクタパターンラインが選択される。例え
ば、アドレス信号Ｌの値を“Ｎ”とすると、１２ドット
のキャラクタパターンライン“Ｐ”を、キャラクタパタ
ーンラインＰの信号（ビットパターン）として通常はパ
ラレルに出力する。

【０００５】ところで、選択されたキャラクタコードＧ
に対応するパターンを表示するにあたり、キャラクタ映
像信号生成回路は、キャラクタジェネレータが発生した
キャラクタパターンに対し、必要に応じて縁どりを行っ
てから表示し、そのキャラクタを強調したり、あるいは
それが背景の映像に紛れてしまうのを防いだりしてい
る。ここで、縁どりパターンを生成する場合には、上下
のラインのパターンも必要であり、合わせて３ライン分
のキャラクタパターンラインが出力されなければならな
い。

【０００６】例えば、アドレス信号Ｌの値が“Ｎ”の時
に表示したいキャラクタパターンラインを指していると
すれば、“Ｎ−１”，“Ｎ”，“Ｎ＋１”ラインの３キ
ャラクタパターンラインを得て、あるドットについてそ
の上下左右のドットの値（そのドットに対応するビット
値）に基づいて縁どりパターン“Ｙ”がビットパターン
として生成される。ただし、縁どりパターンの生成その
ものは、キャラクタジェネレータではなくシリアル変換
回路等において行われるので、キャラクタジェネレータ
は、アドレス信号Ｌの変化に従って３キャラクタパター
ンラインを単に出力するだけである。

【０００７】

【発明が解決しようとする課題】しかし、従来のキャラ
クタジェネレータは、このようにアドレス信号Ｌに従っ
てキャラクタパターンラインを選択して出力するだけの
構成なので、キャラクタパターンに縁どりを付加して表
示する映像表示装置用のキャラクタジェネレータでは、
実際に有効なキャラクタパターンの上下のラインには、
余分に、余白のデータのみからなるキャラクタパターン
ラインを持つ必要がある。また、上下のキャラクタの重
なりを防止するためにも余白データが設けられている。
図４の例では、“１”，“２”，“１７”，“１８”の
各ラインがそれである。

【０００８】これを詳述すると、前述のように表示した
いラインが“Ｎ”とすれば、“Ｎ−１”，“Ｎ”，“Ｎ
＋１”のキャラクタパターンラインがアクセスされるの
で，例えば、表示したいラインが“３”とすれば“２”
ライン目のキャラクタパターンラインもアクセスされ、
“１６”とすれば“１７”ライン目のキャラクタパター
ンラインもアクセスされるので、実際に有効なキャラク
タパターンが“３”〜“１６”のラインであっても、そ
の上下のライン“２”，“１７”に、余分に、余白のデ
ータのみからなるキャラクタパターンラインが必要にな
る。

【０００９】このことは、キャラクタジェネレータにと
っては縁どりのために余分な記憶容量を費やしているこ
とであり、キャラクタジェネレータを製造するにあた
り、本来必要とされる以上の集積度と記憶容量とが要求
され、コストアップの要因となる。この発明の目的は、
縁どりのための余分な記憶容量を必要とはしないキャラ
クタジェネレータを提供することにある。また、この発
明の他の目的は、記憶容量を低減でき、集積度が高くＩ
Ｃ化に適したキャラクタジェネレータを提供することに
ある。さらに、この発明の他の目的は、縁どりのための
余分な記憶容量を必要とはせずに縁どり表示ができる映
像表示装置を提供することにある。

【００１０】

【課題を解決するための手段】この発明のキャラクタジ
ェネレータの特徴は、１ラインがビットパターンで構成
され、表示パターンの複数の前記ラインとこのラインの
上あるいは下に配置され余白として表示される余白パタ
ーンの前記ラインとからなる複数ラインを有するキャラ
クタパターンが複数記憶され、キャラクタコードを受け
て対応するキャラクタパターンを選択し、アドレス信号
を受けて選択されたキャラクタパターンのビットパター
ンを出力するキャラクタジェネレータにおいて、保持す
る複数のキャラクタパターンにおける表示パターンのう
ち最上端ラインから最下端ラインまでの範囲のラインに
対応するライン分のパターンを記憶する記憶容量を有
し、キャラクタコードを受けて選択されたキャラクタパ
ターンに対してアドレス信号の値が前記範囲以内であれ
ば前記アドレス信号に応じてビットパターンを出力する
メモリと、アドレス信号を受け、その値が前記表示パタ
ーンの前記複数のラインの範囲内か否かを判定し、その
判定結果に応じた信号を出力するアドレス判定回路と、
前記判定結果の信号と前記メモリの出力とを受け、前記
判定結果が前記範囲以内を示すときには前記メモリの出
力を出力し、そうでないときには余白に相当する１ライ
ンの前記ビットパターンの信号を出力する出力回路とを
備えるものである。

【００１１】さらに、具体的には、この発明のキャラク
タジェネレータの構成は、前記メモリとしてのキャラク
タパターンＲＯＭと、アドレス判定回路と、前記出力回
路としての選択回路とを備えるものである。ここで、キ
ャラクタパターンＲＯＭは、保持する全キャラクタにお
ける表示パターン部分の最上端ラインから最下端ライン
までの範囲のラインに対応するライン分のパターンを記
憶するものであり、キャラクタコードを受けて対応する
１キャラクタパターンを選択し、アドレス信号を受けて
その値が前記範囲以内であれば前記の選択されたキャラ
クタパターン内において前記アドレス信号により選択さ
れた１キャラクタパターンラインのビットパターンの信
号を出力する。

【００１２】アドレス判定回路は、前記アドレス信号を
受け、その値が前記範囲以内かそれの外かを示す判定結
果を出力する。選択回路は、前記判定結果を受け、この
判定結果が前記範囲以内を示すときには前記の選択され
たキャラクタパターンラインのビットパターンの信号を
出力し、前記範囲外を示すときには余白のデータのみか
らなるキャラクタパターンラインのビットパターンの信
号を出力する。

【００１３】また、この発明のキャラクタジェネレータ
の他の構成は、上述の要素とその結合、すなわち、上述
のキャラクタパターンＲＯＭとアドレス判定回路と選択
回路とを備える回路構成であって、かつ、これらが１チ
ップＩＣ内に具備されているものである。また、この発
明の映像表示装置の構成は、上記のキャラクタジェネレ
ータを、映像表示装置のキャラクタ映像信号生成回路内
に具備するものであって、具体的には、前記キャラクタ
映像信号生成回路が、アドレス選択回路と表示データＲ
ＡＭとキャラクタジェネレータとシリアル変換回路とを
備え、キャラクタパターンに縁どりを付加して表示でき
る機能を有するものである。

【００１４】ここで、アドレス選択回路は、表示画面上
の垂直位置を定める行選択信号と水平位置を定める桁選
択信号とを受け、第１のアドレス信号と第２のアドレス
信号とを生成する。表示データＲＡＭは、表示されてい
る全キャラクタコードを記憶し、そのなかから第１のア
ドレス信号の指すアドレスに記憶されているキャラクタ
コードを読出して出力する。キャラクタジェネレータ
は、キャラクタパターンＲＯＭとアドレス判定回路と選
択回路とを有する１チップＩＣで、前記キャラクタコー
ドと第２のアドレス信号とを受けて、前記キャラクタコ
ードにより選択されたキャラクタパターンにおいて前記
第２のアドレス信号に対応する１キャラクタパターンラ
インのビットパターンの信号を出力する。シリアル変換
回路は、マイクロコンピュータからの縁どり有無選択信
号を受けて、縁どりが要求されていれば、３ライン分の
キャラクタパターンラインのビットパターンをパラレル
に受けて縁どりパターンを生成し、この縁どりビットパ
ターンと選択されたキャラクタパターンラインのビット
パターンについての信号をドットクロック毎に順次１ド
ットづつ出力する．

【００１５】

【作用】以上のような構成によれば、キャラクタパター
ンＲＯＭに実際に記憶されている範囲のラインがアクセ
スされた場合には、従来通り、対応するキャラクタパタ
ーンラインのビットパターンが出力される。そして、縁
どり表示のために、さらには上下のキャラクタの重なり
防止用の余白を置くために、キャラクタパターンＲＯＭ
に実際には記憶されていないライン（図４の“１”，
“２”，“１７”，“１８”ライン参照）がアクセスさ
れた場合であっても、アドレス判定回路の判定結果を受
けた選択回路が余白のデータのみからなるキャラクタパ
ターンラインのビットパターンを出力するので、このキ
ャラクタジェネレータは、あたかも、従来通り、余分の
キャラクタパターンラインをも記憶しているかの如く機
能する。

【００１６】したがって、この発明の構成のキャラクタ
ジェネレータは、外部からみた仕様としては、従来の構
成のものと完全な機能上の互換性を有し、特に１チップ
ＩＣのものは、実装レベルまでの完全な互換性を有する
ものであって、しかも、図４の“１”，“２”，“１
７”，“１８”の余白ラインに相当するような余分な記
憶容量を必要とはしない。そこで、適度な集積度にて又
は小さなチップサイズにて製造することができるので、
生産性が向上し、その結果としてコスト低減に貢献す
る。

【００１７】なお、この発明の構成のキャラクタジェネ
レータは安価にできるので、従来品との完全互換を有す
るこのキャラクタジェネレータを採用することにより、
在庫品を何ら無駄にすることなく、製造工程にも影響す
ることなく、映像表示装置の原価低減が実現できる。

【００１８】

【実施例】図１は、この発明のキャラクタジェネレータ
の一実施例のブロック図、図２は、図１の実施例のキャ
ラクタジェネレータの動作を説明するための説明図、図
３は、この発明の他の実施例の、キャラクタジェネレー
タを有する映像表示装置のキャラクタ映像信号生成回路
部分を中心とした全体的なブロック図である。

【００１９】図１において、キャラクタジェネレータ７
は、キャラクタパターンＲＯＭ７ａ、アドレス判定回路
２８、選択回路２９を備えていて、図４に記載された動
作と同様に動作する。すなわち、キャラクタコードＧを
受けて対応するキャラクタパターン“Ｇ”を選択し、ア
ドレス信号Ｌを受けてキャラクタパターン“Ｇ”内で対
応するキャラクタパターンライン“Ｐ”を選択し、キャ
ラクタパターンラインＰのビットパターンの信号を出力
する。

【００２０】ここで、キャラクタパターンＲＯＭ７ａ
は、すべてキャラクタパターンは、表示パターン部分の
最上端ラインから最下端ラインまでの範囲までしか記憶
されていない。すなわち、すべてのキャラクタパターン
が図２の“Ｇ”のようなライン範囲のパターンであると
仮定すれば、それは、“３”ラインから“１６”ライン
までの範囲のラインに対応するライン分のパターンのみ
をキャラクタパターンとして記憶している。言い換えれ
ば、図２の点線部分として示す余白に相当するパターン
を記憶する領域にメモリは割当てられていない。

【００２１】したがって、キャラクタパターンＲＯＭ７
ａは、アドレス信号Ｌを受けて、その値が“３”から
“１６”までの範囲以内であれば、その値に対応するキ
ャラクタパターンライン“Ｐ”を選択し、パラレルにそ
のビットパターンの信号を出力する（Ｐｄ〜Ｐｆ）。た
だし、アドレス信号Ｌの値が“３”から“１６”までの
範囲でなければ、対応する記憶がないので、出力（Ｐｄ
〜Ｐｆ）は不定である。

【００２２】一方、アドレス判定回路２８は、ここで
は、デコーダ２８ｂとゲート２８ｃとにより構成されて
いる。デコーダ２８ｂがアドレス信号Ｌを受けて、その
値が“３”から“１６”までの範囲以外、すなわち、
“１”，“２”，“１７”，“１８”であれば、それぞ
れの値に対応して信号Ｌ１，Ｌ２，Ｌ１７，Ｌ１８の何
れかが出力される。ゲート２８ｃがこれらの出力信号の
ＯＲを採ってからそれを反転させて、判定結果Ｌｘとし
てそれを選択回路２９に出力する。

【００２３】選択回路２９は、例えば、余白のデータを
“０”とすると、ＡＮＤゲート２９ｄ〜２９ｆにより構
成され、ゲート２９ｄ〜２９ｆのそれぞれは出力Ｐｄ〜
Ｐｆのうち自己に対応する１つの出力と判定結果Ｌｘと
を受けて、判定結果Ｌｘが偽のとき、すなわち、アドレ
ス信号Ｌの値が“３”から“１６”までの範囲でなけれ
ば、ＡＮＤゲート２９ｄ〜２９ｆが全て、“０”の出力
を発生する。これによりアドレス信号Ｌの値が“３”以
下のとき、そして“１６”以上のときに余白のビットパ
ターン“０”の信号が発生する。

【００２４】したがって、縁どり等のためにアドレス信
号Ｌの値が“３”から“１６”までの範囲でなくて、出
力（Ｐｄ〜Ｐｆ）が不定であっても、アドレス判定回路
２８と選択回路２９の働きによって、余白のデータのみ
からなるキャラクタパターンラインがキャラクタパター
ンラインＰとしてそのビットパターンが出力される。よ
って、この実施例の構成のキャラクタジェネレータ７
は、従来のものより小さな記憶容量（１４／１８，約７
８％）であっても、従来のものと同等の機能を果たすこ
とができる。

【００２５】なお、以上の説明は、キャラクタパターン
“Ｇ”のみについての説明である。アドレス判定回路２
８が“Ｇ”以外のキャラクタパターンについても同様で
あり、すべてのキャラクタパターンについて同様に動作
するためには、キャラクタジェネレータに記憶される全
てのキャラクタパターンのうちその上端ラインから下端
のラインの最大の範囲以外のラインをアドレス判定回路
２８の判定対象とすることになる。そして、キャラクタ
パターンＲＯＭ７ａの記憶ラインの範囲もこの最大範囲
のラインまで含むことになる。さらに、アドレス判定回
路の具体的な構成は、デコーダ２８ｂを用いた上記のも
のに限定されるものではなく、比較回路とゲート回路と
によって、あるいは、ＲＯＭによって構成されるもので
もよい。また、選択回路の具体的な構成も、ＡＮＤゲー
トを用いた上記のものに限定されるものではなく、正論
理を負論理としたり、負論理を正論理とする対応付け等
によっては、ＯＲゲートやＮＡＮＤゲート等を用いた回
路にすることができる。

【００２６】図３は、この発明の映像表示装置の実施例
であって、映像表示装置のキャラクタ映像信号生成回路
部分を中心とするブロック図である。図３の構成に従っ
て、この発明の映像表示装置の動作、特にキャラクタジ
ェネレータを具備するキャラクタ映像信号生成回路を中
心とした動作を説明する。このキャラクタ映像信号生成
回路２３は、上述したキャラクタジェネレータ７の他、
その周辺に、アドレス選択回路６、表示データＲＡＭ
５、シリアル変換回路８等を備えるものである。

【００２７】アドレス選択回路６は、表示画面上の垂直
位置を定める行選択信号Ｒと、水平位置を定める桁選択
信号Ｃとを受け、アドレス信号Ｕとアドレス信号Ｌとを
生成する。表示データＲＡＭ５は、表示されている全キ
ャラクタコードを記憶しており、アドレス信号Ｕを受け
て、そのなかからアドレス信号Ｕの指すアドレスに記憶
されているキャラクタコードを選択し、キャラクタコー
ドＧとしてキャラクタジェネレータ７に出力する。

【００２８】キャラクタジェネレータ７は、キャラクタ
コードＧを受けて対応するキャラクタパターン“Ｇ”を
選択し、アドレス信号Ｌを受けてキャラクタパターン
“Ｇ”内での対応するキャラクタパターンライン“Ｐ”
を選択し、キャラクタパターンラインＰのビットパター
ンの信号を出力する。シリアル変換回路８は、マイクロ
コンピュータ１からの縁どり有無選択信号Ｆを受け、縁
どりが要求されると、キャラクタパターンライン“Ｐ”
の上下のラインのパターンを受けてキャラクタパターン
ライン“Ｐ”に対する縁どりパターン“Ｙ”を生成し、
これらキャラクタパターンライン“Ｐ”と縁どりのビッ
トパターンの信号をドットクロック毎に順次１ドットづ
つ出力する。

【００２９】表示すべきキャラクタコードＧを表示デー
タＲＡＭ５から読出すために、キャラクタ映像信号生成
回路２３は、さらに、垂直アドレスカウンタ１２と発振
回路１１、水平アドレスカウンタ１０とを備えている。
垂直アドレスカウンタ１２は、走査線との同期をとるた
めの垂直同期信号Ｖと水平同期信号Ｈとを受けて行選択
信号Ｒを生成し、表示画面上の垂直方向位置を定めるた
めの行選択信号Ｒをアドレス選択回路６へ送る。

【００３０】発振回路１１は、水平方向走査中のタイミ
ングをとるために、水平同期信号Ｈを受けてこれに発生
信号の位相が同期し、表示画面上の各表示ドットの水平
走査時間に対応する周期を有する、いわゆるドットクロ
ックＤを発生する。水平アドレスカウンタ１０は、水平
同期信号ＨとドットクロックＤを受けて表示画面上の水
平方向位置を定めるための桁選択信号Ｃを生成し、アド
レス選択回路６と書込み同期回路４へ桁選択信号Ｃを送
る。

【００３１】このような構成の映像表示装置がキャラク
タの映像を生成し表示する過程を、以下に説明する。先
ず、垂直アドレスカウンタ１２は、垂直同期信号Ｖを受
けてカウント値が初期化され、水平同期信号Ｈを受けて
カウント値を進め、走査線の垂直方向の位置を定めるた
めの行選択信号Ｒを出力する。発振回路１１は、水平同
期信号Ｈを受けて発振の位相の同期が採られ、走査線の
水平方向の走査速度に対応する周波数のドットクロック
Ｄを生成し出力する。水平アドレスカウンタ１０は、水
平同期信号Ｈを受けてカウント値が初期化され、ドット
クロックＤを受けてカウント値を進め、走査線の水平方
向の位置を定めるための桁選択信号Ｃを出力する。

【００３２】次に、アドレス選択回路６は、このように
して生成された行選択信号Ｒと桁選択信号Ｃが入力され
て、表示データＲＡＭ５へのアドレス信号Ｕとキャラク
タジェネレータ７へのアドレス信号Ｌとを、それぞれの
記憶形態に応じて演算して生成し出力する。そして、表
示データＲＡＭ５が、アドレス信号Ｕを受けて、それに
対応するキャラクタコードＧをキャラクタジェネレータ
７へ出力する。

【００３３】さらに、キャラクタジェネレータ７は、キ
ャラクタコードＧとアドレス信号Ｌとを受けて、縁どり
する場合には、キャラクタパターンライン“Ｐ”、およ
び、その上下のキャラクタパターンラインのビットパタ
ーンの信号を、アドレス信号Ｌに従って順に出力する。
この３個のキャラクタパターンラインを受けたシリアル
変換回路８は、それから縁どりパターン“Ｙ”を生成
し、キャラクタパターン“Ｐ”と縁どりパターン“Ｙ”
のそれぞれのビットパターンの信号を、１ドットづつシ
リアルに出力する。

【００３４】このようにしてキャラクタ映像信号生成回
路２３により生成され、１ドットづつ順次出力されるキ
ャラクタの映像信号は、他の映像信号Ｅがあれば、それ
と合成されて、ＣＲＴ９に出力されて表示される。合成
されて表示された画面においては、例えば、キャラクタ
のパターンを白色で表示した場合に背景も白色である
と、縁どりがなければキャラクタのパターンが判別しに
くいが、縁どりが黒く付いていると背景の状態に関わら
ずキャラクタのパターンが強調されて見やすくなる。

【００３５】このように、この発明の映像装置は、上述
の如く従来よりも容量が少なくて安価なキャラクタジェ
ネレータ７を具備しながらも、何らの不都合もなく動作
することができる。

【００３６】

【発明の効果】以上の説明のとおり、この発明のキャラ
クタジェネレータにあっては、従来の構成のものと完全
な機能上の互換性を有しながら、特に１チップＩＣのも
のにあっては、実装レベルまでの完全な互換性を有しな
がら、余分な記憶容量を必要とはしないので、適度な集
積度にて又は小さなチップサイズにて製造することが実
現でき、生産性が向上するという効果がある。また、生
産性向上の結果、コストが低減するので、このようなキ
ャラクタジェネレータを具備する映像表示装置のコスト
低減にも、この発明は貢献する。

【図面の簡単な説明】

【図１】 図１は、この発明のキャラクタジェネレータ
の一実施例のブロック図である。

【図２】 図２は、図１の実施例のキャラクタジェネレ
ータの動作を説明するための説明図である。

【図３】 図３は、この発明の他の実施例の、キャラク
タジェネレータを有する映像表示装置のキャラクタ映像
信号生成回路部分を中心とした全体的なブロック図であ
る。

【図４】 図４は、従来のキャラクタジェネレータの動
作を説明するための説明図である。

【符号の説明】

１…マイクロコンピュータ、２…書込みアドレスレジス
タ、３…書込みデータレジスタ、４…書込み同期回路、
５…表示データＲＡＭ、６…アドレス選択回路、７…キ
ャラクタジェネレータ、８…シリアル変換回路、９…Ｃ
ＲＴ、１０…水平アドレスカウンタ、１１…発振回路、
１２…垂直アドレスカウンタ、２３…キャラクタ映像信
号生成回路、２８…アドレス判定回路、２９…選択回
路。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/24 G06F 3/153 H04N 5/278

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】１ラインがビットパターンで構成され、表
   示パターンの複数の前記ラインとこのラインの上あるい
   は下に配置され余白として表示される余白パターンの前
   記ラインとからなる複数ラインを有するキャラクタパタ
   ーンが複数記憶され、キャラクタコードを受けて対応す
   る前記キャラクタパターンを選択し、アドレス信号を受
   けて選択された前記キャラクタパターンの前記ビットパ
   ターンをに出力するキャラクタジェネレータにおいて、保持する前記複数のキャラクタパターンにおける前記表
   示パターンのうち最上端ライ ンから最下端ラインまで
   の範囲のラインに対応するライン分のパターンを記憶す
   る記憶容量を有し、前記キャラクタコードを受けて選択
   された前記キャラクタパターンに対して前記アドレス信
   号の値が前記範囲以内であれば前記アドレス信号に応じ
   て前記ビットパターンを出力するメモリと、 前記 アドレス信号を受け、その値が前記範囲内か否かを
   判定し、その判定結果に応じた信号を出力するアドレス
   判定回路と、 前記判定結果の信号と前記メモリの出力とを受け、前記
   判定結果が前記範囲以内を示すときには前記メモリの出
   力を出力し、そうでないときには余白に相当する１ライ
   ンの前記ビットパターンの信号を出力する出力回路とを
   備えるキャラクタジェネレータ。
2. 【請求項２】１ラインがビットパターンで構成され、文
   字あるいは記号として表示される複数の表示パターンの
   ラインとこのラインの上あるいは下に配置され余白とし
   て表示される余白パターンのラインとからなる複数ライ
   ンを有するキャラクタパターンが複数記憶されていて、
   キャラクタコードとアドレス信号とを受けて受けた前記
   キャラクタコードに対応するあるキャラクタパターンが
   選択されかつこの選択されたキャラクタパターンにおけ
   る前記複数のラインのうち前記アドレス信号に応じて選
   択されたラインのビットパターンの信号を出力するキャ
   ラクタジェネレータにおいて、 複数の前記キャラクタパターンについてこれらの前記表
   示パターンのラインにおけるそれらのうち最上端ライン
   から最下端ラインまでの範囲のラインに対応するライン
   分の前記ビットパターンを記憶するＲＯＭと、 前記アドレス信号を受け、その値が前記範囲内か否かを
   判定し、その判定結果に応じた信号を出力するアドレス
   判定回路と、 前記判定結果の信号と前記メモリの出力とを受け、前記
   判定結果が前記範囲以内を示しているときには前記メモ
   リの出力を出力し、そうでないときには余白に相当する
   １ラインのビットパターンの信号を出力する出力回路と
   を備えるキャラクタジェネレータ。
3. 【請求項３】表示画面上の垂直位置を定める行選択信号
   と水平位置を定める桁選択信号とを受け、第１のアドレ
   ス信号と第２のアドレス信号とを生成するアドレス選択
   回路と、 表示されている全キャラクタコードを記憶しそのなかか
   ら第１のアドレス信号の指すアドレスに記憶されている
   キャラクタコードを読出し出力する表示データＲＡＭ
   と、 １ラインがビットパターンで構成された複数のラインの
   パターンからなるキャラクタパターンを複数記憶するＲ
   ＯＭと、アドレス判定回路と、選択回路とを有し、前記
   キャラクタコードと第２のアドレス信号とを受けて、前
   記キャラクタコードに対応する前記キャラクタパターン
   を選択し、前記キャラクタパターン内で第２のアドレス
   信号に対応する１ラインの前記ビットパターンの信号を
   出力する１チップＩＣのキャラクタジェネレータと、 マイクロコンピュータからの縁どり有無選択信号を受け
   て、１ラインの前記ビットパターンに対して縁どりのビ
   ットパターンを生成し、この縁どりのビットパターンの
   信号と前記１ラインのビットパターンの信号とを表示画
   面上の各表示ドットの水平走査時間に対応する周期を有
   するクロック毎に順次１ドットづつ出力するシリアル変
   換回路とを備え、 前記ＲＯＭは、保持する全キャラクタにおける表示パタ
   ーン部分の最上端ラインから最下端ラインまでの範囲の
   ラインに対応するライン分のパターンを記憶し、前記キ
   ャラクタコードを受けてこれに対応する前記キャラクタ
   パターンを選択し、第２のアドレス信号を受けてその値
   が前記範囲以内であれば前記選択されたキャラクタパタ
   ーン内で第２のアドレス信号に対応する１ラインの前記
   ビットパターンの信号を出力し、 前記アドレス判定回路は、第２のアドレス信号を受け、
   その値が前記範囲以内かそれ以外かに従う判定結果の信
   号を出力し、 前記選択回路は、前記判定結果の信号と前記ＲＯＭの出
   力とを受け、この判定結果が前記範囲以内を示すときに
   は前記ＲＯＭの出力を出力し、前記判定結果が前記範囲
   外を示すときには余白のデータのみからなる１ラインの
   ビットパターンの信号を出力することを特徴とする映像
   表示装置。