JPH0771243B2 - アドレス信号発生回路 - Google Patents
アドレス信号発生回路Info
- Publication number
- JPH0771243B2 JPH0771243B2 JP60208441A JP20844185A JPH0771243B2 JP H0771243 B2 JPH0771243 B2 JP H0771243B2 JP 60208441 A JP60208441 A JP 60208441A JP 20844185 A JP20844185 A JP 20844185A JP H0771243 B2 JPH0771243 B2 JP H0771243B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- sub
- value
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、いわゆるピクチヤーインピクチヤーが可能な
テレビジヨン受像機に使用して好適で、子画面形成用の
フイールドメモリにアドレス信号を供給するアドレス信
号発生回路に関する。
テレビジヨン受像機に使用して好適で、子画面形成用の
フイールドメモリにアドレス信号を供給するアドレス信
号発生回路に関する。
本発明は、親画面中に子画面を同時に表示できる。いわ
ゆるピクチヤーインピクチヤーが可能なテレビジヨン受
像機の子画面形成用のフイールドメモリにアドレス信号
を供給すると共にカウンタよりなるアドレス信号発生回
路において、カウンタでのオフセツトのカウント終了後
自動的に所望のアドレス信号が発生するようにたことに
より、機能を低下させることなく、回路構成を簡単化し
たものである。
ゆるピクチヤーインピクチヤーが可能なテレビジヨン受
像機の子画面形成用のフイールドメモリにアドレス信号
を供給すると共にカウンタよりなるアドレス信号発生回
路において、カウンタでのオフセツトのカウント終了後
自動的に所望のアドレス信号が発生するようにたことに
より、機能を低下させることなく、回路構成を簡単化し
たものである。
第４図に示すように、親画面（１）中に子画面（２）を
同時に表示できる。いわゆるピクチヤーインピクチヤー
が可能なテレビジヨン受像機が提案されている。このピ
クチヤーインピクチヤーによれば、子画面（２）によつ
て、例えば裏番組を同時に観察できる等のメリットがあ
る。第５図はその概略を示すものである。
同時に表示できる。いわゆるピクチヤーインピクチヤー
が可能なテレビジヨン受像機が提案されている。このピ
クチヤーインピクチヤーによれば、子画面（２）によつ
て、例えば裏番組を同時に観察できる等のメリットがあ
る。第５図はその概略を示すものである。
同図において、端子（３）及び（４）には、夫々映像信
号SV1及びSV2が供給され、これら映像信号SV1及びSV2は
スイツチ回路（５）に供給される。このスイツチ回路
（５）は、親画面用の信号及び子画面用の信号を選択す
るためのもので、図の例においては、映像信号SV1は親
画面用の信号とされ、一方映像信号SV2は子画面用の信
号とされている。
号SV1及びSV2が供給され、これら映像信号SV1及びSV2は
スイツチ回路（５）に供給される。このスイツチ回路
（５）は、親画面用の信号及び子画面用の信号を選択す
るためのもので、図の例においては、映像信号SV1は親
画面用の信号とされ、一方映像信号SV2は子画面用の信
号とされている。
スイツチ回路（５）からの映像信号SV1はスイツチ回路
（６）に供給される。
（６）に供給される。
また、スイツチ回路（５）からの映像信号SV2はA/D変換
器（７）でデジタル信号に変換されたのち、信号処理回
路（８）に供給される。この信号処理回路（８）は、子
画面用の信号SSを形成するための回路であり、フイール
ドメモリ（図示せず）を備えてなるものである。つま
り、この信号処理回路（８）において、映像信号SV2の
一部（メモリ容量が限られているため）が一旦メモリに
書き込まれ、そののち表示位置に対応して読み出される
ことで子画面用の信号SSが形成される。
器（７）でデジタル信号に変換されたのち、信号処理回
路（８）に供給される。この信号処理回路（８）は、子
画面用の信号SSを形成するための回路であり、フイール
ドメモリ（図示せず）を備えてなるものである。つま
り、この信号処理回路（８）において、映像信号SV2の
一部（メモリ容量が限られているため）が一旦メモリに
書き込まれ、そののち表示位置に対応して読み出される
ことで子画面用の信号SSが形成される。
信号処理回路（８）からの子画面用のSSは、D/A変換器
（９）でアナログ信号とされたのち、スイツチ回路
（６）に供給される。
（９）でアナログ信号とされたのち、スイツチ回路
（６）に供給される。
スイツチ回路（６）は、子画面用の信号SSがあるときに
はこの信号SSを出力し、一方子画面用の信号SSがないと
きには、親画面用の信号、すなわち映像信号SV1を出力
するようになされる。
はこの信号SSを出力し、一方子画面用の信号SSがないと
きには、親画面用の信号、すなわち映像信号SV1を出力
するようになされる。
このスイツチ回路（６）の出力はアンプ（10）を介して
受像管（11）に供給される。したがつて、受像管（11）
には、映像信号SV1による親画面（１）に、子画面用の
信号SSによる子画面（２）が同時に表示される（第４図
参照）。
受像管（11）に供給される。したがつて、受像管（11）
には、映像信号SV1による親画面（１）に、子画面用の
信号SSによる子画面（２）が同時に表示される（第４図
参照）。
ところで、第６図は信号処理回路（８）において、メモ
リ（21）に供給されるアドレス信号の発生回路の一例を
示している。
リ（21）に供給されるアドレス信号の発生回路の一例を
示している。
同図において、（22）はカウンタであり、そのクロツク
端子CKには、書き込み時には書き込みクロツクパルスCL
KWが読み出し時には読み出しクロツクパルスCLKRが供給
される。この場合、クロツクパルスCLKRはCLKWより高い
周波数、例えば、CLKW＝4.7MHz、CLKR＝7MHzとされる。
また、カウンタ（22）のクリア端子CLEAには、水平同期
信号Hsyncが供給される。この水平同期信号Hsyncとして
は、書き込み時には子画面用の映像信号SV2より分離さ
れたものが、読み出し時には親画面用の映像信号SV1よ
り分離されたものが使用される。
端子CKには、書き込み時には書き込みクロツクパルスCL
KWが読み出し時には読み出しクロツクパルスCLKRが供給
される。この場合、クロツクパルスCLKRはCLKWより高い
周波数、例えば、CLKW＝4.7MHz、CLKR＝7MHzとされる。
また、カウンタ（22）のクリア端子CLEAには、水平同期
信号Hsyncが供給される。この水平同期信号Hsyncとして
は、書き込み時には子画面用の映像信号SV2より分離さ
れたものが、読み出し時には親画面用の映像信号SV1よ
り分離されたものが使用される。
また、カウンタ（22）のカウント値はアドレス信号とし
てメモリ（21）に供給されると共に、比較器（23）に供
給される。この比較器（23）にはデータ供給回路（24）
よりオフセツトデータAoが供給される。このオフセツト
データAoは、書き込み時には、子画面用の映像信号SV2
の書き込みを始める水平位置を示すものであり、一方、
読み出し時には、子画面用の信号SSを親画面用の映像信
号SV1のどの水平位置から読み出し始めるかを示すもの
であり、夫々水平同期信号Hsyncを基準としたカウンタ
（22）のカウント値に対応させたものである。
てメモリ（21）に供給されると共に、比較器（23）に供
給される。この比較器（23）にはデータ供給回路（24）
よりオフセツトデータAoが供給される。このオフセツト
データAoは、書き込み時には、子画面用の映像信号SV2
の書き込みを始める水平位置を示すものであり、一方、
読み出し時には、子画面用の信号SSを親画面用の映像信
号SV1のどの水平位置から読み出し始めるかを示すもの
であり、夫々水平同期信号Hsyncを基準としたカウンタ
（22）のカウント値に対応させたものである。
この比較器（23）では、カウンタ（22）のカウント値と
オフセツトデータAoとが比較され、この比較器（23）か
らはそれらの値が一致するときパルスPaが出力され、こ
れがカウンタ（22）のクリア端子CLEAに供給される。
オフセツトデータAoとが比較され、この比較器（23）か
らはそれらの値が一致するときパルスPaが出力され、こ
れがカウンタ（22）のクリア端子CLEAに供給される。
また、カウンタ（22）のカウント値はチツプセレクト信
号発生回路（25）に供給され、また、この発生回路（2
5）には比較器（23）からのパルスPaが供給される。発
生回路（25）は、例えばパルスPaでリセツトされ、カウ
ンと値が所定値Boとなるときセツトされるフリツプフロ
ツプを有して構成され、その出力として、パルスPaが供
給されてからカウント値が所定値Boとなるまでの期間は
低レベル“0"、その他の期間は高レベル“1"となる信号
が得られる。ここで、所定値Boの値は、書き込み時に
は、子画面用の映像信号SV2の書き込みを終る水平位置
に対応する値であり、一方、読み出し時には、子画面用
の信号SSの読み出しを終る水平位置に対応する値であ
り、同じ値である。
号発生回路（25）に供給され、また、この発生回路（2
5）には比較器（23）からのパルスPaが供給される。発
生回路（25）は、例えばパルスPaでリセツトされ、カウ
ンと値が所定値Boとなるときセツトされるフリツプフロ
ツプを有して構成され、その出力として、パルスPaが供
給されてからカウント値が所定値Boとなるまでの期間は
低レベル“0"、その他の期間は高レベル“1"となる信号
が得られる。ここで、所定値Boの値は、書き込み時に
は、子画面用の映像信号SV2の書き込みを終る水平位置
に対応する値であり、一方、読み出し時には、子画面用
の信号SSの読み出しを終る水平位置に対応する値であ
り、同じ値である。
発生回路（25）の出力は、チツプセレクト信号▲▼
としてメモリ（21）に供給される。
としてメモリ（21）に供給される。
この第６図例において、書き込み時の動作について説明
する。第７図Ａは、子画面用の映像信号SV2を示し、Hsy
ncは水平同期信号である。
する。第７図Ａは、子画面用の映像信号SV2を示し、Hsy
ncは水平同期信号である。
カウンタ（22）は水平同期信号Hsyncの立上りでクリア
される。そして、このカウンタ（22）のカウント値は、
クロツクパルスCLKWが供給されるにつれて、徐々に上昇
しメモリ（21）に映像信号SV2の書き込みを始める水平
位置t1ではAoとなる。そのため、このとき比較器（23）
よりパルスPaが発生され、これがカウンタ（22）クリア
端子CLEAに供給されるのでカウンタ（22）は再びクリア
される。そして、このカウンタ（22）のカウント値は、
クロツクパルスCLKWが供給されるにつれて再び徐々に上
昇し、映像信号SV2の書き込みを終わる水平位置t2ではB
oとなる。さらに、このカウント値は次の水平同期信号H
syncが供給されるまで上昇する。第７図Ｂは、このカウ
ンタ（22）のカウント値の変化を示している。
される。そして、このカウンタ（22）のカウント値は、
クロツクパルスCLKWが供給されるにつれて、徐々に上昇
しメモリ（21）に映像信号SV2の書き込みを始める水平
位置t1ではAoとなる。そのため、このとき比較器（23）
よりパルスPaが発生され、これがカウンタ（22）クリア
端子CLEAに供給されるのでカウンタ（22）は再びクリア
される。そして、このカウンタ（22）のカウント値は、
クロツクパルスCLKWが供給されるにつれて再び徐々に上
昇し、映像信号SV2の書き込みを終わる水平位置t2ではB
oとなる。さらに、このカウント値は次の水平同期信号H
syncが供給されるまで上昇する。第７図Ｂは、このカウ
ンタ（22）のカウント値の変化を示している。
また、発生回路（25）からメモリ（21）には第７図Ｃに
示すようなチツプセレクト信号▲▼が供給されるの
で、カウンタ（22）の出力のうち、期間T1だけのもの
（カウント値０〜Bo）が、メモリ（21）に有効なアドレ
ス信号として供給される。
示すようなチツプセレクト信号▲▼が供給されるの
で、カウンタ（22）の出力のうち、期間T1だけのもの
（カウント値０〜Bo）が、メモリ（21）に有効なアドレ
ス信号として供給される。
次に、第６図例において、読み出し時の動作について説
明する。
明する。
第８図Ａは、親画面用の映像信号SV1を示し、Hsyncは水
平同期信号である。
平同期信号である。
カウンタ（22）は水平同期信号Hsyncの立上りでクリア
される。そして、このカウンタ（22）のカウント値は、
クロックパルスCLKRが供給されるにつれて徐々に上昇
し、子画面用の信号SSをメモリ（21）より読み出し始め
る水平位置t3ではAoとなる。そのため、このとき比較器
（23）よりパルスPaが発生され、これがクリア端子CLEA
に供給されるので、カウンタ（22）は再びクリアされ
る。そして、このカウンタ（22）のカウント値は、クロ
ックパルスCLKRが供給されるにつれて再び徐々に上昇
し、子画面用の信号SSの読み出しを終る水平位置t4では
Boとなる。さらに、このカウンタ（22）のカウント値
は、次の水平同期信号Hsyncが供給されるまで上昇す
る。第８図Ｂは、このカウンタ（22）のカウント値の変
化を示している。
される。そして、このカウンタ（22）のカウント値は、
クロックパルスCLKRが供給されるにつれて徐々に上昇
し、子画面用の信号SSをメモリ（21）より読み出し始め
る水平位置t3ではAoとなる。そのため、このとき比較器
（23）よりパルスPaが発生され、これがクリア端子CLEA
に供給されるので、カウンタ（22）は再びクリアされ
る。そして、このカウンタ（22）のカウント値は、クロ
ックパルスCLKRが供給されるにつれて再び徐々に上昇
し、子画面用の信号SSの読み出しを終る水平位置t4では
Boとなる。さらに、このカウンタ（22）のカウント値
は、次の水平同期信号Hsyncが供給されるまで上昇す
る。第８図Ｂは、このカウンタ（22）のカウント値の変
化を示している。
また、発生回路（25）からメモリ（21）には第８図Ｃに
示すようなチツプセレクト信号▲▼が供給されるの
で、カウンタ（22）の出力のうち、期間T2だけのもの
（カウント値０〜Bo）がメモリ（21）に有効なアドレス
信号として供給される。
示すようなチツプセレクト信号▲▼が供給されるの
で、カウンタ（22）の出力のうち、期間T2だけのもの
（カウント値０〜Bo）がメモリ（21）に有効なアドレス
信号として供給される。
この第６図例によれば、カウンタ（22）のカウント値が
オフセツトデータAoと一致したところで、カウンタ（2
2）に再びクリアをかけ、０からカウントを開始し、そ
のカウント値をメモリ（21）にアドレス信号として供給
するものである。したがつて、１サイクルの動作中に二
度クリアをかける必要がある。また、クリアのためのパ
ルスPaを発生させるために、カウント値とオフセツトデ
ータAoとを比較する比較器（23）を必要としている。し
たがつて、回路構成が複雑となる不都合があつた。
オフセツトデータAoと一致したところで、カウンタ（2
2）に再びクリアをかけ、０からカウントを開始し、そ
のカウント値をメモリ（21）にアドレス信号として供給
するものである。したがつて、１サイクルの動作中に二
度クリアをかける必要がある。また、クリアのためのパ
ルスPaを発生させるために、カウント値とオフセツトデ
ータAoとを比較する比較器（23）を必要としている。し
たがつて、回路構成が複雑となる不都合があつた。
本発明は斯る点に鑑み、機能を低下させることなく回路
構成の簡単化を図るものである。
構成の簡単化を図るものである。
本願発明に係るアドレス信号発生回路は、例えば第１
図，第２図，第３図，及び第４図に示すように、親画面
（１）中に子画面（２）を同時に表示可能なテレビジョ
ン受像機の該子画面形成用のフィールドメモリ（21）に
アドレス信号を供給するアドレス信号発生回路であっ
て、クロックパルス（CLK。即ちCLKW又はCLKR）に基づ
いて、水平同期信号（HSYNC）のタイミングで、カウン
ト最大値Ｎよりオフセット値A0を差し引いた初期値Ｎ−
A0から計数するカウンタ手段（31）と、上記カウンタ手
段（31）から出力されるカウント値を受け取り、該カウ
ント値がゼロの時点（t1）からカウント値が上記子画面
（２）の水平方向寸法に対応した所定の値B0の時点
（t2）までの期間の振幅（T1）を有するチップセレクト
信号▲▼を発生するチップセレクト信号発生回路
（33）とを備え、上記カウント値をアドレス信号として
上記振幅（T1）の間、上記子画面用映像信号（SV2）を
上記フィールドメモリ（21）にアクセスするようにして
いる。
図，第２図，第３図，及び第４図に示すように、親画面
（１）中に子画面（２）を同時に表示可能なテレビジョ
ン受像機の該子画面形成用のフィールドメモリ（21）に
アドレス信号を供給するアドレス信号発生回路であっ
て、クロックパルス（CLK。即ちCLKW又はCLKR）に基づ
いて、水平同期信号（HSYNC）のタイミングで、カウン
ト最大値Ｎよりオフセット値A0を差し引いた初期値Ｎ−
A0から計数するカウンタ手段（31）と、上記カウンタ手
段（31）から出力されるカウント値を受け取り、該カウ
ント値がゼロの時点（t1）からカウント値が上記子画面
（２）の水平方向寸法に対応した所定の値B0の時点
（t2）までの期間の振幅（T1）を有するチップセレクト
信号▲▼を発生するチップセレクト信号発生回路
（33）とを備え、上記カウント値をアドレス信号として
上記振幅（T1）の間、上記子画面用映像信号（SV2）を
上記フィールドメモリ（21）にアクセスするようにして
いる。
更に、本発明に係るアドレス信号発生回路は、例えば第
１図，第２図及び第３図に示すように、上記フィールド
メモリ（21）に上記子画面映像信号（SV2）を書き込む
時は、上記クロックパルス（CLK）は、書き込みクロッ
クパルス（CLKW）が使用され、上記水平同期信号（H
SYNC）は、上記子画面用映像信号（SV2）から分離さ
れ、上記オフセット値A0は、上記子画面用映像信号（SV
2）の書き込みを始める水平位置を示した、上記水平同
期信号（HSYNC）を基準とする上記カウント値であり、
上記所定の値B0は、子画面用映像信号（SS）の書き込み
を終わる水平位置に対応する値である実施態様を採択し
得る。
１図，第２図及び第３図に示すように、上記フィールド
メモリ（21）に上記子画面映像信号（SV2）を書き込む
時は、上記クロックパルス（CLK）は、書き込みクロッ
クパルス（CLKW）が使用され、上記水平同期信号（H
SYNC）は、上記子画面用映像信号（SV2）から分離さ
れ、上記オフセット値A0は、上記子画面用映像信号（SV
2）の書き込みを始める水平位置を示した、上記水平同
期信号（HSYNC）を基準とする上記カウント値であり、
上記所定の値B0は、子画面用映像信号（SS）の書き込み
を終わる水平位置に対応する値である実施態様を採択し
得る。
更に、本発明に係るアドレス信号発生回路は、例えば第
１図，第２図及び第３図に示すように、上記フィールド
メモリ（21）から上記子画面映像信号（SV2）を読み出
す時は、上記クロックパルス（CKL）は、読み出しクロ
ックパルス（CLKR）が使用され、上記水平同期信号（H
SYNC）は、親画面用映像信号（SV1）から分離され、上
記オフセット値A0は、上記子画面用映像信号（SV2）を
読み出す上記親画面映像信号（SV1）の水平位置を示し
た、上記水平同期信号（HSYNC）を基準とする上記カウ
ント値であり、上記所定の値B0は、子画面用信号（SS）
の読み出しを終わる水平位置に対応する値である実施態
様を採択し得る。
１図，第２図及び第３図に示すように、上記フィールド
メモリ（21）から上記子画面映像信号（SV2）を読み出
す時は、上記クロックパルス（CKL）は、読み出しクロ
ックパルス（CLKR）が使用され、上記水平同期信号（H
SYNC）は、親画面用映像信号（SV1）から分離され、上
記オフセット値A0は、上記子画面用映像信号（SV2）を
読み出す上記親画面映像信号（SV1）の水平位置を示し
た、上記水平同期信号（HSYNC）を基準とする上記カウ
ント値であり、上記所定の値B0は、子画面用信号（SS）
の読み出しを終わる水平位置に対応する値である実施態
様を採択し得る。
上述の構成では、カウンタ（31）でのオフセツトのカウ
ント終了後、自動的に所望のアドレス信号が発生する。
つまり、オフセツトのカウント終了後、カウンタ（31）
にクリアをかけることが不要となり、したがつてクリア
用のパルスを発生する比較器も不要となる。
ント終了後、自動的に所望のアドレス信号が発生する。
つまり、オフセツトのカウント終了後、カウンタ（31）
にクリアをかけることが不要となり、したがつてクリア
用のパルスを発生する比較器も不要となる。
以下、第１図を参照しながら本発明の一実施例について
説明しよう。この第１図において、第６図と対応する部
分には同一符号を付し、その詳細説明は省略する。
説明しよう。この第１図において、第６図と対応する部
分には同一符号を付し、その詳細説明は省略する。
同図において、（31）はカウンタであり、そのクロツク
端子CKには、第６図例と同様に、書き込み時には書き込
みクロツクパルスCLKWが、読み出し時には読み出しクロ
ツクパルスCLKRが供給される。
端子CKには、第６図例と同様に、書き込み時には書き込
みクロツクパルスCLKWが、読み出し時には読み出しクロ
ツクパルスCLKRが供給される。
また、カウンタ（31）のデータ端子DATAには、データ供
給回路（32）より、カウンタ（31）の最大値Ｎ（カウン
タ（31）がｎビット構成のとき、Ｎ＝2n−１）よりオフ
セツトデータAoの差し引かれたデータＮ−Aoが供給され
る。ここでオフセツトデータAoの値は、上述第６図例に
おけるものと同じものである。
給回路（32）より、カウンタ（31）の最大値Ｎ（カウン
タ（31）がｎビット構成のとき、Ｎ＝2n−１）よりオフ
セツトデータAoの差し引かれたデータＮ−Aoが供給され
る。ここでオフセツトデータAoの値は、上述第６図例に
おけるものと同じものである。
また、カウンタ（31）のロード端子LOADには、水平同期
信号Hsyncが供給される。この場合、水平同期信号Hsync
としては、書き込み時には、子画面用の映像信号SV2よ
り分離されたものが、読み出し時には親画面用の映像信
号SV1より分離されたものが使用される。
信号Hsyncが供給される。この場合、水平同期信号Hsync
としては、書き込み時には、子画面用の映像信号SV2よ
り分離されたものが、読み出し時には親画面用の映像信
号SV1より分離されたものが使用される。
また、カウンタ（31）のカウント値はアドレス信号とし
てメモリ（21）に供給されると共に、チツプセレクト信
号発生回路（33）に供給される。発生回路（33）は、例
えばカウント値が０でリセツトされ、所定値Boとなると
きセツトされるフリツプフロツプを有して構成され、そ
の出力として、カウント値が０とされてから所定値Boと
なるまでの期間は低レベル“0"、その他の期間は高レベ
ル“1"の信号が得られる。ここで、所定値Boの値は、上
述第６図例におけるものと同じものである。
てメモリ（21）に供給されると共に、チツプセレクト信
号発生回路（33）に供給される。発生回路（33）は、例
えばカウント値が０でリセツトされ、所定値Boとなると
きセツトされるフリツプフロツプを有して構成され、そ
の出力として、カウント値が０とされてから所定値Boと
なるまでの期間は低レベル“0"、その他の期間は高レベ
ル“1"の信号が得られる。ここで、所定値Boの値は、上
述第６図例におけるものと同じものである。
発生回路（33）の出力は、チツプセレクト信号▲▼
としてメモリ（21）に供給される。
としてメモリ（21）に供給される。
次に、第１図例の書き込み時の動作について説明する。
第２図Ａは、子画面用の映像信号SV2を示し、Hsyncは水
平同期信号である。
平同期信号である。
カウンタ（31）には、水平同期信号Hsyncの立上りでデ
ータ端子DATAに供給されているデータＮ−Aoがロードさ
れる。そして、このカウンタ（31）のカウント値は、ク
ロツクパルスCLKWが供給されるにつれて徐々に上昇し、
オフセツトのカウント終了後、つまりメモリ（21）に映
像信号SV2 の書き込みを始める水平位置t1では０とな
る。そして、このカウンタ（31）のカウント値は、クロ
ツクパルスCLKWが供給されるにつれて徐々に上昇し、映
像信号SV2の書き込みを終る水平位置t2ではBoとなる。
さらに、このカウント値は、水平同期信号Hsyncが供給
されるまで上昇する。第２図Ｂは、このカウンタ（31）
のカウント値の変化を示している。
ータ端子DATAに供給されているデータＮ−Aoがロードさ
れる。そして、このカウンタ（31）のカウント値は、ク
ロツクパルスCLKWが供給されるにつれて徐々に上昇し、
オフセツトのカウント終了後、つまりメモリ（21）に映
像信号SV2 の書き込みを始める水平位置t1では０とな
る。そして、このカウンタ（31）のカウント値は、クロ
ツクパルスCLKWが供給されるにつれて徐々に上昇し、映
像信号SV2の書き込みを終る水平位置t2ではBoとなる。
さらに、このカウント値は、水平同期信号Hsyncが供給
されるまで上昇する。第２図Ｂは、このカウンタ（31）
のカウント値の変化を示している。
また、発生回路（33）からメモリ（21）には第２図Ｃに
示すようなチツプセレクト信号▲▼が供給されるの
で、カウンタ（31）の出力のうち、期間T1だけのもの
（カウント値０〜Bo）がメモリ（21）に有効なアドレス
信号として供給される。
示すようなチツプセレクト信号▲▼が供給されるの
で、カウンタ（31）の出力のうち、期間T1だけのもの
（カウント値０〜Bo）がメモリ（21）に有効なアドレス
信号として供給される。
次に、第１図例の読み出し時の動作について説明する。
第３図Ａは、親画面用の映像信号SV1を示し、Hsyncは水
平同期信号である。
平同期信号である。
カウンタ（31）には、水平同期信号Hsyncの立上りでデ
ータ端子DATAに供給されているデータＮ−Aoがロードさ
れる。そして、このカウンタ（31）のカウント値は、ク
ロツクパルスCLKRが供給されるにつれて徐々に上昇し、
オフセツトのカウント終了後、つまり子画面用の信号SS
をメモリ（21）より読み出し始める水平位置t3では０と
なる。そして、このカウンタ（31）のカウント値は、ク
ロツクパルスCLKRが供給されるにつれて徐々に上昇し、
子画面用の信号SSの読み出しを終る水平位置t4ではBoと
なる。さらに、カウント値は、水平同期信号Hsyncが供
給されるまで上昇する。第３図Ｂは、このカウンタ（3
1）のカウント値の変化を示している。
ータ端子DATAに供給されているデータＮ−Aoがロードさ
れる。そして、このカウンタ（31）のカウント値は、ク
ロツクパルスCLKRが供給されるにつれて徐々に上昇し、
オフセツトのカウント終了後、つまり子画面用の信号SS
をメモリ（21）より読み出し始める水平位置t3では０と
なる。そして、このカウンタ（31）のカウント値は、ク
ロツクパルスCLKRが供給されるにつれて徐々に上昇し、
子画面用の信号SSの読み出しを終る水平位置t4ではBoと
なる。さらに、カウント値は、水平同期信号Hsyncが供
給されるまで上昇する。第３図Ｂは、このカウンタ（3
1）のカウント値の変化を示している。
また、発生回路（33）からメモリ（21）には、第３図Ｃ
に示すようなチツプセレクト信号▲▼が供給される
ので、カウンタ（31）の出力のうち、期間T2だけのもの
（カウント値０〜Bo）がメモリ（21）に有効なアドレス
信号として供給される。
に示すようなチツプセレクト信号▲▼が供給される
ので、カウンタ（31）の出力のうち、期間T2だけのもの
（カウント値０〜Bo）がメモリ（21）に有効なアドレス
信号として供給される。
このように本例によれば、水平同期信号Hsyncでデータ
ーＮ−Aoがカウンタ（31）にロードされ、カウンタ（3
1）でのオフセツトのカウント終了後、０からカウント
が開始され、そのカウント値がメモリ（21）にアドレス
信号として供給されるものである。そのため、本例によ
れば、カウンタ（31）でのオフセツトのカウント終了
後、自動的に所望のアドレス信号が発生するものであ
り、オフセツトのカウント終了後、カウンタ（31）にク
リアをかけることが不要となり、また、従来のようにク
リア用のパルスを発生する比較器も不要となる。したが
つて、本例によれば、その機能を劣化させることなく、
回路構成を非常に簡単とすることができる。
ーＮ−Aoがカウンタ（31）にロードされ、カウンタ（3
1）でのオフセツトのカウント終了後、０からカウント
が開始され、そのカウント値がメモリ（21）にアドレス
信号として供給されるものである。そのため、本例によ
れば、カウンタ（31）でのオフセツトのカウント終了
後、自動的に所望のアドレス信号が発生するものであ
り、オフセツトのカウント終了後、カウンタ（31）にク
リアをかけることが不要となり、また、従来のようにク
リア用のパルスを発生する比較器も不要となる。したが
つて、本例によれば、その機能を劣化させることなく、
回路構成を非常に簡単とすることができる。
なお、上述実施例は、カウンタ（31）にロード信号とし
て水平同期信号Hsyncが供給され、画面水平方向に関連
したアドレス信号を発生する例であるが、画面垂直方向
に関連したアドレス信号を発生させるものも同様の構成
することができる。その場合には、例えばロード信号と
して垂直同期信号Vsyncを供給し、クロツクパルスとし
て水平同期信号Hsyncを供給すればよい。
て水平同期信号Hsyncが供給され、画面水平方向に関連
したアドレス信号を発生する例であるが、画面垂直方向
に関連したアドレス信号を発生させるものも同様の構成
することができる。その場合には、例えばロード信号と
して垂直同期信号Vsyncを供給し、クロツクパルスとし
て水平同期信号Hsyncを供給すればよい。
以上述べた本発明によれば、カウンタでのオフセツトの
カウント終了後、自動的に所望のアドレス信号が発生す
るものであり、オフセツトのカウント終了後、カウンタ
にクリアをかけることが不要となり、従来のようにクリ
ア用のパルスを発生する比較器も不要となる。したがつ
て、本例によれば、その機能を劣化させることなく、回
路構成を非常に簡単とすることができる。
カウント終了後、自動的に所望のアドレス信号が発生す
るものであり、オフセツトのカウント終了後、カウンタ
にクリアをかけることが不要となり、従来のようにクリ
ア用のパルスを発生する比較器も不要となる。したがつ
て、本例によれば、その機能を劣化させることなく、回
路構成を非常に簡単とすることができる。
第１図は本発明の一実施例を示す構成図、第２図及び第
３図は夫々その説明のための図、第４図はピクチヤーイ
ンピクチヤーの画像表示の説明のための図、第５図はそ
の表示を行なうテレビジョン受像機の概略図、第６図は
従来例の構成図、第７図及び第８図は夫々その説明のた
めの図である。 （21）はメモリ、（31）はカウンタ、（32）はデータ供
給回路、（33）はチツプセレクト信号発生回路である。
３図は夫々その説明のための図、第４図はピクチヤーイ
ンピクチヤーの画像表示の説明のための図、第５図はそ
の表示を行なうテレビジョン受像機の概略図、第６図は
従来例の構成図、第７図及び第８図は夫々その説明のた
めの図である。 （21）はメモリ、（31）はカウンタ、（32）はデータ供
給回路、（33）はチツプセレクト信号発生回路である。
Claims (3)
- 【請求項１】親画面中に子画面を同時に表示可能なテレ
ビジョン受像機の該子画面形成用のフィールドメモリに
アドレス信号を供給するアドレス信号発生回路におい
て、 クロックパルスに基づいて、水平同期信号のタイミング
で、カウント最大値Ｎよりオフセット値A0を差し引いた
初期値（Ｎ−A0）から計数するカウンタ手段と、 上記カウンタ手段から出力されるカウント値を受け取
り、該カウント値がゼロの時点から上記子画面の水平方
向寸法に対応した所定の値B0の時点までの期間の振幅を
有するチップセレクト信号を発生するチップセレクト信
号発生回路とを備え、 上記カウント値をアドレス信号として上記振幅の間、上
記子画面用映像信号を上記フィールドメモリにアクセス
するようにしたアドレス信号発生回路。 - 【請求項２】上記フィールドメモリに上記子画面映像信
号を書き込む時は、 上記クロックパルスは、書き込みクロックパルスが使用
され、 上記水平同期信号は、上記子画面用映像信号から分離さ
れ、 上記オフセット値A0は、上記子画面用映像信号の書き込
みを始める水平位置を示した、上記水平同期信号を基準
とする上記カウント値であり、 上記所定の値B0は、上記子画面用映像信号の書き込みを
終わる水平位置に対応する値である特許請求の範囲１に
記載のアドレス信号発生回路。 - 【請求項３】上記フィールドメモリから上記子画面映像
信号を読み出す時は、 上記クロックパルスは、読み出しクロックパルスが使用
され、 上記水平同期信号は、親画面用映像信号から分離され、 上記オフセット値A0は、上記子画面用映像信号を読み出
す上記親画面映像信号の水平位置を示した、上記水平同
期信号を基準とする上記カウント値であり、 上記所定の値B0は、子画面用信号の読み出しを終わる水
平位置に対応する値である特許請求の範囲１に記載のア
ドレス信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208441A JPH0771243B2 (ja) | 1985-09-20 | 1985-09-20 | アドレス信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208441A JPH0771243B2 (ja) | 1985-09-20 | 1985-09-20 | アドレス信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6268374A JPS6268374A (ja) | 1987-03-28 |
| JPH0771243B2 true JPH0771243B2 (ja) | 1995-07-31 |
Family
ID=16556259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208441A Expired - Fee Related JPH0771243B2 (ja) | 1985-09-20 | 1985-09-20 | アドレス信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771243B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180978A (ja) * | 1984-09-28 | 1986-04-24 | Toshiba Corp | メモリアクセス回路 |
-
1985
- 1985-09-20 JP JP60208441A patent/JPH0771243B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6180978A (ja) * | 1984-09-28 | 1986-04-24 | Toshiba Corp | メモリアクセス回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6268374A (ja) | 1987-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0535959B2 (ja) | ||
| JPH0620292B2 (ja) | 時間軸修正機能を有する映像信号回路 | |
| JPH0233230B2 (ja) | ||
| JPH0771243B2 (ja) | アドレス信号発生回路 | |
| KR960014500B1 (ko) | 화상기억장치 | |
| JPH02228888A (ja) | ビデオ・メモリ装置 | |
| JPH05130568A (ja) | ビデオ信号処理装置 | |
| JPH0546134A (ja) | 映像表示装置 | |
| KR920002823B1 (ko) | 어드레스 제어회로 | |
| US5353123A (en) | Apparatus for processing still picture in video laser disc player | |
| JP2002101376A (ja) | ラインメモリ | |
| JPH05328294A (ja) | テレビジョン信号用メモリアドレス発生器 | |
| JPS5928449Y2 (ja) | インタ−レ−ス表示装置 | |
| JPH0542196B2 (ja) | ||
| JP2807044B2 (ja) | イメージセンサ試験用同期信号発生器 | |
| JPH0543565Y2 (ja) | ||
| JP3049716B2 (ja) | 時間軸補正回路 | |
| JP2964480B2 (ja) | デジタルビデオ信号処理回路 | |
| JPH03250876A (ja) | 映像信号表示装置 | |
| JPH05292421A (ja) | フィールドメモリのタイミング信号発生回路 | |
| JPS6239872B2 (ja) | ||
| JPH0817477B2 (ja) | 画像情報変換装置 | |
| JPH01208081A (ja) | 複数画面表示処理装置 | |
| JPH0831984B2 (ja) | ビデオエフエクト装置 | |
| JPS60237772A (ja) | テレビジヨン受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |