JPH05292421A - フィールドメモリのタイミング信号発生回路 - Google Patents

Abstract

(57)【要約】 【目的】この発明の目的は、親画面の同期書込み読出し
と、子画面の同期書込みの切換えの不整合を回避し、且
つ半導体装置の小型化、低廉化を可能とする。 【構成】子画面クロック信号発生回路２１、親画面クロ
ック信号発生回路２３をゲーテッド発振器によって構成
し、同期化タイミング信号発生回路２５は、これら発生
回路２１、２３の出力に応じて生成された子画面の表示
位置を示す水平表示期間信号ＴＰＴの立上がり、立下
り、および子画面同期ライトイネーブル信号ＣＷＥＮ
Ｐ、書込みタイミング信号ＴＷＴの状態に応じて子画面
同期と親画面同期を切換えている。したがって、従来の
ように、１Ｈラインメモリを使用することなく、親画面
の同期書込み読出しと、子画面の同期書込みの切換えの
不整合を確実に回避することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば１つの画面に
２種類の画像を表示することが可能な、所謂２画面テレ
ビジョン（以下、ＰＩＰと称す）に適用されるフィール
ドメモリのタイミング信号発生回路に関する。

【０００２】

【従来の技術】周知のように、この種のＰＩＰは、例え
ば被挿入画面（以下、親画面と称す）に、挿入画面（以
下、子画面と称す）が挿入される。この子画面は、通常
ディジタル信号とされたテレビジョン信号を、テレビジ
ョン装置に内蔵されたフィールドメモリに書込み、この
書込まれたテレビジョン信号をフィールドメモリから読
出して親画面に挿入される。

【０００３】上記ＰＩＰに使用されている書込みタイミ
ング信号、読出しタイミング信号は、従来、親画面、子
画面に含まれる水平同期信号に基づいて、ＰＬＬ（Phas
e Locked Loop ）回路によって生成される場合と、ゲー
テッド発振器によって、親画面および子画面の水平同期
信号に対応して発生する場合とがある。

【０００４】

【発明が解決しようとする課題】上記ＰＬＬ回路を使用
したタイミング信号発生器の場合、全ての回路を集積回
路によって構成することが困難であり、集積回路に若干
の外付け部品が必要となる。したがって、装置全体のコ
ストが上昇する原因となる。

【０００５】また、親画面および子画面の水平同期信号
に対応してタイミング信号を発生するゲーテッド発振器
を使用するタイプのタイミング信号発生器では、子画面
の同期信号に応じて、子画面データをフィールドメモリ
に書込む場合と、親画面の同期信号に対応して、子画面
データをフィールドメモリに書込み、この書込んだ子画
面データを読出す場合との切換えに不整合が生じる。こ
のため、１Ｈ分の記憶容量を有する１Ｈラインメモリを
使用するなどして回避している。しかし、１Ｈラインメ
モリを使用する場合、ＰＩＰ用の半導体装置のサイズが
大きくなり、装置全体のコストが上昇する原因となって
いた。

【０００６】この発明は、上記課題を解決するためにな
されたものであり、その目的とするところは、親画面の
同期書込み読出しと、子画面の同期書込みの切換えの不
整合を確実に回避することができ、半導体装置のサイズ
の大型化を抑えることができ、しかも、安価なフィール
ドメモリのタイミング信号発生回路を提供しようとする
ものである。

【０００７】

【課題を解決するための手段】この発明は、上記課題を
解決するため、ゲーテッド発振器によって構成され、挿
入画面の同期信号に同期した基準信号を発生する第１の
信号発生回路と、ゲーテッド発振器によって構成され、
被挿入画面の同期信号に同期した基準信号を発生する第
２の信号発生回路と、前記第１の信号発生回路によって
発生された基準信号に応じて、挿入画面を書込むための
第１のタイミング信号、および書込み制御信号を発生す
る第１のタイミング信号発生回路と、前記第２の信号発
生回路によって発生された基準信号に応じて、挿入画面
を書込み、読出すための第２のタイミング信号、前記挿
入画面の表示期間を示す表示期間信号、および前記挿入
画面の書込みタイミングを示す書込みタイミング信号を
発生する第２のタイミング信号発生回路と、前記表示期
間信号と前記書込み制御信号の状態に応じて前記第１の
タイミング信号を選択出力し、前記表示期間信号と前記
書込みタイミング信号の状態に応じて前記第２のタイミ
ング信号を選択出力する選択手段と、この選択手段から
出力される第１のタイミング信号に応じて、前記挿入画
面を記憶し、第２のタイミング信号に応じて、前記挿入
画面を記憶するとともに、この記憶した挿入画面が読出
されるフィールドメモリとを有している。

【０００８】

【作用】すなわち、この発明は、第１、第２の信号発生
回路をゲーテッド発振器によって構成することにより、
ＰＬＬ回路を使用する場合に比べて回路規模を小さくす
ることができる。

【０００９】また、選択手段は、表示期間信号と書込み
制御信号の状態に応じて第１のタイミング信号を選択出
力し、表示期間信号と書込みタイミング信号の状態に応
じて第２のタイミング信号を選択出力し、フィールドメ
モリは選択手段から出力される第１のタイミング信号に
応じて挿入画面を記憶し、第２のタイミング信号に応じ
て、挿入画面を記憶するとともに、この記憶した挿入画
面を読出している。したがって、１Ｈラインメモリを使
用することなく、切換えの不整合を確実に回避できる。

【００１０】

【実施例】以下、この発明の一実施例について、図面を
参照して説明する。

【００１１】図１において、輝度信号Ｙ、色差信号Ｒ−
Ｙ、Ｂ−Ｙからなる挿入画面としての子画面画像データ
は、切換スイッチ１１によって、アナログ／ディジタル
変換回路（Ａ／Ｄ）１２に順次供給され、ディジタル信
号に変換される。このディジタル信号に変換された子画
面画像データは、補間回路１３において、例えば１／３
に圧縮される。この圧縮された子画面画像データは、シ
リアル／パラレル変換回路（Ｓ／Ｐ）１４によって処理
レートが減少され、例えば９０Ｋバイトの記憶容量を有
するフィールドメモリ１５に書込まれる。このフィール
ドメモリ１５に対する子画面画像データの書込みタイミ
ング、およびフィールドメモリ１５から子画面画像デー
タを読出すための読出しタイミングについては後述す
る。このフィールドメモリ１５から読出された子画面画
像データは、パラレル／シリアル変換回路（Ｐ／Ｓ）１
６によって処理レートが元に戻され、３つのディジタル
／アナログ変換回路（Ｄ／Ａ）１７によって、輝度信号
Ｙ、色差信号Ｒ−Ｙ、Ｂ−Ｙ毎にアナログ信号に変換さ
れ出力される。

【００１２】一方、フィールドメモリ１５は、次のよう
な構成の回路によって制御される。ゲーテッド発振器に
よって構成された子画面クロック信号発生回路２１は、
子画面に含まれる水平同期信号ＨＤＣに応じて、例えば
１２ＭＨｚのクロック信号ＣＫＣを発生する。このクロ
ック信号ＣＫＣは、子画面同期タイミング信号発生回路
２２に供給される。この子画面同期タイミング信号発生
回路２２は、クロック信号ＣＫＣおよび水平同期信号Ｈ
ＤＣに応じて、書込みデータの取込みラッチ信号ＷＳ
Ｔ、フィールドメモリ・プリチャージ・スタート信号Ｐ
ＣＳ（子）、フィールドメモリ用基本クロック信号ＲＣ
Ｋ（子）、読出し書込み切換え信号ＲＷ（子）、子画面
同期ライトイネーブル信号ＣＷＥＮを発生する。

【００１３】また、ゲーテッド発振器によって構成され
た親画面クロック信号発生回路２３は、被挿入画面とし
ての親画面に含まれる水平同期信号ＨＤＰに応じて、例
えば１２ＭＨｚのクロック信号ＣＫＰ１、およびクロッ
ク信号ＣＫＰ１を１／３の周期に分周したクロック信号
ＣＫＰ３発生する。このクロック信号ＣＫＰ１、ＣＫＰ
３は、親画面同期タイミング信号発生回路２４に供給さ
れる。この親画面同期タイミング信号発生回路２４は、
クロック信号ＣＫＰ１、ＣＫＰ３および水平同期信号Ｈ
ＤＰに応じて、子画面の表示位置を示す水平表示期間信
号ＴＰＴ、フィールドメモリ・プリチャージ・スタート
信号ＰＣＳ（親）、フィールドメモリ用基本クロック信
号ＲＣＫ（親）、読出し書込み切換え信号ＲＷ（親）を
発生する。この親画面同期タイミング信号発生回路２４
によって発生されたＴＰＴ、ＰＣＳ（親）、ＲＣＫ
（親）、ＲＷ（親）は、前記子画面同期タイミング信号
発生回路２２によって発生された書込みデータの取込み
ラッチ信号ＷＳＴ、フィールドメモリ・プリチャージ・
スタート信号ＰＣＳ（子）、フィールドメモリ用基本ク
ロック信号ＲＣＫ（子）、読出し書込み切換え信号ＲＷ
（子）、子画面同期ライトイネーブル信号ＣＷＥＮ
（子）とともに、同期化タイミング信号発生回路２５に
供給される。

【００１４】図２は、同期化タイミング信号発生回路２
５を示すものである。この同期化タイミング信号発生回
路２５は、親／子同期切換えタイミング信号発生回路２
５ａと切換え回路２５ｂによって構成されている。前記
親／子同期切換えタイミング信号発生回路２５ａは、前
記供給された書込みデータの取込みラッチ信号ＷＳＴ、
子画面同期ライトイネーブル信号ＣＷＥＮ、水平表示期
間信号ＴＰＴに基づいて、親／子同期切換え信号ＴＰＴ
１を発生するとともに、子画面同期ライトイネーブル信
号ＣＷＥＮ、クロック信号ＣＫＰ１、３に応じて、親同
期信号に応じた子画面同期ライトイネーブル信号ＣＷＥ
ＮＰ、子画面同期ライトイネーブルタイミング信号ＣＷ
ＥＴを発生する。さらに、親／子同期切換えタイミング
信号発生回路２５ａは、子画面データのデータのサンプ
リングからフィールドメモリ１５にデータを書込むまで
の期間を示す書込みタイミング信号ＴＷＴを発生してい
る。この書込みタイミング信号ＴＷＴは、親／子同期切
換えタイミング信号発生回路２５ａの内部で使用され
る。

【００１５】前記切換え回路２５ｂは、前記親／子同期
切換え信号ＴＰＴ１に従って、子画面用のフィールドメ
モリ・プリチャージ・スタート信号ＰＣＳ（子）、フィ
ールドメモリ用基本クロック信号ＲＣＫ（子）、読出し
書込み切換え信号ＲＷ（子）と、親画面用のフィールド
メモリ・プリチャージ・スタート信号ＰＣＳ（親）、フ
ィールドメモリ用基本クロック信号ＲＣＫ（親）、読出
し書込み切換え信号ＲＷ（親）とを切換え出力する。こ
の切換え回路２５ｂから出力されたフィールドメモリ・
プリチャージ・スタート信号ＰＣＳ、フィールドメモリ
用基本クロック信号ＲＣＫ、読出し書込み切換え信号Ｒ
Ｗは、前記フィールドメモリ１５に供給され、前記親／
子同期切換えタイミング信号発生回路２５ａから出力さ
れた子画面同期ライトイネーブル信号ＣＷＥＮ、親画面
同期信号に応じた子画面同期ライトイネーブル信号ＣＷ
ＥＮＰ、子画面同期ライトイネーブルタイミング信号Ｃ
ＷＥＴはアドレス発生回路２６に供給される。

【００１６】このアドレス発生回路２６は、ＣＷＥＮ、
ＣＷＥＮＰ、ＣＷＥＴに基づいて、前記フィールドメモ
リ１５のアドレスを制御するとともに、前記切換スイッ
チ１１、アナログ／ディジタル変換回路１２、補間回路
１３、シリアル／パラレル変換回路１４、パラレル／シ
リアル変換回路１６、ディジタル／アナログ変換回路１
７を制御する。上記構成において、図３乃至図６を参照
して、フィールドメモリ１５に対する同期切換えタイミ
ングについて説明する。先ず、図３を参照して全体的な
表示領域と書込み領域に対する親同期、子同期の書込
み、読出しのタイミングについて説明する。

【００１７】同期化タイミング信号発生回路２５は、親
画面タイミング信号発生回路２４から出力される画面の
表示期間を大きめに含んだ水平表示期間信号ＴＰＴの立
上りにおいて、子画面同期から親画面同期に切換え、水
平表示期間信号ＴＰＴの立下りにおいて、親画面同期か
ら子画面同期に切換える。即ち、水平表示期間信号ＴＰ
Ｔは、子画面を親画面に表示する期間を示している。

【００１８】前記子画面同期の期間においては、前記切
換スイッチ１１、アナログ／ディジタル変換回路１２、
補間回路１３、シリアル／パラレル変換回路１４を介し
て、子画面データがフィールドメモリ１５に子画面のタ
イミングで書込まれる。

【００１９】また、親画面同期の期間においては、前記
切換スイッチ１１、アナログ／ディジタル変換回路１
２、補間回路１３、シリアル／パラレル変換回路１４を
介して、親画面のタイミングによってフィールドメモリ
１５に子画面データが書込まれる。さらに、親画面のタ
イミングによってフィールドメモリ１５から子画面デー
タが読出される。この読出された子画面データはパラレ
ル／シリアル変換回路１６、ディジタル／アナログ変換
回路１７を介して出力され、親画面の水平表示期間信号
ＴＰＴに対応した部分に挿入される。

【００２０】図４は、前記子画面同期の場合の書込みタ
イミングである。子画面同期の場合、同期化タイミング
信号発生回路２５から出力される子画面用のフィールド
メモリ・プリチャージ・スタート信号ＰＣＳ、フィール
ドメモリ用基本クロック信号ＲＣＫ、子画面同期ライト
イネーブル信号ＣＷＥＮ、子画面同期ライトイネーブル
タイミング信号ＣＷＥＴに応じてフィールドメモリ１５
に子画面データが書込まれる。

【００２１】図５は、子画面同期から親画面同期へ切換
える場合のタイミングを示すものである。この場合、同
期化タイミング信号発生回路２５の親／子同期切換えタ
イミング信号発生回路２５ａにおいて、水平表示期間信
号ＴＰＴの立上り時に子画面同期によって書込みが行わ
れているか否かに応じて子画面同期から親画面同期へ切
換えるタイミングが制御される。

【００２２】水平表示期間信号ＴＰＴは実際にフィール
ドメモリ１５からデータを読み出すタイミングより早め
に立上る。この水平表示期間信号ＴＰＴが立上るとき、
子画面同期ライトイネーブル信号ＣＷＥＮを親画面側の
クロック信号によって同期化した子画面同期ライトイネ
ーブル信号ＣＷＥＮＰの状態によって、親画面同期から
子画面同期への移行の不整合を回避している。即ち、水
平表示期間信号ＴＰＴの立上りにおいて、（Ａ）で示す
ように、子画面同期ライトイネーブル信号ＣＷＥＮＰが
ハイレベル“Ｈ”の場合、水平表示期間信号ＴＰＴより
若干遅れて、前記親／子同期切換えタイミング信号発生
回路２５ａから出力される親／子同期切換え信号ＴＰＴ
１がハイレベルとされる。この親／子同期切換え信号Ｔ
ＰＴ１が立上がる部分において、切換回路２５ｂによ
り、子画面のＰＣＳ（子）、ＲＣＫ（子）、ＲＷ（子）
から親画面のＰＣＳ（親）、ＲＣＫ（親）、ＲＷ（親）
へ切換えられる。即ち、子画面同期ライトイネーブル信
号ＣＷＥＮＰがハイレベルの場合、子画面同期によるフ
ィールドメモリ１５への子画面データの書込みは終了し
ているため、直ちに子画面同期から親画面同期へ切換え
られる。

【００２３】また、水平表示期間信号ＴＰＴの立上ると
き、（Ｂ）で示すように、子画面同期ライトイネーブル
信号ＣＷＥＮＰがローレベル“Ｌ”の場合、ＣＷＥＮ、
ＣＷＥＮＰがハイレベルとなると、前記親／子同期切換
えタイミング信号発生回路２５ａから出力される親／子
同期切換え信号ＴＰＴ１がハイレベルとされる。この親
／子同期切換え信号ＴＰＴ１が立上がる部分において、
切換回路２５ｂにより、子画面のＰＣＳ（子）、ＲＣＫ
（子）、ＲＷ（子）から親画面のＰＣＳ（親）、ＲＣＫ
（親）、ＲＷ（親）へ切換えられる。

【００２４】水平表示期間信号ＴＰＴが立上った状態に
おいて、子画面同期ライトイネーブル信号ＣＷＥＮＰが
ローレベルの期間では、子画面同期によりフィールドメ
モリ１５に子画面データが書込まれている。このため、
これが終了するまで親画面同期への切換えを待ってい
る。このようにして、子画面同期から親画面同期へ切換
えられると、これ以降、親画面同期の下で子画面データ
の書込み、読出しが実行される。

【００２５】図６は、親画面同期から子画面同期へ切換
える場合のタイミングを示すものである。この場合、同
期化タイミング信号発生回路２５の親／子同期切換えタ
イミング信号発生回路２５ａにおいて、水平表示期間信
号ＴＰＴの立下り時に親画面同期によって書込みが行わ
れているか否かに応じて、子画面同期から親画面同期へ
切換えられる。

【００２６】ここで、書込み時におけるデータのサンプ
リングは読出し時よりも長いため、書込み時のサンプリ
ングからフィールドメモリ１５にデータを書込むまでの
期間を示す書込みタイミング信号ＴＷＴによって切換え
タイミングが検出される。即ち、水平表示期間信号ＴＰ
Ｔの立下り時に、書込みタイミング信号ＴＷＴがハイレ
ベルの場合、（Ｃ）に示すように、書込みタイミング信
号ＴＷＴがローレベルとなった時点で親／子同期切換え
タイミング信号発生回路２５ａから出力される親／子同
期切換え信号ＴＰＴ１がローレベルとされる。この親／
子同期切換え信号ＴＰＴ１の立下がりに応じて、切換回
路２５ｂにより、親画面のＰＣＳ（親）、ＲＣＫ
（親）、ＲＷ（親）から子画面のＰＣＳ（子）、ＲＣＫ
（子）、ＲＷ（子）へ切換えられる。

【００２７】また、水平表示期間信号ＴＰＴの立下り時
に、書込みタイミング信号ＴＷＴがローレベルの場合、
（Ｄ）に示すように、水平表示期間信号ＴＰＴの立下が
った時点で親／子同期切換えタイミング信号発生回路２
５ａから出力される親／子同期切換え信号ＴＰＴ１がロ
ーレベルとされる。この親／子同期切換え信号ＴＰＴ１
の立下がりに応じて、切換回路２５ｂにより、親画面の
ＰＣＳ（親）、ＲＣＫ（親）、ＲＷ（親）から子画面の
ＰＣＳ（子）、ＲＣＫ（子）、ＲＷ（子）へ切換えられ
る。

【００２８】上記実施例によれば、子画面クロック信号
発生回路２１、親画面クロック信号発生回路２３をゲー
テッド発振器によって構成している。したがって、この
フィールドメモリのタイミング信号発生回路を集積回路
化した場合において、外付け部品を不要とすることがで
きる。

【００２９】また、同期化タイミング信号発生回路２５
の親／子同期切換えタイミング信号発生回路２５ａは、
親画面同期タイミング信号発生回路２４から供給される
子画面の表示位置を示す水平表示期間信号ＴＰＴの立上
がり、および子画面同期ライトイネーブル信号ＣＷＥＮ
Ｐの状態に応じて親／子同期切換え信号ＴＰＴ１を立上
がらせ、水平表示期間信号ＴＰＴの立下がり、および書
込みタイミング信号ＴＷＴの状態に応じて親／子同期切
換え信号ＴＰＴ１を立下がらせ、切換回路２５ｂは、こ
の親／子同期切換え信号ＴＰＴ１の立上がり、立下りに
応じて子画面同期と親画面同期を切換えている。したが
って、従来のように、１Ｈラインメモリを使用すること
なく、親画面の同期書込み読出しと、子画面の同期書込
みの切換えの不整合を確実に回避することができる。
尚、この発明は上記実施例に限定されるものではなく、
この発明の要旨を変えない範囲において、種々変形実施
可能なことは勿論である。

【００３０】

【発明の効果】以上、詳述したようにこの発明によれ
ば、親画面の同期書込み読出しと、子画面の同期書込み
の切換えの不整合を確実に回避することができるととも
に、半導体装置のサイズの大型化を抑えることができ、
しかも、安価なフィールドメモリのタイミング信号発生
回路を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す構成図。

【図２】図１の要部を取出して示す構成図。

【図３】図１、図２の全体的な動作を示すタイミングチ
ャート。

【図４】子画面同期の場合の書込み動作を示すタイミン
グチャート。

【図５】子画面同期から親画面同期へ切換える場合の動
作を示すタイミングチャート。

【図６】親画面同期から子画面同期へ切換える場合の動
作を示すタイミングチャート。

【符号の説明】

１５…フィールドメモリ、２１…子画面クロック信号発
生回路、２２…子画面同期タイミング信号発生回路、２
３…親画面クロック信号発生回路、２４…親画面同期タ
イミング信号発生回路、２５…同期化タイミング信号発
生回路、２５ａ…親／子同期切換えタイミング信号発生
回路、２５ｂ…切換え回路、ＴＰＴ…水平表示期間信
号、ＣＷＥＮ…子画面同期ライトイネーブル信号、ＣＷ
ＥＮＰ…親画面同期信号に応じた子画面同期ライトイネ
ーブル信号、ＴＷＴ…書込みタイミング信号、ＰＣＳ…
フィールドメモリ・プリチャージ・スタート信号、ＲＣ
Ｋ…フィールドメモリ用基本クロック信号、ＲＷ…読出
し書込み切換え信号。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ゲーテッド発振器によって構成され、挿
   入画面の同期信号に同期した基準信号を発生する第１の
   信号発生回路と、 ゲーテッド発振器によって構成され、被挿入画面の同期
   信号に同期した基準信号を発生する第２の信号発生回路
   と、 前記第１の信号発生回路によって発生された基準信号に
   応じて、挿入画面を書込むための第１のタイミング信
   号、および書込み制御信号を発生する第１のタイミング
   信号発生回路と、 前記第２の信号発生回路によって発生された基準信号に
   応じて、挿入画面を書込み、読出すための第２のタイミ
   ング信号、前記挿入画面の表示期間を示す表示期間信
   号、および前記挿入画面の書込みタイミングを示す書込
   みタイミング信号を発生する第２のタイミング信号発生
   回路と、 前記表示期間信号と前記書込み制御信号の状態に応じて
   前記第１のタイミング信号を選択出力し、前記表示期間
   信号と前記書込みタイミング信号の状態に応じて前記第
   ２のタイミング信号を選択出力する選択手段と、 この選択手段から出力される第１のタイミング信号に応
   じて、前記挿入画面を記憶し、第２のタイミング信号に
   応じて、前記挿入画面を記憶するとともに、この記憶し
   た挿入画面が読出されるフィールドメモリと、 を具備することを特徴とするフィールドメモリのタイミ
   ング信号発生回路。