JPH0774981A - ビデオインタフェース - Google Patents
ビデオインタフェースInfo
- Publication number
- JPH0774981A JPH0774981A JP5215880A JP21588093A JPH0774981A JP H0774981 A JPH0774981 A JP H0774981A JP 5215880 A JP5215880 A JP 5215880A JP 21588093 A JP21588093 A JP 21588093A JP H0774981 A JPH0774981 A JP H0774981A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- video signal
- supplied
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】Ｄ／Ａ変換器の入力側にディジタルビデオ信号
の供給がないときでも、モニタに良好な画像を表示し得
るビデオインタフェースを提供する。 【構成】ビデオ信号ＡinをＡ／Ｄ変換器１でディジタル
信号に変換してメモリ２に蓄えた後に適当なタイミング
で読み出してバッファ３よりビデオ信号Ｄoutとして出
力する。また、ビデオ信号Ｄinをバッファ７を介してメ
モリ８に蓄えた後に適当なタイミングで読み出し、Ｄ／
Ａ変換器９でアナログ信号に変換してビデオ信号Ａout
を出力する。ビデオ信号Ｄinの供給を信号検出回路１２
で検出し、供給がないときはセレクタ１１でメモリ２の
出力信号Ｄａを選択してメモリ８に供給し、ビデオ信号
ＡoutとしてＡ／Ｄ変換器１に供給されるビデオ信号Ａi
nと同様のものを出力させる。
の供給がないときでも、モニタに良好な画像を表示し得
るビデオインタフェースを提供する。 【構成】ビデオ信号ＡinをＡ／Ｄ変換器１でディジタル
信号に変換してメモリ２に蓄えた後に適当なタイミング
で読み出してバッファ３よりビデオ信号Ｄoutとして出
力する。また、ビデオ信号Ｄinをバッファ７を介してメ
モリ８に蓄えた後に適当なタイミングで読み出し、Ｄ／
Ａ変換器９でアナログ信号に変換してビデオ信号Ａout
を出力する。ビデオ信号Ｄinの供給を信号検出回路１２
で検出し、供給がないときはセレクタ１１でメモリ２の
出力信号Ｄａを選択してメモリ８に供給し、ビデオ信号
ＡoutとしてＡ／Ｄ変換器１に供給されるビデオ信号Ａi
nと同様のものを出力させる。
Description
【０００１】
【産業上の利用分野】この発明は、モニタ、テレビカメ
ラ等のアナログビデオ機器とコンピュータ等のディジタ
ル機器との間に配されるビデオインタフェースに関す
る。
ラ等のアナログビデオ機器とコンピュータ等のディジタ
ル機器との間に配されるビデオインタフェースに関す
る。
【０００２】
【従来の技術】図５は、インテリジェント・ビデオイン
タフェースの従来例を示しており、Ａ／Ｄ変換器、Ｄ／
Ａ変換器だけでなく、ビデオメモリとしてのフレームメ
モリが内蔵されており、フレーム単位のタイミング調整
やデータの何らかの変換機能等をも持ち合わせている。
タフェースの従来例を示しており、Ａ／Ｄ変換器、Ｄ／
Ａ変換器だけでなく、ビデオメモリとしてのフレームメ
モリが内蔵されており、フレーム単位のタイミング調整
やデータの何らかの変換機能等をも持ち合わせている。
【０００３】図において、テレビカメラ等からのアナロ
グビデオ信号ＡinはＡ／Ｄ変換器１でディジタル信号に
変換されてフレームメモリ２に蓄えられる。フレームメ
モリ２からは適当なタイミングで読み出され、バッファ
３を介してディジタルビデオ信号Ｄoutとして出力され
る。この場合、後述するコントロール信号発生回路５よ
り出力されるフレームやラインの切れ目を示すディジタ
ル同期信号ＤＳoutがバッファ３を介して同時に出力さ
れる。これらディジタルビデオ信号Ｄoutおよびディジ
タル同期信号ＤＳoutはコンピュータ等のディジタル機
器に供給される。
グビデオ信号ＡinはＡ／Ｄ変換器１でディジタル信号に
変換されてフレームメモリ２に蓄えられる。フレームメ
モリ２からは適当なタイミングで読み出され、バッファ
３を介してディジタルビデオ信号Ｄoutとして出力され
る。この場合、後述するコントロール信号発生回路５よ
り出力されるフレームやラインの切れ目を示すディジタ
ル同期信号ＤＳoutがバッファ３を介して同時に出力さ
れる。これらディジタルビデオ信号Ｄoutおよびディジ
タル同期信号ＤＳoutはコンピュータ等のディジタル機
器に供給される。
【０００４】また、アナログビデオ信号Ａinは同期分離
回路４に供給され、この同期分離回路４で分離される水
平同期信号ＨＤおよび垂直同期信号ＶＤはコントロール
信号発生回路５に供給される。コントロール信号発生回
路５では、ビデオインタフェースを制御するための種々
の信号（フレームメモリのライト／リード制御信号な
ど）が形成され、これに基づいて全体の制御が行なわれ
る。さらに、同期分離回路４で分離される同期信号Ｈ
Ｄ，ＶＤはクロック発生回路６に供給され、このクロッ
ク発生回路６でビデオインタフェースで使用されるクロ
ックが形成される。
回路４に供給され、この同期分離回路４で分離される水
平同期信号ＨＤおよび垂直同期信号ＶＤはコントロール
信号発生回路５に供給される。コントロール信号発生回
路５では、ビデオインタフェースを制御するための種々
の信号（フレームメモリのライト／リード制御信号な
ど）が形成され、これに基づいて全体の制御が行なわれ
る。さらに、同期分離回路４で分離される同期信号Ｈ
Ｄ，ＶＤはクロック発生回路６に供給され、このクロッ
ク発生回路６でビデオインタフェースで使用されるクロ
ックが形成される。
【０００５】また、コンピュータ等のディジタルビデオ
機器からのディジタルビデオ信号Ｄinはバッファ７を介
してフレームメモリ８に蓄えられる。そして、フレーム
メモリ８より適当なタイミングで読み出され、Ｄ／Ａ変
換器９でアナログ信号に変換されてアナログビデオ信号
Ａoutが出力される。このアナログビデオ信号Ａoutはモ
ニタ等に供給される。この場合、コントロール信号発生
回路５より同期発生回路１０に制御信号が供給され、同
期発生回路１０からはビデオ信号Ａoutに同期した複合
同期信号ＳＹＮＣが出力される。
機器からのディジタルビデオ信号Ｄinはバッファ７を介
してフレームメモリ８に蓄えられる。そして、フレーム
メモリ８より適当なタイミングで読み出され、Ｄ／Ａ変
換器９でアナログ信号に変換されてアナログビデオ信号
Ａoutが出力される。このアナログビデオ信号Ａoutはモ
ニタ等に供給される。この場合、コントロール信号発生
回路５より同期発生回路１０に制御信号が供給され、同
期発生回路１０からはビデオ信号Ａoutに同期した複合
同期信号ＳＹＮＣが出力される。
【０００６】また、ディジタルビデオ信号Ｄinのフレー
ムやラインの切れ目を示すディジタル同期信号ＳＤinは
ディジタルビデオ機器よりバッファ７を介してコントロ
ール信号発生回路５に供給され、この同期信号ＳＤinに
基づいてフレームメモリ８へのビデオ信号inの書き込み
制御が行なわれる。
ムやラインの切れ目を示すディジタル同期信号ＳＤinは
ディジタルビデオ機器よりバッファ７を介してコントロ
ール信号発生回路５に供給され、この同期信号ＳＤinに
基づいてフレームメモリ８へのビデオ信号inの書き込み
制御が行なわれる。
【０００７】
【発明が解決しようとする課題】図５の例のビデオイン
タフェースでは、バッファ７にディジタルビデオ機器が
接続されておらずディジタルビデオ信号Ｄinの供給がな
いときは、Ｄ／Ａ変換器９より出力されるアナログビデ
オ信号Ａoutはその時点でメモリ８に蓄えられているデ
ータに応じたものとなり、メモリ８内のデータが不定で
ある電源オン直後等では、モニタにノイズ画像等の視聴
に耐えられない画像が表示される等の問題点があった。
また、バッファ７にディジタルビデオ機器が接続されて
いる場合であっても、何等かの故障によってディジタル
ビデオ信号Ｄinの供給がないときは同様となる。
タフェースでは、バッファ７にディジタルビデオ機器が
接続されておらずディジタルビデオ信号Ｄinの供給がな
いときは、Ｄ／Ａ変換器９より出力されるアナログビデ
オ信号Ａoutはその時点でメモリ８に蓄えられているデ
ータに応じたものとなり、メモリ８内のデータが不定で
ある電源オン直後等では、モニタにノイズ画像等の視聴
に耐えられない画像が表示される等の問題点があった。
また、バッファ７にディジタルビデオ機器が接続されて
いる場合であっても、何等かの故障によってディジタル
ビデオ信号Ｄinの供給がないときは同様となる。
【０００８】そこで、この発明では、Ｄ／Ａ変換器の入
力側にディジタルビデオ信号の供給がないときでも、モ
ニタに良好な画像を表示し得るビデオインタフェースを
提供するものである。
力側にディジタルビデオ信号の供給がないときでも、モ
ニタに良好な画像を表示し得るビデオインタフェースを
提供するものである。
【０００９】
【課題を解決するための手段】第１の発明に係るビデオ
インタフェースは、アナログビデオ信号をディジタル信
号に変換するためのＡ／Ｄ変換器と、ディジタルビデオ
信号をアナログ信号に変換するためのＤ／Ａ変換器を有
してなるビデオインタフェースにおいて、Ｄ／Ａ変換器
の入力側にディジタルビデオ信号が供給されているか否
かを検出する信号検出手段と、この信号検出手段で供給
されていないことが検出されるとき、Ａ／Ｄ変換器の出
力信号をＤ／Ａ変換器の入力側に供給する信号選択手段
を備えるものである。
インタフェースは、アナログビデオ信号をディジタル信
号に変換するためのＡ／Ｄ変換器と、ディジタルビデオ
信号をアナログ信号に変換するためのＤ／Ａ変換器を有
してなるビデオインタフェースにおいて、Ｄ／Ａ変換器
の入力側にディジタルビデオ信号が供給されているか否
かを検出する信号検出手段と、この信号検出手段で供給
されていないことが検出されるとき、Ａ／Ｄ変換器の出
力信号をＤ／Ａ変換器の入力側に供給する信号選択手段
を備えるものである。
【００１０】第２の発明に係るビデオインタフェース
は、アナログビデオ信号をディジタル信号に変換するた
めのＡ／Ｄ変換器と、ディジタルビデオ信号をアナログ
信号に変換するためのＤ／Ａ変換器を有してなるビデオ
インタフェースにおいて、Ｄ／Ａ変換器の入力側にディ
ジタルビデオ信号が供給されているか否かを検出する信
号検出手段と、所定パターンのディジタルビデオ信号を
発生するパターン信号発生手段と、信号検出手段で供給
されていないことが検出されるとき、パターン信号発生
手段より出力されるディジタルビデオ信号をＤ／Ａ変換
器の入力側に供給する信号選択手段を備えるものであ
る。
は、アナログビデオ信号をディジタル信号に変換するた
めのＡ／Ｄ変換器と、ディジタルビデオ信号をアナログ
信号に変換するためのＤ／Ａ変換器を有してなるビデオ
インタフェースにおいて、Ｄ／Ａ変換器の入力側にディ
ジタルビデオ信号が供給されているか否かを検出する信
号検出手段と、所定パターンのディジタルビデオ信号を
発生するパターン信号発生手段と、信号検出手段で供給
されていないことが検出されるとき、パターン信号発生
手段より出力されるディジタルビデオ信号をＤ／Ａ変換
器の入力側に供給する信号選択手段を備えるものであ
る。
【００１１】
【作用】第１の発明においては、Ｄ／Ａ変換器の入力側
にディジタルビデオ信号の供給がないときは、Ａ／Ｄ変
換器の出力信号がＤ／Ａ変換器の入力側に供給されるた
め、Ｄ／Ａ変換器からはＡ／Ｄ変換器に供給されるアナ
ログビデオ信号と同様のアナログビデオ信号が得られ
る。例えば、Ｄ／Ａ変換器の入力側にビデオメモリを有
する場合であって、メモリ内のデータが不定である電源
オン直後等でも、モニタにノイズ画像等の視聴に耐えら
れない画像が表示されることはなくなる。
にディジタルビデオ信号の供給がないときは、Ａ／Ｄ変
換器の出力信号がＤ／Ａ変換器の入力側に供給されるた
め、Ｄ／Ａ変換器からはＡ／Ｄ変換器に供給されるアナ
ログビデオ信号と同様のアナログビデオ信号が得られ
る。例えば、Ｄ／Ａ変換器の入力側にビデオメモリを有
する場合であって、メモリ内のデータが不定である電源
オン直後等でも、モニタにノイズ画像等の視聴に耐えら
れない画像が表示されることはなくなる。
【００１２】また、このようにＤ／Ａ変換器からはＡ／
Ｄ変換器に供給されるアナログビデオ信号と同様のアナ
ログビデオ信号が得られるものであり、Ａ／Ｄ変換器お
よびＤ／Ａ変換器の動作確認をすることが可能となる。
すなわち、これらＡ／Ｄ変換器およびＤ／Ａ変換器が正
常に動作していないときは、Ｄ／Ａ変換器よりＡ／Ｄ変
換器に供給されるアナログビデオ信号と同様のアナログ
ビデオ信号は得られなくなる。
Ｄ変換器に供給されるアナログビデオ信号と同様のアナ
ログビデオ信号が得られるものであり、Ａ／Ｄ変換器お
よびＤ／Ａ変換器の動作確認をすることが可能となる。
すなわち、これらＡ／Ｄ変換器およびＤ／Ａ変換器が正
常に動作していないときは、Ｄ／Ａ変換器よりＡ／Ｄ変
換器に供給されるアナログビデオ信号と同様のアナログ
ビデオ信号は得られなくなる。
【００１３】第２の発明においては、Ｄ／Ａ変換器の入
力側にディジタルビデオ信号の供給がないときは、パタ
ーン信号発生手段の出力信号がＤ／Ａ変換器の入力側に
供給されるため、Ｄ／Ａ変換器よりカラーバー等の所定
パターンを表示するためのアナログビデオ信号が得られ
る。例えば、Ｄ／Ａ変換器の入力側にビデオメモリを有
する場合であって、メモリ内のデータが不定である電源
オン直後等でも、モニタにノイズ画像等の視聴に耐えら
れない画像が表示されることはなくなる。
力側にディジタルビデオ信号の供給がないときは、パタ
ーン信号発生手段の出力信号がＤ／Ａ変換器の入力側に
供給されるため、Ｄ／Ａ変換器よりカラーバー等の所定
パターンを表示するためのアナログビデオ信号が得られ
る。例えば、Ｄ／Ａ変換器の入力側にビデオメモリを有
する場合であって、メモリ内のデータが不定である電源
オン直後等でも、モニタにノイズ画像等の視聴に耐えら
れない画像が表示されることはなくなる。
【００１４】
【実施例】以下、図１を参照しながら、この発明の一実
施例について説明する。本例は、ビデオメモリが内蔵さ
れたインテリジェント・ビデオインタフェースに適用し
た例である。この図１において、図５と対応する部分に
は同一符号を付し、その詳細説明は省略する。
施例について説明する。本例は、ビデオメモリが内蔵さ
れたインテリジェント・ビデオインタフェースに適用し
た例である。この図１において、図５と対応する部分に
は同一符号を付し、その詳細説明は省略する。
【００１５】１１はセレクタであり、このセレクタ１１
にはフレームメモリ２の出力信号Ｄａが供給されると共
にバッファ７の出力信号Ｄｂが供給される。セレクタ１
１の出力信号Ｄｃはフレームメモリ８に供給される。
にはフレームメモリ２の出力信号Ｄａが供給されると共
にバッファ７の出力信号Ｄｂが供給される。セレクタ１
１の出力信号Ｄｃはフレームメモリ８に供給される。
【００１６】また、１２は信号検出回路であり、この信
号検出回路１２にはバッファ７の出力信号Ｄｂが供給さ
れる。図２は、信号検出回路１２の具体構成を示してい
る。同図において、バッファ７の出力信号ＤｂはＤフリ
ップフロップで構成されるラッチ回路１２ａで１クロッ
ク分だけ遅延されてコンパレータ１２ｂに供給され、出
力信号Ｄｂと比較される。コンパレータ１２ｂからは、
２つのデータが一致するときはローレベル「Ｌ」の信号
が出力され、一方２つのデータが一致しないときはハイ
レベル「Ｈ」の信号が出力される。
号検出回路１２にはバッファ７の出力信号Ｄｂが供給さ
れる。図２は、信号検出回路１２の具体構成を示してい
る。同図において、バッファ７の出力信号ＤｂはＤフリ
ップフロップで構成されるラッチ回路１２ａで１クロッ
ク分だけ遅延されてコンパレータ１２ｂに供給され、出
力信号Ｄｂと比較される。コンパレータ１２ｂからは、
２つのデータが一致するときはローレベル「Ｌ」の信号
が出力され、一方２つのデータが一致しないときはハイ
レベル「Ｈ」の信号が出力される。
【００１７】コンパレータ１２ｂの出力信号はラッチ回
路１２ｃを介してモノマルチバイブレータ１２ｄにトリ
ガ信号として供給される。モノマルチバイブレータ１２
ｄの遅延時間（パルス幅）はＣＲの時定数によって決定
される。
路１２ｃを介してモノマルチバイブレータ１２ｄにトリ
ガ信号として供給される。モノマルチバイブレータ１２
ｄの遅延時間（パルス幅）はＣＲの時定数によって決定
される。
【００１８】以上の構成において、ディジタルビデオ信
号Ｄinのデータは変化しており、バッファ７にディジタ
ルビデオ信号Ｄinが供給されるときはバッファ７の出力
信号Ｄｂは絶えず変化し、コンパレータ１２ｂの出力信
号のレベルも絶えず変化し、モノマルチバイブレータ１
２ｄの出力信号は連続してハイレベル「Ｈ」となる。一
方、バッファ７にディジタルビデオ信号Ｄinが供給され
ないときはバッファ７の出力信号は変化せずコンパレー
タ１２ｂの出力信号はローレベル「Ｌ」のままとなり、
モノマルチバイブレータ１２ｄの出力信号は連続してロ
ーレベル「Ｌ」となる。
号Ｄinのデータは変化しており、バッファ７にディジタ
ルビデオ信号Ｄinが供給されるときはバッファ７の出力
信号Ｄｂは絶えず変化し、コンパレータ１２ｂの出力信
号のレベルも絶えず変化し、モノマルチバイブレータ１
２ｄの出力信号は連続してハイレベル「Ｈ」となる。一
方、バッファ７にディジタルビデオ信号Ｄinが供給され
ないときはバッファ７の出力信号は変化せずコンパレー
タ１２ｂの出力信号はローレベル「Ｌ」のままとなり、
モノマルチバイブレータ１２ｄの出力信号は連続してロ
ーレベル「Ｌ」となる。
【００１９】例えば、コンパレータ１２ｂの出力信号が
図３Ｃに示すようになるとき、ラッチ回路１２ｃの出力
信号は同図Ｄに示すようになり、モノマルチバイブレー
タ１２ｄの出力信号は同図Ｅに示すようになる。ここ
で、Ｔ1，Ｔ3はバッファ７にビデオ信号Ｄinの供給があ
る期間を示しおり、Ｔ2はバッファ７にビデオ信号Ｄin
の供給がない期間を示している。
図３Ｃに示すようになるとき、ラッチ回路１２ｃの出力
信号は同図Ｄに示すようになり、モノマルチバイブレー
タ１２ｄの出力信号は同図Ｅに示すようになる。ここ
で、Ｔ1，Ｔ3はバッファ７にビデオ信号Ｄinの供給があ
る期間を示しおり、Ｔ2はバッファ７にビデオ信号Ｄin
の供給がない期間を示している。
【００２０】図２に戻って、モノマルチバイブレータ１
２ｄの出力信号、つまり信号検出回路１２の出力検出信
号はセレクタ１１に制御信号ＳＷとして供給される。セ
レクタ１１では、制御信号ＳＷがハイレベル「Ｈ」のと
きはバッファ７の出力信号Ｄｂが選択され、ローレベル
「Ｌ」のときはフレームメモリ２の出力信号Ｄａが選択
される。したがって、セレクタ１１の出力信号Ｄｃは、
図３Ｆに示すようにバッファ７にビデオ信号Ｄinが供給
される期間Ｔ1，Ｔ3ではバッファ７の出力信号Ｄｂ（図
３Ｂに図示）となり、ビデオ信号Ｄinが供給されない期
間Ｔ2ではフレームメモリ２の出力信号Ｄａ（図３Ａに
図示）となる。
２ｄの出力信号、つまり信号検出回路１２の出力検出信
号はセレクタ１１に制御信号ＳＷとして供給される。セ
レクタ１１では、制御信号ＳＷがハイレベル「Ｈ」のと
きはバッファ７の出力信号Ｄｂが選択され、ローレベル
「Ｌ」のときはフレームメモリ２の出力信号Ｄａが選択
される。したがって、セレクタ１１の出力信号Ｄｃは、
図３Ｆに示すようにバッファ７にビデオ信号Ｄinが供給
される期間Ｔ1，Ｔ3ではバッファ７の出力信号Ｄｂ（図
３Ｂに図示）となり、ビデオ信号Ｄinが供給されない期
間Ｔ2ではフレームメモリ２の出力信号Ｄａ（図３Ａに
図示）となる。
【００２１】また、信号検出回路１２より出力される制
御信号ＳＷはコントロール信号発生回路５に供給され
る。これは、セレクタ１１で選択される信号に応じて、
フレームメモリ８の書き込みの同期系を切り換える必要
があるからである。
御信号ＳＷはコントロール信号発生回路５に供給され
る。これは、セレクタ１１で選択される信号に応じて、
フレームメモリ８の書き込みの同期系を切り換える必要
があるからである。
【００２２】以上の構成において、バッファ７にディジ
タルビデオ信号Ｄinが供給される期間では、バッファ７
の出力信号Ｄｂがセレクタ１１を介してフレームメモリ
８に蓄えられる。そのため、Ｄ／Ａ変換器９からは、図
５の例と同様にディジタルビデオ信号Ｄinに応じたアナ
ログビデオ信号Ａoutが得られる。
タルビデオ信号Ｄinが供給される期間では、バッファ７
の出力信号Ｄｂがセレクタ１１を介してフレームメモリ
８に蓄えられる。そのため、Ｄ／Ａ変換器９からは、図
５の例と同様にディジタルビデオ信号Ｄinに応じたアナ
ログビデオ信号Ａoutが得られる。
【００２３】バッファ７にディジタルビデオ信号Ｄinが
供給されない期間では、フレームメモリ２の出力信号Ｄ
ａがセレクタ１１を介してフレームメモリ８に蓄えられ
る。そのため、Ｄ／Ａ変換器９からは、Ａ／Ｄ変換器１
に供給されるアナログビデオ信号Ａinと同様のアナログ
ビデオ信号Ａoutが得られる。
供給されない期間では、フレームメモリ２の出力信号Ｄ
ａがセレクタ１１を介してフレームメモリ８に蓄えられ
る。そのため、Ｄ／Ａ変換器９からは、Ａ／Ｄ変換器１
に供給されるアナログビデオ信号Ａinと同様のアナログ
ビデオ信号Ａoutが得られる。
【００２４】このように本例によれば、バッファ７にデ
ィジタルビデオ信号Ｄinの供給がない期間では、Ｄ／Ａ
変換器９からはＡ／Ｄ変換器１に供給されるアナログビ
デオ信号Ａinと同様のアナログビデオ信号Ａoutが得ら
れる。そのため、メモリ８内のデータが不定である電源
オン直後等でも、モニタにノイズ画像等の視聴に耐えら
れない画像が表示されることはなくなる。
ィジタルビデオ信号Ｄinの供給がない期間では、Ｄ／Ａ
変換器９からはＡ／Ｄ変換器１に供給されるアナログビ
デオ信号Ａinと同様のアナログビデオ信号Ａoutが得ら
れる。そのため、メモリ８内のデータが不定である電源
オン直後等でも、モニタにノイズ画像等の視聴に耐えら
れない画像が表示されることはなくなる。
【００２５】また、本例によれば、Ｄ／Ａ変換器９より
Ａ／Ｄ変換器１に供給されるアナログビデオ信号Ａinと
同様のアナログビデオ信号Ａoutが得られるものであ
り、Ａ／Ｄ変換器１およびＤ／Ａ変換器９が正常に動作
しているか否かの確認をすることができる。すなわち、
これらＡ／Ｄ変換器１およびＤ／Ａ変換器９が正常に動
作していないときは、Ｄ／Ａ変換器９よりＡ／Ｄ変換器
１に供給されるアナログビデオ信号Ａinと同様のアナロ
グビデオ信号Ａoutは得られなくなる。
Ａ／Ｄ変換器１に供給されるアナログビデオ信号Ａinと
同様のアナログビデオ信号Ａoutが得られるものであ
り、Ａ／Ｄ変換器１およびＤ／Ａ変換器９が正常に動作
しているか否かの確認をすることができる。すなわち、
これらＡ／Ｄ変換器１およびＤ／Ａ変換器９が正常に動
作していないときは、Ｄ／Ａ変換器９よりＡ／Ｄ変換器
１に供給されるアナログビデオ信号Ａinと同様のアナロ
グビデオ信号Ａoutは得られなくなる。
【００２６】また、図１において、１３はパターン信号
発生回路であり、カラーバー等のビデオ機器でよく使用
されるパターンを表示するパターン信号（ディジタルビ
デオ信号）を発生するものである。上述ではバッファ７
にディジタルビデオ信号Ｄinが供給されないときは、フ
レームメモリ２の出力信号Ｄａをセレクタ１１を介して
フレームメモリ８に蓄えるようにしたものであるが、フ
レームメモリ２の出力信号Ｄａの代わりにパターン信号
発生回路１３より出力されるパターン信号をフレームメ
モリ８に蓄えるようにしてもよい。
発生回路であり、カラーバー等のビデオ機器でよく使用
されるパターンを表示するパターン信号（ディジタルビ
デオ信号）を発生するものである。上述ではバッファ７
にディジタルビデオ信号Ｄinが供給されないときは、フ
レームメモリ２の出力信号Ｄａをセレクタ１１を介して
フレームメモリ８に蓄えるようにしたものであるが、フ
レームメモリ２の出力信号Ｄａの代わりにパターン信号
発生回路１３より出力されるパターン信号をフレームメ
モリ８に蓄えるようにしてもよい。
【００２７】これにより、バッファ７にディジタルビデ
オ信号Ｄinの供給がないときは、Ｄ／Ａ変換器９よりカ
ラーバー等のパターンを表示するアナログビデオ信号Ａ
outが得られ、機器の保守（メンテナンス）に非常に有
効なものとなる。この場合にも、メモリ８内のデータが
不定である電源オン直後等でも、モニタにノイズ画像等
の視聴に耐えられない画像が表示されることはなくな
る。
オ信号Ｄinの供給がないときは、Ｄ／Ａ変換器９よりカ
ラーバー等のパターンを表示するアナログビデオ信号Ａ
outが得られ、機器の保守（メンテナンス）に非常に有
効なものとなる。この場合にも、メモリ８内のデータが
不定である電源オン直後等でも、モニタにノイズ画像等
の視聴に耐えられない画像が表示されることはなくな
る。
【００２８】なお、パターン信号発生回路１３より出力
されるパターン信号をフレームメモリ２に一旦蓄えた後
にバッファ３よりディジタルビデオ信号Ｄoutとして出
力させることもできる。これにより、ディジタルビデオ
機器側でのパターン信号の使用が可能となる。
されるパターン信号をフレームメモリ２に一旦蓄えた後
にバッファ３よりディジタルビデオ信号Ｄoutとして出
力させることもできる。これにより、ディジタルビデオ
機器側でのパターン信号の使用が可能となる。
【００２９】図４は、パターン信号発生回路１３の具体
構成を示している。図において、１３ａはフレームメモ
リ８に供給されるパターン信号が書き込まれているＲＯ
Ｍ、１３ｂはフレームメモリ２に供給されるパターン信
号が書き込まれているＲＯＭである。なお、これらのＲ
ＯＭ１３ａ，１３ｂは共通であってもよい。
構成を示している。図において、１３ａはフレームメモ
リ８に供給されるパターン信号が書き込まれているＲＯ
Ｍ、１３ｂはフレームメモリ２に供給されるパターン信
号が書き込まれているＲＯＭである。なお、これらのＲ
ＯＭ１３ａ，１３ｂは共通であってもよい。
【００３０】また、１３ｃは水平アドレス発生用のカウ
ンタであり、このカウンタ１３ｃには画素クロックＣＬ
Ｋがカウントクロックとして供給されると共に、水平同
期信号ＨＤがリセット信号として供給される。また、１
３ｄは垂直アドレス発生用のカウンタであり、このカウ
ンタ１３ｄには水平同期信号ＨＤがカウントクロックと
して供給されると共に、垂直同期信号ＶＤがリセット信
号として供給される。
ンタであり、このカウンタ１３ｃには画素クロックＣＬ
Ｋがカウントクロックとして供給されると共に、水平同
期信号ＨＤがリセット信号として供給される。また、１
３ｄは垂直アドレス発生用のカウンタであり、このカウ
ンタ１３ｄには水平同期信号ＨＤがカウントクロックと
して供給されると共に、垂直同期信号ＶＤがリセット信
号として供給される。
【００３１】カウンタ１３ｃおよび１３ｄの出力信号は
ＲＯＭ１３ａおよび１３ｂに水平および垂直のアドレス
信号として供給される。そして、ＲＯＭ１３ａより出力
されるパターン信号のデータはラッチ回路１３ｅを介し
てメモリ８に供給されると共に、ＲＯＭ１３ｂより出力
されるパターン信号のデータはラッチ回路１３ｆを介し
てメモリ２に供給される。なお、ラッチ回路１３ｅ，１
３ｆにはクロックＣＬＫがラッチクロックとして供給さ
れる。
ＲＯＭ１３ａおよび１３ｂに水平および垂直のアドレス
信号として供給される。そして、ＲＯＭ１３ａより出力
されるパターン信号のデータはラッチ回路１３ｅを介し
てメモリ８に供給されると共に、ＲＯＭ１３ｂより出力
されるパターン信号のデータはラッチ回路１３ｆを介し
てメモリ２に供給される。なお、ラッチ回路１３ｅ，１
３ｆにはクロックＣＬＫがラッチクロックとして供給さ
れる。
【００３２】なお、ＲＯＭ１３ａ，１３ｂの代わりにＲ
ＡＭを使用して構成することもでき、ＲＡＭを使用する
ことで例えば外部のコンピュータから任意のパターンを
表示するためのパターン信号を書き込んで使用できる等
の利益がある。
ＡＭを使用して構成することもでき、ＲＡＭを使用する
ことで例えば外部のコンピュータから任意のパターンを
表示するためのパターン信号を書き込んで使用できる等
の利益がある。
【００３３】また、上述実施例においては、この発明を
ビデオメモリとしてのフレームメモリ２，８を内蔵した
インテリジェント・ビデオインタフェースに適用した例
を示したが、この発明はビデオメモリを備えていない通
常のビデオインタフェースにも適用できることは勿論で
ある。
ビデオメモリとしてのフレームメモリ２，８を内蔵した
インテリジェント・ビデオインタフェースに適用した例
を示したが、この発明はビデオメモリを備えていない通
常のビデオインタフェースにも適用できることは勿論で
ある。
【００３４】また、上述実施例の信号検出回路１２で
は、バッファ７の出力信号Ｄｂの変化を検出すること
で、ディジタルビデオ信号Ｄinが供給されているか否か
を検出するものであるが、ディジタル同期信号ＤＳinを
使用して検出するようにしてもよい。
は、バッファ７の出力信号Ｄｂの変化を検出すること
で、ディジタルビデオ信号Ｄinが供給されているか否か
を検出するものであるが、ディジタル同期信号ＤＳinを
使用して検出するようにしてもよい。
【００３５】
【発明の効果】第１の発明によれば、Ｄ／Ａ変換器の入
力側にディジタルビデオ信号の供給がないときは、Ａ／
Ｄ変換器の出力信号がＤ／Ａ変換器の入力側に供給され
るため、Ｄ／Ａ変換器からはＡ／Ｄ変換器に供給される
アナログビデオ信号と同様のアナログビデオ信号が得ら
れる。そのため、例えばＤ／Ａ変換器の入力側にビデオ
メモリを有する場合であってメモリ内のデータが不定で
ある電源オン直後等でも、モニタにノイズ画像等の視聴
に耐えられない画像が表示されることを防止することが
できる。また、Ｄ／Ａ変換器からはＡ／Ｄ変換器に供給
されるアナログビデオ信号と同様のアナログビデオ信号
が得られるものであり、Ａ／Ｄ変換器およびＤ／Ａ変換
器が正常に動作しているか否かを確認をすることができ
る。
力側にディジタルビデオ信号の供給がないときは、Ａ／
Ｄ変換器の出力信号がＤ／Ａ変換器の入力側に供給され
るため、Ｄ／Ａ変換器からはＡ／Ｄ変換器に供給される
アナログビデオ信号と同様のアナログビデオ信号が得ら
れる。そのため、例えばＤ／Ａ変換器の入力側にビデオ
メモリを有する場合であってメモリ内のデータが不定で
ある電源オン直後等でも、モニタにノイズ画像等の視聴
に耐えられない画像が表示されることを防止することが
できる。また、Ｄ／Ａ変換器からはＡ／Ｄ変換器に供給
されるアナログビデオ信号と同様のアナログビデオ信号
が得られるものであり、Ａ／Ｄ変換器およびＤ／Ａ変換
器が正常に動作しているか否かを確認をすることができ
る。
【００３６】第２の発明によれば、Ｄ／Ａ変換器の入力
側にディジタルビデオ信号の供給がないときは、パター
ン信号発生手段の出力信号がＤ／Ａ変換器の入力側に供
給されるため、Ｄ／Ａ変換器よりカラーバー等の所定パ
ターンを表示するためのアナログビデオ信号が得られ
る。そのため、機器の保守（メンテナンス）に非常に有
効なものとなる。また、例えばＤ／Ａ変換器の入力側に
ビデオメモリを有する場合であってメモリ内のデータが
不定である電源オン直後等でも、モニタにノイズ画像等
の視聴に耐えられない画像が表示されることを防止でき
る。
側にディジタルビデオ信号の供給がないときは、パター
ン信号発生手段の出力信号がＤ／Ａ変換器の入力側に供
給されるため、Ｄ／Ａ変換器よりカラーバー等の所定パ
ターンを表示するためのアナログビデオ信号が得られ
る。そのため、機器の保守（メンテナンス）に非常に有
効なものとなる。また、例えばＤ／Ａ変換器の入力側に
ビデオメモリを有する場合であってメモリ内のデータが
不定である電源オン直後等でも、モニタにノイズ画像等
の視聴に耐えられない画像が表示されることを防止でき
る。
【図１】この発明に係るビデオインタフェースの実施例
を示すブロック図である。
を示すブロック図である。
【図２】実施例の信号検出回路の構成例を示すブロック
図である。
図である。
【図３】実施例の信号検出回路およびセレクタの動作を
説明するための図である。
説明するための図である。
【図４】実施例のパターン信号発生回路の構成例を示す
ブロック図である。
ブロック図である。
【図５】インテリジェント・ビデオインタフェースの従
来例を示すブロック図である。
来例を示すブロック図である。
１ Ａ／Ｄ変換器 ２，８ フレームメモリ ３，７ バッファ ４ 同期分離回路 ５ コントロール信号発生回路 ６ クロック発生回路 ９ Ｄ／Ａ変換器 １０ 同期発生回路 １１ セレクタ １２ 信号検出回路 １３ パターン信号発生回路
Claims (4)
- 【請求項１】 アナログビデオ信号をディジタル信号に
変換するためのＡ／Ｄ変換器と、ディジタルビデオ信号
をアナログ信号に変換するためのＤ／Ａ変換器を有して
なるビデオインタフェースにおいて、 上記Ｄ／Ａ変換器の入力側にディジタルビデオ信号が供
給されているか否かを検出する信号検出手段と、 この信号検出手段で供給されていないことが検出される
とき、上記Ａ／Ｄ変換器の出力信号を上記Ｄ／Ａ変換器
の入力側に供給する信号選択手段を備えることを特徴と
するビデオインタフェース。 - 【請求項２】 アナログビデオ信号をディジタル信号に
変換するためのＡ／Ｄ変換器と、ディジタルビデオ信号
をアナログ信号に変換するためのＤ／Ａ変換器を有して
なるビデオインタフェースにおいて、 上記Ｄ／Ａ変換器の入力側にディジタルビデオ信号が供
給されているか否かを検出する信号検出手段と、 所定パターンのディジタルビデオ信号を発生するパター
ン信号発生手段と、 上記信号検出手段で供給されていないことが検出される
とき、上記パターン信号発生手段より出力されるディジ
タルビデオ信号を上記Ｄ／Ａ変換器の入力側に供給する
信号選択手段を備えることを特徴とするビデオインタフ
ェース。 - 【請求項３】 上記Ａ／Ｄ変換器の出力側および上記Ｄ
／Ａ変換器の入力側にビデオメモリを備えることを特徴
とする請求項１または２記載のビデオインタフェース。 - 【請求項４】 上記信号検出手段は、ディジタルデータ
の変化を検出すると共に、その検出信号でモノマルチバ
イブレータをトリガすることで出力検出信号を得ること
を特徴とする請求項１または２記載のビデオインタフェ
ース。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21588093A JP3491300B2 (ja) | 1993-08-31 | 1993-08-31 | インタフェース |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21588093A JP3491300B2 (ja) | 1993-08-31 | 1993-08-31 | インタフェース |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774981A true JPH0774981A (ja) | 1995-03-17 |
| JP3491300B2 JP3491300B2 (ja) | 2004-01-26 |
Family
ID=16679792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21588093A Expired - Fee Related JP3491300B2 (ja) | 1993-08-31 | 1993-08-31 | インタフェース |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3491300B2 (ja) |
-
1993
- 1993-08-31 JP JP21588093A patent/JP3491300B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3491300B2 (ja) | 2004-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2928803B2 (ja) | テレビジョン画像表示装置 | |
| JPH0774981A (ja) | ビデオインタフェース | |
| JP5106893B2 (ja) | 表示装置 | |
| JP3974341B2 (ja) | 映像表示装置 | |
| JP3338173B2 (ja) | 映像信号処理装置 | |
| JP2006337732A (ja) | 会議用画像表示システム | |
| JP3402184B2 (ja) | サンプリングクロック発生装置 | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| JP2848578B2 (ja) | 試験用同期信号発生装置 | |
| JP2975469B2 (ja) | 画像評価装置およびこれを使用した画像表示装置 | |
| JP2692499B2 (ja) | 水平方向圧縮伸長回路及び信号処理回路 | |
| JPH0738806A (ja) | 信号切換装置 | |
| JPS61131975A (ja) | 画像処理装置 | |
| KR100232605B1 (ko) | Lcd 모니터의 색신호 동기조정장치 | |
| JPH04356876A (ja) | シンクロナイザ | |
| JP2840429B2 (ja) | 映像信号の通信方法 | |
| JPH06105968B2 (ja) | テレビジヨン受像機 | |
| JPH03125581A (ja) | 多画面テレビ | |
| JPH05292421A (ja) | フィールドメモリのタイミング信号発生回路 | |
| JPH0226835B2 (ja) | ||
| JPH05127645A (ja) | 表示装置 | |
| JPS631589B2 (ja) | ||
| JPS6382180A (ja) | 映像信号変換装置 | |
| JPH0313184A (ja) | 時間伸長回路 | |
| JP2000250502A (ja) | ディスプレイモニタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |