DE3010243C2

DE3010243C2 - Verfahren zur zeilenweisen Abtastung einer Bildvorlage und Einrichtung zur Durchführung eines solchen Verfahrens

Info

Publication number: DE3010243C2
Application number: DE3010243A
Authority: DE
Inventors: Takesada Tokyo Hirose; Hajime Ayase Kanagawa Kanda
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1979-03-17
Filing date: 1980-03-17
Publication date: 1982-07-15
Also published as: JPS6353748B2; DE3010243A1; US4313138A; JPS55124358A

Description

Die Erfindung betrifft ein Verfahren zur zeilenweisen Abtastung einer Bildvorlage der im Oberbegriff des Anspruchs 1 angegebenen Gattung sowie eine Einrichtung zur Durchführung eines solchen Verfahrens.

Bei einem solchen Verfahren, wie es beispielsweise aus der DE-OS 20 15 695 hervorgeht, wird eine logische Verarbeitungseinrichtung für die Abtastsignale verwendet.

Es gibt im Wesentlichen zwei Ausführungsformen von Bildinformations-Lesesystemen mit einer logischen Verarbeitungseinrichtung für die Abtastsignale, nämlich ein System, bei dem die Abtastung in der Nebenabtastrichtung jedesmal dann durchgeführt wird, wenn die Abtastung in der Hauptabtastrichtung beendet ist, sowie ein System, bei dem die Abtastung in der Hauptabtastrichtung und in der Nebenabtastrichtung gleichzeitig durchgeführt werden.

Bei dem zuerst erwähnten System kann es vorkommen, daß Informationen, die zwischen einer bestimmten Zeile in der Hauptabtastrichtung und einer benachbarten Zeile vorhanden sind, nicht einwandfrei abgetastet werden; außerdem werden oft in der Hauptabtastrichtung verlaufende, dünne Zeilen nicht richtig wiedergegeben. Deshalb wird in letzter Zeit in zunehmendem Maße nur noch das zweite System eingesetzt.

Bei einem Bildinformations-Lesesystem, bei dem die Abtastung in Haupt- und Nebenabtastrichtung gleichzeitig durchgeführt werden, können jedoch die Bildvorlagen dann nicht ausreichend exakt wiedergegeben werden, wenn die Abtastzeit für eine Zeile in der Hauptabtastrichtung zu lang angesetzt wird. Es gibt nämlich eine Beziehung zwischen der Ladespeicherzeit Vd und dem Dunkelsignal So des Abtastelementes, also des fotoelektrischen Wandlers, wie in F i g. 1 dargestellt ist Wenn die Abtastzeit r.u lang ist, wird das Dunkelsignal Sd größer; gleichzeitig wird das Dunkelsignal So zusammen mit dem Abtastsignal, das einem bestimmten Bereich der Bildvorlage entspricht, in dem Abtastelement gespeichert so daß der Rauschabstand geringer wird. Hieraus ergibt sich wiederum, daß das Ausgangssignal des Abtastelementes falsche Informationen enthalten kann, nämlich Signalanteile, die keine Beziehung zur Bildvorlage haben.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur zeilenweisen Abtastung einer Bildvorlage der angegebenen Gattung beziehungsweise eine Einrichtung zur Durchführung eines solchen Verfahrens zu schaffen, bei dem beziehungsweise der Abtastsignale mit besserem Rauschabstand und höherem Auflösungsvermögen gewonnen werden.

Bei dem Verfahren der angegebenen Gattung wird diese Aufgabe durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst Bei einer Einrichtung zur Durchführung eines solchen Verfahrens wird diese Aufgabe durch die im kennzeichnenden Teil des Anspruchs 5 angegebenen Merkmale gelöst

Zweckmäßige Ausführungsformen sind in den Unteransprächen zusammengestellt

Die mit der Erfindung erzielten Vorteile beruhen darauf, daß die Abtastung einer Zeile in der Hauptabtastrichtung mehrmals, beispielsweise 4mal, innerhalb der Zeitspanne durchgeführt wird, die zum Lesen einer Zeile zur Verfügung steht; die verschiedenen, bei der Abtastung dieser Zeile gewonnenen Abtastsignale werden gespeichert, wobei das Ergebnis nicht in ein Binärsignal umgewandelt werden muß, sondern auch als analoges Signal weiterverarbeitet werden kann.

Nach der letzte,! Abtastung dieser Zeile wird aus den verschiedenen, gespeicherten Abtastsignalen das eigentliche Abtastsignal der Zeile gebildet, und zwar beispielsweise nach dem Majoritätsprinzip, wie es im Anspruch 2 angegeben wird.

Durch diese »Auswahl des besten Abtastsignals« ergibt sich also eine merkliche Verbesserung des schließlich verwendeten Abtastsignals und damit der erzielbaren Auflösung.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die schematischen Zeichnungen näher erläutert. Es zeigt

Fig. I eine Darstellung der Beziehung zwischen der Ladungsintegrationszeit und dem Dunkelsignal eines kompakten Abtastelementes,

Fig.2 den Schaltungsaufbau einer Einrichtung zur Durchführung des erfindungsgemäßen Verfahrens,

F i g. 3 eine Tabelle der Beziehung zwischen den Eingangs- und Ausgangsdaten einer logischen Schal-

tung der Einrichtung nach F i g, 2, und

Fig.4 ein Zeitdiagramm zur Erläuterung der Funktionsweise der Einrichtung nach F i g. 2.

F i g. 2 zeigt den Schaltungsaufbau einer Einrichtung zur Durchführung des Verfahrens zur zeilenweisen ϊ Abtastung einer Bildvorlage in der Hauptabtastrichtung für ein Bildinformations-Lesegerät; dabei sind folgende Einrichtungen vorgesehen: ein Komparator Q der ein analoges Videoausgangssignal Sm von einem (nicht dargestellten) kompakten Abtastelement mit einem in Schwellwertsignal S„ vergleicht, und das Ergebnis in ein Binärsignal umwandelt; Speicher MX bis M3, die jeweils die Speicherkapazität für eine Zeile haben; ein Adressenzähler ADC zum Zählen des Videotaktes P_vi, um eine Adresse ADD an die Speicher MX bis M 3 ιί anzulegen; eine Majoritäts-Schaltung L zum Festlegen einer Majoritätslogik für die Ausgänge D, ι bis D_n der Speicher MX bis M3 und eines Ausgangs Du des Komparator C; ein Flip-Flop F zum Verriegeln des Ausgangs der Majoritäts-Schaltung L durch den 2u Videotakt />„-, einen Zeilenzähler LNCzum Zählen eines Zeilensynchronisiersignals Lsi, das bei jeder Hauptabtastzeiie erzeugt wird; einen Dekodierer DCD zürn Dekodieren des Ausgangssignals des Zeilenzählers LNC; ein UND-Glied A X zum Abgeben eines :5 Videotakts F„ synchron mit der Bildinformation für eine Zeile, nämlich des Ausgangssignals des Flip-Flops F; und ein UND-Glied /4 2 zum Abgeben eines Zeilensynchronisiersignals L_Si.

In der Majoritäts-Schaltung L sind vier Inversionsschaltungen /, fünf UND-Glieder AND und ein ODER-Glied OR so miteinander verbunden, wie in F i g. 2 dargestellt ist; die Majoritäts-Schaltung L ist so ausgelegt, daß sie einen logischen Ausgang D₁₀ entsprechend den angelegten logischen Signalen D, \ bis J5 Du abgibt, wie in F i g. 3 dargestellt ist. In F i g. 3 ist mit »0« ein weißes Signal und mit »1« ein schwarzes Signal bezeichnet In dem Dekodierer DCD sind die Inversionsschaltungen / und die UND-Glieder AND so, wie in Fig.2 dargestellt, miteinander verbunden; der Dekodierer DCD ist so ausgeführt, daß er Signale S₁ bis Sc zum behalten der Speicher M\ bis Mj beim Schreibbetrieb W oder beim Lesebetrieb R erzeugt, wenn das Zeilensynchronisiersignal L₅, am Eingang anliegt, und daß er auch ein Signal Sdzum Ausführen des Videotaktes /Verzeugt

Bei dieser Ausführungsform des Bildinformations-Lesesystems wird angenommen, daß die Hauptabtastung viermal mit einer Abtastgeschwindigkeit von beispielsweise 5 ms innerhalb der für eine Zeile verfügbaren Lesezeit von beispielsweise 20 ms bei einem 4800 Bit/s-Modem durchgeführt wird, was durch die Übertragungsgeschwindigkeit der von dem Modem an den Übertrager Cgegebenen Daten festgelegt ist. Wenn die analogen Videosignale S_v, 1 bis 5,, 4 für vier Abtastungen der Aten Zeile nacheinander von dem kompakten Abtastelement synchron mit dem Videotakt P,» dessen Frequenz viermal so groß wie die Übertragungsgeschwindigkeit ist, eingegeben werden, wird nunmehr anhand des Zeitdiagramms der F i g. 4 die Arbeitsweise beschrieben, um Daten D_h für die Aten Zeilen aus Binärdaten Dn bis D, 4 von vier Abtastungen zu erhalten, die am Ausgang des Komparator Canliegen.

Bei .der Synchronisierung mit dem Eingang des analogen Videosignals S„- liegt der Videotakt P_n am Eingang des Adressenzählers ADC an, während das Zeilensynchronisiersignal L_u in den Zeilenzähler LNC eingegeben wird. Wenn das Zeilensynchronisiersignal La in den Zeilenzähler LNC eingegeben ist, wird der Wert als [0, 0] gezählt, und das Ausgangssignal S_a des Dekodierers DCD wird auf eine logische [1] gesetzt

Wenn das Signal S_a in dem Zustand [1] ist, wird ein Zeilensynchronisiersignal Lsi, welches für die nächste Verarbeitung erforderlich ist, am Ausgang des UND-Glieds A 2 abgegeben; der Speicher M X wird auf Schreibbetrieb Weingestellt, wodurch die Daten D, \ für eine Abtastung von dem Komparator C Bit für Bit nacheinander entsprechend dem Adressenausgang ADD von dem Adressenzähler ADC in den Speicher M1 eingeschrieben werden. Wenn das Einschreiben der Daten Dn einer Abtastung beendet ist, werden die Daten D-, 2 für die nächste Abtastung von dem Komparator Cabgegeben.

Wenn das Zeilensynchronisiersignal L₅, synchron mit der vorbeschriebenen Funktionsweise eingegeben wird, wird der Zähl wert des Zeilenzählers LNC[Q, I]. Folglich wird der Ausgang des Dekodieren CDC so geschaltet, daß das Signal S;, in den Zustand [1] gesetzt wird, und der Speicher MI wird auf Schreibbetrieb Wgebracht. Dadurch werden die zweiten Date. D-, 2 in den Speicher M 2 und die dritten Daten D, 3 ir. d°n Speicher M 3 geschrieben, wenn das Signal S_c in den Zustand [1] gesetzt ist Wenn die Daten D,₄ für die letzte Abtastung der /-ten Zeile von dem Komparator C abgegeben werd?n, liegen die Daten D,\ bis D/3 am Ausgang der Speicher MX bis M3 an und werden Bit für Bit nacheinander in die Schaltung L eingegeben. Die Schaltung L gibt dann die in Fig.3 dargestellten logischen Daten D, 10 entsprechend d;n jeweils angelegten Daten D, 1 bis D, 4 ab.

Wie am besten aus F i g. 3 zu ersehen ist, wird die Majoritätslogik der Eingangsdaten D, 1 bis D_M der /-ten Zeile erhalten; wenn zwei oder mehr einem schwarzen Signal entsprechende Logikwerte [1] existieren, werden die Daten D₁₀, welche die Bildinformation in der Nebenabtastrichtung des zu übertragenden Bildes sicher abdecken, in Form eines schwarzen Signals [1] abgegeben. Da die Daten D,o zusammen mit dem Videotakt Pw in den Flip-Flop F eingegeben werden. liegen die Daten D, für eine Abtastung der /-ten Zeile am .-.usgang des Flip-Flops F an. Zu diesem Zeitpunkt befindet sich das UND-Glied A 1 im Zustand [1] und wird durch einen Ausgang Sd des Dekodierers DCD geöffnet; ein Videotakt P_v,liegt synchron mit den Daten D,am Ausgang des UND-Gliedes A \ an.

Bestimmte Daten liegen immer am Ausgang des Flip-Flops Fan. In der nachfolgenden Schaltung werden jedoch die Daten durch das Zeilensynchronisiersignal Lsi- das am Ausgang des UND-Glieds A 2 anliegt, und durch den Videotakt P₁,- verarbeitet, welcher danach am Ausgang des UND-Gliedes A i anliegt. Folglich werden von den Daten, die am Ausgang des Flip-Flops F an^|;,o;»en, indem die Daten D\ bis D4 der vorerwähnten vier Abtastungen einer logischen Verarbeitung unterzogen werden, \\w die Daten D,- einer Zeile zu dem Zeitpunkt, wenn sich das Ausgang Sd des Dekodierers DSD in dem Zustand [1] befindet, in der (nicht dargestellten) nächsten Verarbeitungsschaltung als normale Daten übernommen.

Wenn also eine Datenverarbeitung, beispielsweise eine Kodierung, in der nächsten Verarbeitungsschaltung durchgeführt wird und die verarbeiteten Daten über ein Modem zu einem Faksimile-Empfänger übertragen werden, kann mittels des Empfängers eine ausgezeichnete Bildwiedergabe erhalten werden.

Da bei dieser Ausführungsform die Hauptabtastung

viermal innerhalb der Zeit durchgeführt wird, die zum Lesen einer Zeile zur Verfugung steht, kann die Ladungsir.tegrationszeit verkürzt werden; folglich kann der Rauschabstand verbessert werden. Da die Bildinformation einer Zeile mit Hilfe der Majoritätslogik der durch die vier Abtastungen erhaltenen Daten erhalten wird, können dünne «chwache Zeilen in der Hauptabtastrichtung des zu übertragenden Bildes in dem Faksimileempfänger zuverlässig wiedergegeben werden. Ferner können punktierte Schmutzflecken bzw. Verschmutzungen und Staub auf der Vorlage bei der Verarbeitung beseitigt werden. Außerdem können Fehlcrbits. die durch Rauschen während der Abtastung hervorgerufen werden, bei der logischen Verarbeitung entfernt werden. Infolgedessen kann eine Aufzeichnung in dem Faksimileempfänger ohne irgendwelche wandernden Lichtpunkte wiedergegeben werden.

Bei der beschriebenen Ausführungsform ist die Schaltung L so ausgelegt, daß die Ausgangsdaten D, ο in den Zustand fl] gebracht sind, wenn sich von den Daten D, bis D, 4 für die vk-r Abtastungen der /ten Zeile, die in die logische Schaltung L eingegeben werden, zwei oder mehr Bits in dem Zustand [1] befinden. Vorzugsweise ist der logische Aufbau der Schaltung L logisch »0«, wenn sich nur die Daten Dn und Du in dem Zustand »I« befinden, da sie eine enge Beziehung zu der Bildinformation der vorhergehenden Zeile (i — 1) und der nachfolgenden Zeile (i + 1) haben.

Ferner kann die Schaltung L so ausgeführt sein, daß ihr Ausgang in den Zustand »1« gesetzt wird, wenn nur drei oder mehr Bits von den Ausgangsdaten sich in dem Zustand »I« befinden. Außerdem kann die logische Schaltung L programmierbar ausgeführt sein, so daß ein passendes Programm entsprechend dem Zustand eines zu übertragenden Vorlagenbildes und einer gewählten Abtastzeilendichte ausgewählt wird.

Die Zahl der Hauptabtastungen, die in der für eine Zeile zur Verfugung stehenden Zeit durchgeführt werden und folglich die Anzahl der Daten, die in die Schaltung /.einzugeben sind, kann in Abhängigkeit von der ausgewählten Abtastung dann, wie gewünscht, eingestellt werden.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

t. Verfahren zur zeilenweisen Abtastung einer Bildvorlage in der Hauptabtastrichtung für ein Bildinformations-Lesesystem mit einer logischen Verarbeitungseinrichtung Für die Abtastsignale, dadurch gekennzeichnet, daß die Abtastung einer Zeile in der Hauptabtastrichtung mehrmals innerhalb der Zeitspanne durchgeführt wird, die zum Lesen einer Zeile zur Verfügung steht, daß die verschiedenen, bei der Abtastung dieser Zeile gewonnenen Abtastsignale gespeichert werden, und daß nach der letzten Abtastung dieser Zeile aus den gespeicherten Abtastsignalen das eigentliche Abtastsignal der Zeile gebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die verschiedenen Abtastsignale der Zeile in digitaler Form gespeichert werden, und daß aus den einzelnen Bits der einzelnen Abtastsignale nach einem Majoritätsprinzip das eigentliche Abtastsignal£°bildet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß eine Stelle des eigentlichen Abtastsignals den logischen Wert »1« enthält, wenn eine bestimmte Zahl der zugehörigen Bitstellen der Abtastsignale den Binärwert »1« hat
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß jede Zeile viermal abgetastet wird, und daß eine Stelle des eigentlichen Abtastsignals den Binärwert »1« erhält, wenn zumindest zwei Binärwerte der zugehörigen Stellen der Abtastsignale den Binärwert »l« haben.
5. Einrichtung zur Durchführung des Verfahrens nach einem der Ansprüche bis 4 gekennzeichnet durch einen Komparator (C) für den Vergleich des analogen Videosignals (S„) mi· einem Schwellwertsignal (Sii) zur Bildung eines Binärsignals, durch Speicher (Mi — M3) für die Abtastsignale dieser Zeile, und durch eine Majoritäts-Schaltung (L) für die Bildung des eigentlichen Abtastsignals aus den gespeicherten Abtastsignalen.
6. Einrichtung nach Anspruch 5, gekennzeichnet durch einen Adressenzähler (ADC) zum Zählen des Videotaktes (P_n) und zur Zuführung einer Adresse (ADD)zu den Speichern (M X-M3).