DE2805601A1

DE2805601A1 - Schaltungsanordnung zur digitalen korrektur von zeitbasisfehlern eines fernsehsignals

Info

Publication number: DE2805601A1
Application number: DE19782805601
Authority: DE
Inventors: Helmut Mach
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1977-02-22
Filing date: 1978-02-10
Publication date: 1978-08-24
Also published as: AT347511B; ES467134A1; FR2381428A1; US4215376A; IT1094214B; NL7801868A; CH623697A5; GB1553200A; BE864128A; AU511213B2; DE2805601C2; FR2381428B1; CA1134022A; IT7820416A0; AU3343978A; ATA117177A; JPS6258196B2; JPS53104116A

Description

A.PHN.

Schaltungsanordnung zur digitalen Korrektur von Zeitbasis-

fehlern eines Fernsehsignals.

Die Erfindung betrifft eine Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines Fernsehsignals, das mit einer bestimmten Taktfrequenz in einem Analog-Digital-Wandler in digitale Fernsehsignale umgewandelt wird, die zur Korrektur von Zeitbasisfehlern in eine eine vorgegebene Anzahl von Adressen aufweisende Speichereinrichtung mit direktem Zugriff eingeschrieben und wieder aus derselben ausgelesen werden, wonach sie mit einem Digital-Analog-Wandler wieder in ein analoges Fernsehsignal umgewandelt werden. Derartige Schaltungsanordnungen sind beispielsweise aus dem Artikel "Digital time base correction of videotaperecorders", erschienen in der Zeitschrift "MONITOR-PROC. IREE, April 1976, Seiten 118-122", bekannt. Wie in diesem Artikel beschrieben ist, werden hierbei Zeitbasisfehler dadurch korrigiert, dass

809836/0602

A.PHN.8741. 26-8-,977.

das fehlerbehaftete Fernsehsignal in digitaler Form mit einer variablen Taktfrequenz in eine Speichereinrichtung mit direktem Zugriff eingeschrieben und mit einer konstanten Taktfrequenz aus derselben ausgelesen wird, wobei die variable Taktfrequenz in Abhängigkeit des jeweils vorhandenen Zeitbasisfehlers gebildet wird. Hierdurch werden von Zeitbasisfehlern befreite digitale Fernsehsignale erhalten, die anschliessend wieder in ein analoges Signal umgewandelt werden. Der maximale Zeitbasisfehler, der von solchen Schaltungsanordnungen korrigiert werden kann, ist dabei dadurch begrenzt, dass die Variation der Taktfrequenz für das Einschreiben der digitalen Fernsehsignale in die Speichereinrichtung im Hinblick auf die jeweiligen Eigenschaften derselben nicht beliebig gross gemacht werden kann. Rasche grössere Änderungen des Zeitbasisfehlers, die beispielsweise zufolge von Phasensprüngen während des Wechsels von einem Halbbild zum darauffolgenden Halbbild bei der Wiedergabe von in einzelnen Spuren auf einem Aufzeichnungsträger gespeicherten Fernsehsignalen auftreten, können daher nicht ohne weiteres korrigiert werden. Solche Schaltungsanordnungen weisen auch einen variablen und deshalb besonders störenden minimalen Restfehler auf, der von der Regelgüte, der Schleifenverstärkung der Schaltungsanordnung und dgl. abhängig ist und nur mit relativ grossem Aufwand hinsichtlich seiner Schwankungen entsprechend klein gehalten werden kann.

Die Erfindung hat sich zum Ziel gesetzt, Schaltungsanordnungen der eingangs genannten Gattung hinsichtlich ihres

⁵ " 2805801

A. PHN. 26-8-1977.

Regelverhaltens für die Korrektur von Zeitbasisfehlern weiter zu verbessern. Erfindungsgemässe Schaltungsanordnungen weisen hierzu das Kennzeichen auf, dass eine Adressierschaltung für die Speichereinrichtung vorgesehen ist, welche die digitalen Fernsehsignale einschreibt und dazwischen ebenfalls mit der Taktfrequenz aus entsprechend dem Betrag und Vorzeichen des Zeitbasisfehlers ausgewählten Adressen der Speichereinrichtung wieder ausliest, dass eine Erkennschaltung zur Feststellung des Zeitbasisfehlers vorgesehen ist, die einen Phasendiskriminator aufweist, dem ein vom Fernsehsignal abgetrenntes Vergleichssignal zugeführt wird, dass mit einem Soll-Signal verglichen ein Ausgangssignal ergibt, welches in mit einem vorgegebenen Zeitintervall quantisierte digitale Zeitbasis—Fehlersignale um— gewandelt wird, wobei das durch die Taktfrequenz festgelegte Zeitintervall und das vorgegebene Zeitintervall zur Bildung der digitalen Zeitbasis—Fehlersignale zueinander in einem ganzzahligen Verhältnis stehen, und dass die digitalen Zeitbasis-Fehlersignale der Adressierschaltung zugeführt werden, welche in Abhängigkeit von der Anzahl der in den digitalen Zeitbasis-Fehlersignalen enthaltenen durch die Taktfrequenz festgelegten Zeitintervalle gegenüber der Anzahl der Adressen der Speichereinrichtung die Auswahl der auszulesenden Adressen der Speichereinrichtung steuert. Auf diese Weise werden Zeitbasis-Fehler dadurch korrigiert, dass die digitalen Fernsehsignale aus jeweils ganz bestimmten Adressen der Speichereinr:chtung ausgelesen werden, wobei die Auswahl dieser Adressen

809834/0602

A.PHN. 26-8-1977

vom Betrag und Vorzeichen des Zeitbasisfehlers abhängig ist. Sowohl das Einschreiben der digitalen Fernsehsignale in die Adressen der Speichereinrichtung als auch das Auslesen derselben erfolgt dabei mit einer konstanten Taktfrequenz. Hierdurch können insbesondere auch grössere Zeitbasisfehler korrigiert werden, weil die obere Grenze hierfür durch die Speicherkapazität im Zusammenhang mit der Taktfrequenz bestimmt ist. Ein weiterer Vorteil besteht darin, dass durch die Bildung von digitalen Zeitbasis-Fehlersignalen die Zeitfehlerkorrektur auf vollkommen digitaler Basis erfolgt, wodurch im Gegensatz zu den eingangs angeführten bekannten Schaltungsanordnungen, bei welchen analoge Zeitbasis-Fehlersignale ausgewertet werden, keinerlei Drifterscheinungen auftreten. Ferner besitzt eine erfindungsgemässe Schaltungsanordnung stets einen konstanten minimalen Restfehler, der nur von der Taktfrequenz für das Einschreiben der digitalen Fernsehsignale in die Speichereinrichtung und das Auslesen derselben aus der Speichereinrichtung abhängig ist, wodurch variable Zeitbasisschwankungen zufolge des Restfehlers, die sich relativ stark störend bemerkbar machen, vermieden sind.

Als besonders vorteilhaft hat sich erwiesen, wenn das durch die Taktfrequenz festgelegte Zeitintervall ein ganzzahliges Vielfaches, vorzugsweise das vierfache Vielfache, des vorgegebenen Zeitintervalls zur Bildung der digitalen Zeitbais-Fehlersignale ist und an den Ausgang der Speichereinrichtung mit direktem Zugriff ein Zwischenspeicher angeschlossen ist, in den das aus einer Adresse der Speicherein-

809834/06*1?

A.PHN. 26-8-1977·

- ^§ - 2805801

riclitung ausgelesene digitale Fernsehsignal übertragen wird und jeweils für eine Zeitspanne in demselben gespeichert bleibt, welche durch die Anzahl der in den digitalen Zeitbasis-Fehlersignalen enthaltenen vorgegebenen Zeitintervalle bestimmt ist, die zusätzlich zu der Anzahl der in den digitalen Zeitbasis-Fehlersignalen enthaltenen durch die Taktfrequenz festgelegten Zeitintervalle enthalten sind. Auf diese Weise ist es möglich bei einer bestimmten Taktfrequenz für das Einschreiben der digitalen Fernsehsignale in die Speichereinrichtung und das Auslesen derselben aus der Speichereinrichtung den verbleibenden minimalen Restfehler noch weiter zu verkleinern.

Ferner hat sich als vorteilhaft erwiesen, wenn die digitalen Zeitbasis-Fehlersignale über ein digitales Tiefpassfilter geleitet werden. Auf diese Yeise wird erreicht, dass die digitalen Zeitbasis-Fehlersignalen von hochfrequenten Störungen und Rauschanteilen befreit werden, was sich auf die Genauigkeit der Korrektur des jeweiligen Zeitbasisfehlers vorteilhaft auswirkt.

Im Hinblick aus eine kostensparende Ausführungsform hat sich als vorteilhaft erwiesen, wenn die Speichereinrichtung mindestens zwei im Multiplexbetrieb arbeitende Speicher mit direktem Zugriff aufweist, wobei das Einschreiben aufeinanderfolgender digitaler Fernsehsignale in die Speichereinrichtung abwechselnd in einen der Speicher derselben erfolgt. Bei einer bestimmten Taktfrequenz für die Speichereinrichtung als Ganzes ist es auf die ¥eise möglich, für die

809834/0802

" 280560)

A.PHN.8741 26-8-1977.

einzelnen Speicher, die nunmehr mit einer niedrigeren Taktfrequenz betrieben werden, entsprechend langsamere Speicher zu verwenden, die wesentlich preisgünstiger sind als schnelle Speicher oder bei gleichem Preisaufwand Speicher mit grösserer Kapazität vorzusehen, mit welchen dann auch entsprechend grössere Zeitbasisfehler korrigiert werden können.

Die Erfindung wird im folgenden an Hand der Zeichnung näher erläutert, in welcher einige Ausführungsbeispiele der Erfindung, aus die sie jedoch nicht beschränkt sein soll, in Form von Blockschaltbildern dargestellt sind. Fig» 1 zeigt den prinzipiellen Aufbau einer erfindungsgemässen Schaltungsanordnung. In Fig. 2 ist eine Weiterbildung der Schaltungsanordnung nach Fig. 1 dargestellt, bei der die digitalen Zeitbasis—Fehlersignale entsprechend einem Zeitintervall quantisiert sind, das kleiner ist als das Zeitintervall, mit dem die digitalen Fernsehsignale entsprechend der Taktfrequenz aufeinander folgen. Fig. 3 zeigt eine andere Weiterbildung der Schaltungsanordnung nach Fig. 1, bei der zwei im Multiplexbetrieb arbeitende Speicher mit direktem Zugriff zur An-

^O wendung gelangen.

In Fig_s 1 ist mit 1 der Eingang der Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines Fernsehsignals beseiehnsi, assi das fehlerbehaftete Fernsehsignal zugeführt -.-iird, welciiGs beispielsweise von einem

-* Wiedergabegerät geliefert -^ircL, das mittels Magnetköpfen ein Magnetband ε/itas ;.3ΐ_Γ, ε,'αί? aezi ein Fernsehsignal in nebeneinaiid.erliegen-:-;-5;."i ST^rss ^ξ,^π&ϊγ.sob. gespeichert ist, und das

A.PHN.

« _ 26-8-1977.

zur Wiedergabe auf dem Bildschirm eines Fernsehempfängers bestimmt ist. Die in einem derartigen wiedergegebenen Fernsehsignal enthaltenen Synchronisationsimpulse sind vielfach zeitlich so instabil, dass die Bildwiedergabe mit einem Fernsehempfänger ohne das Vorsehen zusätzlicher Massnahmen nicht möglich ist, da sonst Bildstandschwankungen auftreten. Zur Korrektur solcher Zeitbasisfehler in einem Fernsehsignal dient die im folgenden beschriebene Schaltungsanordnung, welche die Zeitbasisfehler so weit ausregelt, dass eine Wiedergabe mit einem üblichen Fernsehempfänger ohne das Vorsehen zusätzlicher Massnahmen in demselben möglich ist.

Das dem Eingang 1 der Schaltungsanordnung zugeführte Fernsehsignal gelangt vorerst an den Eingang 2 eines Analog-Digital-Wandlers 35 in dem es in digitale Signale umgewandelt wird, die dann an den einzelnen Ausgängen h des Wandlers zur Verfügung stehen. Die amplitudenmässige Quantisierung des Fernsehsignals zu den einzelnen Abtastzeitpunkten wird dabei entsprechend den Systenianforderungen gewählt, woraus eine bestimmte bit Anzahl folgt. Die Festlegung der zeitlichen Abtastzeitpunkte des Fernsehsignals geschieht in üblicher Weise mittels eines impulsförmigen Signals mit einer bestimmten Taktfrequenz, das von einem Oszillator 5 geliefert wird, von dessen Ausgang 6 es an einen weiteren Eingang 7 des Analog-Digital-Vandlers gelangt. Beim vorliegenden Aus-

^5 führungsbeispiel sei anpnjcien, dass die Takt frequenz 5 MKz letragx, was aufgru:; z\es r::ai:i^_;:rens e^ni: Tv-zuir^'Cr.zizibreite cle 5 Signals ve;: 'Z - ~ >--~-z =r.-c-i;:ri;hi - ~:i,,i ^_.::i;iU3 J-Ui-

b u S Ο 4 -■ : ■:. - .

A.PHN. -S- 26-8-1977.

reichend ist, da die von einem für den Heimgebrauch bestimmten Wiedergabegerät gelieferten Fernsehsignale eine Frequenzbandbreite in derselben Grössenordnung haben. Aufgrund der Wahl dieser Taktfrequenz stehen daher alle 200 nsec an den Ausgängen 4 des Analog-Digital-Wandlers den bei den jeweiligen Abtastzeitpunkten des Fernsehsignals vorhandenen Amplituden desselben entsprechende digitale Signale zur Verfügung.

Diese digitalen Signale werden mit der gleichen Taktfrequenz in aufeinanderfolgende Adressen der Speichereinrichtung mit direktem Zugriff, die im vorliegenden Fall durch einen einzelnen auch als "random access memorie" oder kurz RAM bezeichneten Speicher 8 gebildet ist, eingeschrieben, wozu die Ausgänge h des Wandlers 3 mit entsprechenden

'5 Eingängen 9 des Speichers 8 verbunden sind. Die Auswahl der jeweiligen Adressen des Speichers 8, in welche die digitalen Fernsehsignale eingeschrieben werden sollen, erfolgt mit Hilfe einer Adressierschaltung 10, der hierzu an einem Eingang 11 das die Taktfrequenz bestimmende Signal des Oszillators 5 zugeführt wird. Dieses Signal gelangt an eine Impulszentrale 12, von der aus mit dem Signal der Taktfrequenz ein Zähler 13 gespeist wird, der an seinen Ausgängen 14 Steuersignale abgibt, die entsprechend seinem Zählerstand die einzelnen Adressen festlegen. Über eine Schalteranordnung 15 ~* gelangen diese Steuersignale an Ausgänge 16 der Adressierschaltung, welche mit entsprechenden Eingängen 17 des Speichers 8 verbunden sind. Der eigentliche Befehl zum Ein-

809834/0602

A. PHN.

schreiben eines digitalen Fernsehsignals in die entsprechend ausgewählte Adresse wird ebenfalls vom Signal der Taktfrequenz abgeleitet, indem ein diesbezügliches Steuersignal von der Impulszentrale 12 an einen Ausgang 18 der Adressierschaltung gelangt, der mit einem entsprechenden Eingang 19 des Speichers 8 verbunden ist. In dem Speicher 8 verbleiben nun die digitalen Signale für eine ganz bestimmte Zeitspanne, wobei durch entsprechende Wahl dieser Zeitspanne Zeitbasisfehler ausgeglichen werden können, wie noch im folgenden beschrieben wird. Diese durch den Zeitbasisfehler bestimmte Zeitspanne legt jeweils ganz bestimmte Adressen des Speichers 8 fest, aus denen die digitalen Fernsehsignale wieder auszulesen sind. Das Auslesen selbst erfolgt mit der gleichen Taktfrequenz wie das Einschreiben. Die diesbezüglichen Steuerbefehle kommen wieder von der Adressierschaltung 10. Der eigentliche Befehl zum Auslesen eines digitalen Fernsehsignals wird wieder von der Impulszentrale 12 geliefert und gelangt von einem Ausgang der Adressierschaltung an einen entsprechenden Eingang 21 des Speichers 8. Das diesbezügliche Steuersignal für das Auslesen des Speichers 8 ist daher wieder vom Signal des Oszillators 5 abgeleitet, wodurch alle 200 nsec die betreffenden Adressen des Speichers ausgelesen werden. Das Auslesen des Speichers erfolgt hiebei zwischen zwei Einschreibvorgängen in den Speicher, also jeweils 100 nsec. nach einem vorgehenden Einschreibvorgang. Für das vorliegende Ausführungs-

809834/0602

A.PHN. 26-8-1977.

-TQ-

beispiel ist daher ein Speicher zu verwenden, der es gestattet, nach etwa 100 nsec in einer Speicherposition einzuschreiben V\ oder auszulesen. Die jeweils auszulesenden Adressen des Speicher s werden analog zum Einschreiben von an den Ausgängen 16 des Adressierschaltung auftretenden Steuersignalen bestimmt, wozu von der Impulszentrale 12 her die Schaltereinrichtung 15 umgeschaltet wird, wonach dann diese Ausgänge von einer noch im folgenden beschriebenen Einrichtung der Adressierschaltung her die entsprechenden Steuersignale zugeführt werden. Die aus den Adressen des Speichers 8 ausgelesenen digitalen Fernsehsignale gelangen an di« Ausgänge 22 desselben, von welchen sie den Eingängen 23 eines Digital-Analog-Wandlers 2k zugeführt werden, an dessen Ausgang 25 dann das hinsichtlich allfällige Zietbasisfehler korrigierte analoge Fernsehsignal zur Verfügung steht.

Um die Korrektur eines Zeitbasisfehlers vornehmen zu können, ist es natürlich erforderlich, den Betrag und das Vorzeichen des jeweiligen Zeitbasisfehlers zu kennen. Hiezu wird vom Fernsehsignal in üblicher ¥eise ein Vergleichssignal abgetrennt, das beispielsweise aus den Zeilensynchronisationsimpulsen des Fernsehsignals bestehen kann. Dies geschieht in einer Abtrennstufe 26, der an iturem Eingang 27 das dem Eingang 1 der Schaltungsanordnung zugeführte Fernsehsignal zugeleitet wird und die an ihrem Ausgang 28 die Zeilensynehronisationsimpulse des Fernsehsignals liefert, in deren zeitlicher Aufeinanderfolge sich der jeweilige Zeitbasisfehler wiederspiegelt.

A.PHN.

Zur Feststellung des Betrages und Vorzeichens des jeweiligen Zeitbasisfehlers dient- eine Erkennschaltung 29, der an ihrem Eingang "}0 das Ausgangs signal der Abtrennstufe 26 zugeführt wird. Diese Erkennschaltung 29 weist einen Phasendiskriminator 31 auf, der in üblicher Weise den Phasenunterschied zwischen aufeinanderfolgenden Zeilensynchronisationsimpulsen feststellt. Beim vorliegenden Ausführungsbeispiel ist hiezu eine Schwungradschaltung vorgesehen, die vielfach auch als "phase locked loop" oder kurz PLL-Schaltung bezeichnet wird und die mit einem das Soll-Signal für den Phasendiskriminator liefernden, in seiner Frequenz variablen Oszillator 32 arbeitet, dem wiederum vom Phasendiskriminator 3I her über ein Tiefpassfilter 33 in üblicher Weise ein Regelsignal zugeführt wird. Auf diese Weise bildet der Phasendiskriminator 31 ) dem an seinem Eingang 3^ die Zeilensynchronisationsimpulse zugeführt werden, an seinem Ausgang 35 ein dem jeweiligen Zeitbasisfehler proportionales Fehlersignal, welches je nach, der Wahl des Phasendiskriminators ein analoges oder digitales Signal sein kann. Beim vorliegenden Ausführungsbeispiel wird angenommen, dass ein analoges Signal vorliegt. Dieses analoge Zeitbasis-Fehlersignal, dessen jeweilige Amplitude Zeitabschnitten proportional ist, welche den Zeitbasisfehler wiederspiegeln, wird dem Eingang 36 eines weiteren Analog-Digital-Wandlers 37 zugeführt, um daraus ein digitales Zeitbasis-Fehlersignal zu gewinnen, welches dann an den Ausgängen 38 des Wandlers, die gleichzeitig Ausgänge der Erkennschaltung

A.PHN.874t AS 2

29 sind, zur Verfügung steht.

Die digitalen Zeitbasis-Fehlersignale werden zu

Abtastzeitpunkten, die im Takt der Zeilensynchronisatxonxmpulse aufeinander folgen, bestimmt, wozu die dem Eingang 30 der Erkennschaltung 29 zugeführten Zeilensynchronisationsimpulse auch an einen weiteren Eingang 39 des Wandlers 37 gelangen. Eine häufigere Abtastung ist im vorliegenden Fall nicht notwendig, da ja auch die Bestimmung des Fehlers nur im Takt der Zeilensynchronisationsimpulse erfolgt. Die Quantisierung der Amplituden des analogen Zeitbasis-Fehlersignals zur BiI-bung der digitalen Zeitbasis-Fehlersignale in den einzelnen Abtastzeitpunkten erfolgt in Einheiten, die einem vorgegebenen Zeitintervall entsprechen, woraus sich dann eine entsprechende bit Anzahl ergibt. Beim vorliegenden Ausfülirungsbei— spiel wird angenommen, dass dieses Zeitintervall 200 nsec betragen soll. Dieses Zeitintervall ist daher gleich jenem Zeitintervall, das durch die Taktfrequenz für das Einschreiben der digitalen Fernsehsignale in die Adressen des Speichers 8 bestimmt ist. Diese beiden Zeitintervalle müssen stets in einem ganzzahligen Verhältnis zueinander stehen, das im vorliegenden Fall Eins ist, damit den Fehlereinheiten entsprechende Korrektureinheiten zugeordnet werden können. Im vorliegenden Fall entspricht daher einem Fehler bit die zeitliche Verzögerung um eine Adresse im Speicher 8. Damit ist der Zusammenhang zwischen dem digitalen Zeitbasis-Fehlersignal und den einzelnen Adressen im Speicher 8 hergestellt.

8G9834/0602

A. PHN. 7 26-8-1977.

Die auf die vorstehend erwähnte Art und ¥eise gewonnenen digitalen Zeitbasis-Fehlersignale, die natürlich auch eine Kennzeichnung des Vorzeichens des Zeitbasisfehlers enthalten, werden nun von den Ausgängen 38 der Erkennschaltung 29 Eingängen ^O der Adressierschaltung 10 zugeführt, um Steuersignale zu gewinnen, die festlegen, nach welcher dem jeweiligen Zeitbasisfehler entsprechender zeitlicher Verzögerung die in die einzelnen Adressen des Speichers 8 eingeschriebenen digitalen Fernsehsignale denselben wieder entnom men werden müssen. Dies geschieht in der Weise, dass in Abhängigkeit des gewonnenen digitalen Zeitbasis—Fehlersignals jene Adresse im Speicher zum Auslesen aufgesucht wird, in der gerade jenes digitale Fernsehsignal enthalten ist, das jenem Zeitpunkt entspricht, der um den jeweiligen Zeitbasis— fehler korrigiert ist. Damit erfolgt die Korrektur des Zeitbasisf ehlers auf rein digitaler Basis. Die Adressierschaltung 10 bildet daher aus den ihr zugeführten digitalen Zeit— basis-Fehlersignalen digitale Steuersignale, die wie erwähnt an den Ausgängen 16 derselben zur Verfugung stehen und den Eingängen 17 des Speichers 8 zugeführt werden, wodurch die Auswahl der betreffenden Adressen im Speicher 8 erfolgt.

Auf diese Weise ist der Regelbereich für die Korrektur von Zeitbasisfehlern einerseits hinsichtlich des Maxi— malbetrages durch die Kapazität in bezug auf die Anzahl der Adressen des Speichers 8 und andererseits hinsichtlich des Minimalbetrages durch die gewählte Taktfrequenz für das

80983 4/060?

A.PHN.

._M 26-8-1977.

Air

Einschreiben in den Speicher festgelegt. Beim vorliegenden Ausführungsbeispiel entspricht der Taktfrequenz eine Zeitspanne von 200 nsec, so dass dies die kleinsten ausregelbaren Zeitbasisfehler sind. Nimmt man an, dass der Speicher beispielsweise eine Kapazität von 1.024 bit besitzt, so vergibt sich damit, wenn der Zeitbasisfehler mit dem Betrag Null auf die halbe Speicherkapazität gelegt wird, ein maximaler Regelbereich für den Zeitbasisfehler von £ 102,4 /usec, was etwa +_ 1,5 Zeilen des Fernsehsignals entspricht.

Liegt kein Zeitbasisfehler vor, so werden mit der Taktfrequenz jene Adressen des Speichers 8 ausgelesen, die entsprechend dem Einschreiben des digitalen Fernsehsignals fortlaufend der halben Speicherkapazität entsprechen. Stellt hingegen die Erkennschaltung 29 einen Zeitbasisfehler fest, so wird entsprechend dem Betrag und Vorzeichen desselben eine Adresse des Speichers 8 ausgelesen, die entweder vor oder nach der, der jeweiligen halben Speicherkapazität entsprechenden Adresse liegt. Eine solche Adresse wird von der Adressierschaltung 10 bestimmt, was einfach nach der Rechenvorschrift

X_A = S_A - (f _± F)

geschieht, wobei X. die gesuchte Adresse, S. die letzte Adresse, in welche in digitales Fernsehsignal eingeschrieben wurde, K die Kapazität des Speichers und F den jeweiligen digitalen Zeitbasis-Fehler bedeutet. Die Durchführung dieser Rechen-Vorschrift innerhalb der Adressierschaltung 10 kann auf die verschiedenste Art und Weise erfolgen, beispielsweise mit

809834/060?

A.PHN.8741. 26-8-1977·

Hilfe von Addierwerken oder einem Vorwärts-Rückwärtszähler und dergleichen. Beim vorliegenden Ausführungsbeispiel sind hiezu zwei Addierwerke 41 und 42 vorgesehen. Dem Addierwerk *H werden hiebei einerseits über die Eingänge 4θ der Adressierschaltung die digitalen Zeitbasis-Fehlersignale und andererseits über Eingänge 43 ein einem Festwertspeicher entnommenes konstantes, der halben Speicherkapazität entsprechendes digitales Signal zugeführt und in demselben dem Betrag und Vorzeichen nach miteinander verknüpft. Die an den Ausgangen 44 des Addierwerkes 41 auftretenden Signale werden Eingängen 45 des Addierwerkes 42 zugeführt, dem an den weiteren Eingängen 46 ausserdem die an den Ausgängen 24 des Zählers 13 auftretenden Signale zugeleitet werden, welche die Adresse des Speichers 8 angeben, in die zuletzt ein digitales Fernsehsignal eingeschrieben wurde. Auch diese dem Addierwerk 42 zugeführten Signale werden in demselben dem Betrag und Vorzeichen nach miteinander verknüpft, womit ge— mäss der angeführten Rechenvorschrift an den Ausgängen 47 dieses Addierwerkes 42 Steuersignale entstehen, welche die gesuchte Adresse des Speichers 8, in der sich das hinsichtlich des jeweiligen Zeitbasisfehlers korrigierte digitale Fernsehsignal befindet, kennzeichnen. Bei jedem Lesevorgang stehen diese Ausgänge 47 über die Schaltereinrichtung 15 mit den Ausgängen 16 der Adressierschaltung in Verbindung, von welchen die Steuersignale zu den Eingängen I7 des Speichers 8 gelangen.

809834/060?

A.PHN. 26-8-1977-

¥ie aus vorstehendem ersichtlich, lassen sich mit einer derartigen Schaltungsanordnung insbesondere auch grössere Zeitbasisfehler ausgleichen, wobei dies ausschliesslich auf digitaler Basis geschieht, wodurch keine Toleranz- und Drifteinflusse auftreten, im Gegensatz zu Schaltungsanordnungen, bei welchen das Zeitbasis-Fehlersignal auf analoger Basis verarbeitet wird. Ausserdem ist der verbleibende Restfehler stets konstant, da er nur von der gewählten Taktfrequenz und nicht von der Güte der Regelschaltung, ihrer SchleifenverStärkung u.dgl. abhängig ist, so dass zufolge des Restfehlers keine variablen Bildstandschwankungen auftreten. Die Grosse des maximalen Regelbereiches ist dabei wie bereits erwähnt durch die Kapazität des Speichers und die gewählte Taktfrequenz gegeben. Selbstverständlich können mit einer solchen Schaltungsanordnung Zeitbasisfehler sowohl von schwarz/weiss Fernsehsignalen als auch von Farbfernsehsignalen korrigiert werden.

Beim Ausführungsbeispiel nach Fig. 2 wird das dem Eingang 1 zugeführte mit Zeitbasisfehlern behaftete Fernsehsignal wieder in einem Analog-Digital-Wandler 3 in ein digitales Signal umgewandelt, welches von den Ausgängen h des Wandlers den Eingängen 9 des Speichers 8 mit direktem Zugriff zugeleitet wird. Als Steuersignal zur Festlegung der Abtastzeitpunkte des Fernsehsignals, welches dem Eingang 7 des Analog-Digital-Wandlers 3 zugeführt wird, gelangt wieder ein solches mit einer Taktfrequenz von 5 MHz zur Anwendung, so

809834/06«?

A.PRN.8741. 26-8-1977.

dass alle 200 nsec ein digitales Fernsehsignal zur Weiterleitung an den Speicher 8 zur Verfügung steht. Geliefert wird dieses Steuersignal von einer Teilerstufe 39> der das Signal des Oszillators 5 zugeführt wird. Der Oszillator 5 erzeugt hier ein Signal mit einer Taktfrequenz von 10 MHz, die in der Teilerstufe 39 auf die Hälfte geteilt wird, wodurch die Taktfrequenz von 5 MHz entsteht. Diese Taktfrequenz gelangt auch an den Eingang 11 der Adressierschaltung 10, welche analog zum Ausführungsbeispiel nach Fig. 1 aufgebaut ist und dafür sorgt, dass die digitalen Fernsehsignale im Takt von 200 nsec in die entsprechenden Adressen des Speichers 8 eingeschrieben werden. Dies erfolgt wieder mit Steuersignalen, die von den Ausgängen 16 und 18 der Adressierschaltung den Eingängen 17 und 19 des Speichers 8 zugeführt werden-Die Feststellung des Zeitbasisfahlers nach Betrag und Vorzeichen erfolgt mit einer Erkennschaltung 29, der an ihrem Eingang 30 die mit einer Abtrennschaltung 26 vom Fernsehsignal abgetrennten Zeilensynchronisationsimpulse zugeführt werden. Beim vorliegenden Ausftihrungsbeispiel wird angenommen, dass der in der Erkennschaltung vorgesehene Phasendiskriminator JI an seinem Ausgang 35 unmittelbar ein impulsförraiges Zeitbasis-Fehlersignal liefert, wobei die jeweilige Impulsbreite den betreffenden Zeitbasisfehler wiederspiegelt. Zur Bildung eines quantisierten digitalen Zeit— basis-Fehlersignals wird dieses Ausgangssignal des Phasendiskriminators dem Steuereingang 49 eines Zählers 50 zugeführt,

909834/0602

A.PHN.87²H 26-8-1977.

dem an seinen Zähleingang 51» der mit einem weiteren Eingang 52 der Erkennschaltung verbunden ist, ein impulsförmiges Taktsignal zugeleitet wird, dessen Impulse vom Zähler während der Zeitspanne gewählt werden, während welcher am Steuereingang 49 desselben ein Zeitbasis-Fehlersignal vorliegt. Auf diese Weise stehen an den Zählerausgängen, die gleichzeitig die Ausgänge 38 der Erkennschaltung sind, die gewünschten digitalen Zeitbasis—Fehlersignale in Form einer Anzahl bit zur Verfügung.

Im vorliegenden Fall erfolgt die Quantisierung der impulsförmigen Zeitbasis-Fehlersignale zur Bildung der digitalen Zeitbasis-Fehlersignale in Einheiten, die einem Zeitintervall entsprechen, welches durch die Taktfrequenz des dem Zähler zugeführten Taktsignals festgelegt ist. Dieses Zeitintervall wird 50 nsec gewählt, was einer Taktfrequenz von 20 MHz entspricht. Das diesbezügliche Taktsignal wird vom Oszillator 5 abgeleitet, indem dessen Ausgangssignal einer Frequenzverdopplerstufe 53 zugeführt wird, deren Ausgangssignal ihrerseits den Eingang 52 der Erkennschaltung speist. Auch hier ist wieder die Bedingung erfüllt, dass das durch die Taktfrequenz festgelegte Zeitintervall von 200 nsec für das Einschreiben der digitalen Fernsehsignale in die Adressen des Speichers 8 in einem gaiizzaliligen Verhältnis zu dem Zeitintervall von 50 nsec zur Bildung der digitalen Zeitbasis-Fehlersignale steht, damit den Fehlereinheiten entsprechende Korrektureinheiten zugeordnet werden können.

809834/060?

A.PHN.87*1-1. ' 26-8-1977.

Im vorliegenden Fall ist das erstgenannte Zeitintervall das vierfache Vielfache des zweitgenannten Zeitintervalls, woraus folgt, dass der Zeitbasisfehler in kleineren Einheiten bestimmt wird als den Korrektureinheiten im Speicher 8 entspricht. Demzufolge ist beim vorliegenden Ausführungsbeispiel zwischen die Ausgänge 22 des Speichers 8 und die Eingänge 23 des Digital-Analog-¥andlers 2k noch ein Zwischenspeicher ^h eingeschaltet, in welchem das jeweils aus der betreffenden Adresse des Speichers 8 ausgelesene digitale Fernsehsignal noch für eine bestimmte Zeitspanne vorübergehend gespeichert werden kann, bevor es zum Digital-Analog-Wandler Zk gelangt. Diese Zeitspanne kann Null, 50, 100, oder I50 nsec betragen, also in Schritten von 50 nsec gewählt werden, entsprechend dem Zeitintervall zur Bildung des digitalen Zeitbasis-Fehlersignals, von dem auch abhängt, welche Zeitspanne zur Yirkung kommt. Nach 200 nsec wird das nächste digitale Fernsehsignal

aus der betreffenden Adresse des Speichers 8 in den Zwischenspeicher h2 übergeführt.

Die Steuerung für das Auslesen der Adressen aus dem Speicher 8 entsprechend dem jeweils vorliegenden Zeitbasisfehler erfolgt wieder mit der Adressierschaltung 10 in analoger Weise ziim Ausführungsbeispiel nach Fig. 1 . Hiezu werden der Adressierschaltung 10 wieder die digitalen. Zeitbasis-Fehlersignale zugeführt, wobei hier jedoch zwischen die Ausgän^e 38 der Erkennschaltung und die korrespondierenden Eingänge k0 der Adressierschaltung noch ein digitales Tiefpassfilter

809834/0602

A.PHiJ. 26-8-1977.

55 eingeschaltet ist, welches das digitale Zeitbasis-Fehlersignal von höherfrequenten Störungen und Rauschanteilen befreit, was sich insbesondere auf die Genauigkeit der Korrektur des jeweiligen Zeitbasisfehlers vorteilhaft auswirkt. Zur Auswahl der betreffenden Adressen im Speicher 8 stellt die Adressierschaltung an Hand der höherwertigen bit des digitalen Zeitbasis-Fehlersignals fest, wie viele vollständige Zeitintervalle von 200 nsec im digitalen Zeitbas'is-Fehlersignal enthalten sind, woraus sich die auszuwählende Adresse ergibt. Die diesbezüglichen Steuersignale treten wieder an den Ausgängen 16 der Adressierschaltung und der eigentliche Befehl zum Auslesen am mit dem Eingang 21 des Speichers 8 verbundenen Ausgang 20 der Adressierschaltung auf. Ferner stellt die Adressierschaltung im Zuge der Auswex-tung der digitalen Zeitbasis-Fehlersignale an Hand deren niedrigerwertigen bit, beim vorliegenden Ausführungsbeispiel der beiden letzten bit, die Anzahl der in den digitalen Zeitbasis-Fehlersignalen enthaltenen Zeitintervalle von 50 nsec, die zusätzlich zu der Anzahl der in den digitalen Zeitbasis-Fehlersignalen enthaltenen Zeitintervalle von 200 nsec enthalten sind, fest. Die diesbezüglichen Steuersignale treten an den weiteren Ausgängen 56 und 57 der Adressierschaltung auf. Die Anzahl dieser zusätzlichen Zeitintervalle von 50 nsec legt fest, wie lange ein aus einer Adresse des Speichers 8 ausgelesenes digitales Fernsehsignal noch im Zwischenspeicher ^h gespeichert bleibt.

809834/060?

26-8-1977-

Zur Bildung der diesbezüglichen Steuerbefehle für den Zwischenspeicher 5k sind drei hintereinander geschaltete Verzögerungsstufen 58, 59 und 6O mit einer Verzögerungszeit von je 50 nsec sowie eine Schalteinrichtung 61 vorgesehen. Die Schalteinrichtung 61 weist vier Eingänge 62, 63, 6k und 65 auf, von welchen dem Eingang 62 das am Ausgang 20 der Adressierschaltung 10 auftretende einen Auslesevorgang im Speicher 8 bestimmende Steuersignal unmittelbar und dem Eingang 63 über die Verzögerungsstufe 58, dem Eingang 6k über die Verzögerungsstufen 58 und 59 und schliesslich dem Eingang 65 über alle drei Verzögerungsstufen 58, 59 und 6ö~ zugeführt wird. In Abhängigkeit der Stellung eines mit den Eingängen 62, 63j 6k und 65 zusammenwirkenden Auswahlschalters 66 der Schalteinrichtung 61 gelangt eines dieser Steuersignale an den Ausgang 67 derselben, von dem es einem Eingang 68 des Zwischenspeichers 5k zugeführt wird und das Auslesen desselben bewirkt, was somit entweder sofort oder nach 5O₅ 100 bzw. nsec. erfolgt. Das aus dem Zwischenspeicher 5k ausgelesene digitale Fernsehsignal wird dann im Digital-Analog-Wandler 2k in ein analoges Fernsehsignal zurückverwandelt.

Die Steuerung des Auswahlschalters 66 in eine von seinen vier möglichen Positionen erfolgt hiebe! in Abhängigkeit der digitalen Zeitbasis-Fehlersignale, wobei hiezu die Feinbestimmung des Fehlers herangezogen wird. Die diesbezüg-

liehen Steuersignale stehen wie erwähnt an den Ausgängen 56 und 57 der Adressierschaltung 10 zur Verfügung, welche mit

A.PHN. 8741. 26-8-1977.

entsprechenden Eingängen 69 und 70 der Schalteinrichtung 61 verbunden sind, die zu einer Steuereinrichtung JI führen, welche den Auswahlschalter 66, der natürlich ein elektronischer Schalter sein kann, entsprechend betätigt. Ist der Zeitbasisfehler Null, so werden aus dem Speicher 8, wie beim Ausführungsbeispiel nach Fig. 1 erlaxitert, diejenigen Adressen ausgelesen, welche entsprechend dem Einschreiben des digitalen Fernsehsignals fortlaufend der halben Speicherkapazität entsprechen. Diese Signale werden in den Zwischenspeicher 5^ übertragen und sofort wieder aus diesem ausgelesen, da in diesem Fall der Auswahlschalter 66 der Schalteinrichtung 61 mit deren Eingang 62 in Verbindung steht und daher das vom Ausgang 20 der Adressierschaltung 10 kommende Steuersignal zum Auslesen unverzögert an den Zwischenspeieher 5^ gelangt. Liegt ein Zeitbasisfehler von weniger als 200 nsec vor, beispielsweise von 55 nsec, so werden wieder die jeweils der halben Speicherkapazität entsprechenden Adressen des Speichers 8 ausgelesen und die diesbezüglichen digitalen Fernsehsignale nacheinander in den Zwischenspeicher ^h übertragen, aber erst jeweils nach 50 nsec wieder aus demselben ausgelesen, da in diesem Fall der Auswahlschalter 66 der Schalteinrichtung 61 mit deren Eingang 63 in Verbindung steht, an den das vom Ausgang 20 der Adressiereinrichtung 10 kommende Steuersignal zum Auslesen erst nach dem Durchlaufen der Verzögerungseinrichtung 58, also erst nach 50 nsec, gelangt. Analoges gilt für solche Fälle, bei denen der Zeitbasisfehler

A. PHN.

- 23 -

26-8-1977

grosser als 200 nsec ist, wobei dann die diesem Fehler in Vielfachen von 200 nsec entsprechenden Adressen aus dem Speicher 8 ausgelesen werden und im Zwischenspeicher 5^ noch eine Verzögerung entsprechend den jeweils zusätzlichen, im Fehler vorhandenen Anteilen von 50 nsec erfolgt.

Auf di ese Weise ist es beim vorliegenden Ausführungsbeispiel möglich, unter Verwendung eines Speichers 8 wie beim Ausführungsbeispiel nach Fig. 1 Zeitbasisfehler bis auf 50 nsec aiiszugl eichen. Hinsichtlich des erforderlichen Aufwandes und der damit erzielten Ergebnisse hat sich die Massnahme, das durch die Taktfrequenz für das Einschreiben der digitalen Fernsehsignale in den Speicher 8 bestimmte Zeitintervall vier mal so gross zu wählen als das Zeitintervall zur Bildung der digitalen Zeitbasis-Fehlersignale in der Praxis als besonders vorteilhaft erwiesen. Bei der Wahl eines anderen Vielfachen ergeben sich entsprechende Verhältnisse.

Die Schaltungsanordnung· nach Fig. 3 ist analog

wie diejenige nach Fig. 1 aufgebaut, wobei jedoch die Speichereinrichtung 8 durch zwei Speicher 72 und 73 mit direktem Zugriff gebildet ist, die im Multiplexbetrieb arbeiten. Auf diese Weise ist es möglich, die beiden Speicher 72 und 73 je mit der halben Taktfrequenz gegenüber der Taktfrequenz für den Analog-Digital-Wandler 3 zu betreiben, so dass Speicher verwendet werden können, die wesentlich billiger sind. Zur 'harchführung des Multiplexbetriebes ist ein dem Wandler 3 nachgeschalteter elektronischer Umschalter 7^ vorgesehen, der

80983 4/0602

A.PHN. 87*H. 26-8-1977·

gesteuert mit der Taktfrequenz für den Wandler 3 die von diesem gelieferten digitalen Fernsehsignale abwechselnd den Eingängen 9 der beiden Speicher J2 bzw. 73 zuführt. Die Ausgänge 22 der beiden Speicher 72 und 73 sind zusammengeschaltet und führen an die Eingänge 23 des Digital-Analo.^-Wandlers 2k.

Die Gewinnung der Taktfrequenz für die Adressierschaltung 10 zur Bildung der Steuersignale für das Einschreiben der digitalen Fernsehsignale in die Adressen der Speicher 72 und 73 und das Auslesen der digitalen Fernsehsignale aus den betreffenden Adressen der beiden Speicher erfolgt mittels einer Teilerstufe 75j welche die für den Wandler 3 bestimmte Taktfrequenz halbiert, da ja die beiden Speicher zufolge ihres Multiplexbetriebes mit der halben Taktfrequenz gegenüber derjenigen des Wandlers 3 arbeiten. Weil die Adressierschaltung 10 bei diesem Ausführungsbeispxel die beiden Speicher 72 und 73 im Multiplexbetrieb zu steuern hat, weist sie jeweils zwei Gruppen von Steuerausgängen zur Durchführung der Einschreibund Auslesevorgänge sowie der Auswahl der entsprechenden Adressen für das Einschreiben in dieselben bzw. das Auslesen derselben auf, die hier mit 76, 77 bzw. 78, 79 und 80, 81 bezeichnet sind und die mit den Eingängen 19> 21 und I7 der beiden Speicher in Verbindung stehen. Die Wirkungsweise dieser Schaltungsanordnung ist vollkommen analog zu der Wirkungsweise der Schaltungsanordnung nach Fig. 1, nur dass hier die aufgrund des jeweiligen Zeitbasisfehlers auszuwählenden Adressen entweder im Speicher 72 oder im Speicher 73 zu finden sind,

8Q9834/06D?

A.PHN. 26-8-1977

je nach dem in welchen der beiden Speicher zufolge des Multiplexbetriebes das diesbezügliche digitale Fernsehsignal eingeschrieben wurde.

809834/0602

Claims

26-8-1977.

PATENTANSPRÜCHE .

ίΐ.) Schaltungsanordnung zur digitalen Korrektur von Zeitbasisfehlern eines Fernsehsignals, das mit einer bestimmten Taktfrequenz in einem Analog-Digital-liandler in digitale Fernsehsignale umgewandelt wird, die zur Korrektur von Zeitbasisfehlern in eine eine vorgegebene Anzahl von Adressen aufweisende Speichereinrichtung mit direktem Zugriff eingeschrieben und wieder aus derselben ausgelesen werden, wonach sie mit einem Digital-Analog-Wandlei" wieder in ein analoges Fernsehsignal umgewandelt werden, dadurch gekennzeichnet, dass eine Adressierschaltung für die Speichereinrichtung vorgesehen ist, welche die digitalen Fernseh·»- signale mit der Taktfrequenz in die Adressen der Speichereinrichtung einschreibt und dazwischen ebenfalls mit der Taktfrequenz aus entsprechend dem Betrag und Vorzeichen des Zeitbasisfehlers ausgewählten Adressen der Speichereinrichtung wieder ausliest, dass eine Erkennschaltung zur Feststellung des Zeitbasisfehlers vorgesehen ist, die einen Phasendiskriminator aufweist, dem ein vom Fernsehsignal abgetrenntes Vergleichssignal zugeführt wird, das mit einem Soll-Signal verglichen ein Ausgangssignal ergibt, welches in mit einem vorgegebenen Zeitintervall quantisierte digitale Zeitbasis-Fehlersignale umgewandelt wird, wobei das durch die Taktfrequenz festgelegte Zeitintervall und das vorgegebene Zeitintervall zur Bildung der digitalen Zeitbasis-Fehlersignale zueinander in einem ganzzahligen Verhältnis stehen, und dassdie digitalen Zeitbasis-Fehlersignale der Adressier-

809834/060?

ORIGINAL *N§PtCT£D

r, 26-8-1977.

Schaltung zugeführt werden, welche in Abhängigkeit von der Anzahl der in den digitalen Zeitbasis—Fehlersignalen enthaltenen durch die Taktfrequenz festgelegten Zeitintervalle gegenüber der Anzahl der Adressen der Speichereinrichtung die Auswahl der auszulesenden Adressen der Speichereinrichtung steuert.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das durch die Taktfrequenz festgelegte Zeitintervall ein ganzzahliges Vielfaches, vorzugsweise das vierfache Vielfache, des vorgegebenen Zeitintervalls zur Bildung der digitalen Zeitbasis-Fehlersignale ist, und dass an den Ausgang der Speichereinrichtung mit direktem Zugriff ein Zwischenspeicher angeschlossen ist, in den das aus einer Adresse der Speichereinrichtung ausgelesene digitale Fernsehsignal übertragen wird und für jeweils eine Zeitspanne in demselben gespeichert bleibt, welche durch die Anzahl der in den digitalen Zeitbasis-Fehlersignalen enthaltenen vorgegebenen Zeitintervalle bestimmt ist, die zusätzlich zu der Anzahl der in den digitalen Zeitbasis-Fehlersignalen enthaltenen durch die Taktfrequenz festgelegten Zeitintervalle enthalten sind.

3· Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die digitalen Zeitbasis-Fehlersignale über ein digitales Tiefpassfilter geleitet werden. h. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Speichereinrichtung mindestens zwei im Multiplexbetrieb arbeitende

- 8 η 9 8 3 /♦ / η r, η :·-

28ÜOB01 A.PHN.87M.

26-8-1977.

Speicher mit direktem Zugriff aufweist, wobei das Einschreiben aufeinanderfolgender digitaler Fernsehsignale in die Speichereinrichtung abwechselnd in einen der Speicher derselben erfolgt.

fl η 9 8 3 /₊ / η <\ η ;>