DE3345143C2 - - Google Patents

Description

Unter den Namen Timeplex und C-MAC sind Übertragungs- und/oder Aufzeichnungssysteme für Farbfernsehsignale bekannt geworden, die eine Bildwiedergabe hoher Qualität ermöglichen. Wegen der Komprimierung und späteren Expandierung sowie für eine gute Tonwiedergabe werden für die Decodierung besondere Signale für die Synchronisierung benötigt (Fernseh- und Kinotechnik 1983, Nr. 5, S. 193). Mit diesen Signalen werden zu Beginn jedes Teilbildes die erforderlichen Schaltungen, insbesondere die Frequenzteiler-Schaltungen zur Erzeugung der verschiedenen Taktspannungen für die Decodierung der zu komprimierenden oder zu expandierenden Farbfernsehsignale in die richtige Phasenlage gebracht.

In der älteren deutschen Patentanmeldung P 33 10 890 wird vorgeschlagen, die Taktspannungen für die Timeplex oder C-MAC-Decodierung (im folgenden TX genannt) aus einem PCM-Signal abzuleiten, das zur Tonübertragung dient und dessen Bittakt mit der Zeilenfrequenz des TX-Signals verkoppelt ist.

Das TX-Signal enthält lediglich in der Vertikal-Austastzeit Synchronimpulse. Mit diesen Impulsen werden zu Beginn jedes Teilbildes die Frequenzteilerschaltungen zur Erzeugung der verschiedenen Taktspannungen für die TX-Decodierung in die richtige Phase gebracht. Der Muttertakt für die Teilerschaltungen wird mit Hilfe einer PLL-Schaltung aus dem PCM-Signal gewonnen.

Bei dieser einfachen Wiedergabeschaltung können bei Synchronisationsstörungen die Taktphasen jeweils erst wieder zu Beginn des nächsten Teilbildes korrigiert werden.

Es wurde deshalb vorgeschlagen, die Blocklänge des PCM-Signals auf zwei H-Perioden festzulegen und die Phasenlage des PCM-Blocks zur H-Periode genau zu definieren. Damit kann jederzeit die H-Synchronisierung aus der PCM-Blocksynchronisierung erfolgen. Es hat sich gezeigt, daß dieses Prinzip bei Suchlauf nicht befriedigend arbeitet, besonders dann, wenn keine Kopfnachführung vorhanden ist, so daß der Spurwechsel stetig erfolgt. Durch das zwischen den Spuren abgetastete Signalgemisch kann die PLL für die Taktgenerierung und damit auch die Blocksynchronisierung völlig außer Tritt geraten. Es dauert dann zu lange, bis die PLL und danach die Blocksynchronisierung wieder in ihrem Sollzustand sind.

Die direkte Zeilensynchronisierung aus im Videolsignal übertragenen Zeilenimpulsen führt dagegen beim Suchlauf zu einer noch gut erkennbaren Bildwiedergabe.

Der Erfindung liegt die Aufgabe zugrunde, eine Information für die Zeilensynchronisierung zu übertragen für den Fall, daß die Zeilensynchronisierung durch ein PCM-Signal verlorengegangen ist, ohne daß der Aussteuerbereich für das BA-Signal eingeschränkt wird.

Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst. Vorteilhafte Schaltungen für das Gerät und das Verfahren gemäß der Erfindung sind in den Unteransprüchen angegeben.

Die Verwendung eines PCM-Tonkanals, dessen Bittakt mit der Zeilenfrequenz des TX-Signals verkoppelt ist, ist nach wie vor empfehlenswert. Die Erzeugung der Mutterfrequenzen für die Timeplex-Decodierung aus dem PCM-Signal hat sich als vorteilhaft erwiesen. Die Phaseneinstellung der Teilerschaltungen kann jedoch nun direkter und damit einfacher aus dem speziellen im FM-Kanal übertragenen Synchronsignal erfolgen. Durch geeignete Abtrenn- und Siebmittel können aus dem speziellen Synchronsignal auch Zeilenimpulse erzeugt werden, die dem TX-Signal zugesetzt werden, so daß damit eine direkte Bildwiedergabe in Schwarzweiß erfolgen kann. Wenn nun - z. B. beim Suchlauf - keine TX-Decodierung mehr möglich ist, wird automatisch auf direkte Bildwiedergabe umgeschaltet. Daß dabei das Bild nur in Schwarzweiß und leicht komprimiert (Kompressionsfaktor 0,875) erscheint, wird beim Suchlauf wenig stören.

In Fig. 1 sind das Luminanzsignal Y und das Chrominanzsignal C in komprimierter Form (sequentiell) und in Normalform (simultan) dargestellt. Das hier ausgewählte Beispiel für die Zählvorschriften entstammt einem Beispiel, bei dem 52 PCM-Takte auf eine H-Periode fallen. Da nun eine definierte Phase zwischen PCM-Takt und Video-Zeile nicht mehr erforderlich ist, besteht mehr Spielraum für die Wahl der Zahlenverhältnisse, so daß leicht auch andere Zählvorschriften festgelegt werden können. Hier werden bei der Kompression gleichzeitig 900 Y-Abtastwerte und 300 C-Abtastwerte in die jeweils entsprechenden RAM-Zellen eingelesen. Der gemeinsame Start für das Einlesen wird aus der tieferen Frequenz f₃ abgeleitet. Damit ist sichergestellt, daß das Einlesen der Abtastwerte von Y und C stets mit gleicher Phase erfolgt (Fig. 3). Die Einlesevorschrift lautet also:

• 1. Die Abtastwerte mit den Ordnungszahlen 0 bis 299 des C-Signals werden in die Speicherplätze 0 bis 299 des C-RAM's eingelesen.
• 2. Die Abtastwerte 0 bis 899 des Y-Signals werden in die Speicherplätze 0 bis 899 des Y-RAM's eingelesen.
• 3. Die C-Abtastwerte fallen mit den Y-Abtastwerten dreifacher Ordnungszahl zeitlich zusammen (vgl. Fig. 3).

Der Abtastwert 3 des C-Signals gehört also z. B. zeitlich zum Abtastwert 9 des Y-Signals.

Wenn es gelingt, in der Wiedergabeschaltung jeden Abtastwert wieder in den zugeordneten Speicherplatz einzulesen, dann ist die korrekte Timeplexübertragung sichergestellt. Durch einen definierten Zählversatz, z. B. beim Auslesen mit f₂ und f₃ in der Wiedergabeschaltung, wird man den Laufzeitausgleich zwischen Y und C in die Zählvorschriften mit einbeziehen. Dies soll aber hier außer acht gelassen werden. Es geht hier nur um die Reproduzierbarkeit der Zeitbeziehung zwischen Y und C bei der TX-Übertragung.

Das Auslesen der komprimierten Signale in der Aufnahmeschaltung erfolgt nacheinander mit der gemeinsamen höheren Frequenz f₁. Diese Frequenz muß zwar in einem festen Zahlenverhältnis zu den Frequenzen f₂ und f₃ stehen. Sie braucht aber nicht eine definierte Phasenbeziehung zu diesen Frequenzen besitzen. Dank der Pufferwirkung der Speicher für die Kompression und Expansion darf die Phase zwischen f₁ und dem Frequenzpaar f₂, f₃ sogar in bestimmten Grenzen schwanken (S. die zugleich eingereichte Patentanmeldung P 33 45 142)

Es brauchen also nicht alle drei Frequenzen durch Teilung aus einer gemeinsamen Mutterfrequenz erzeugt werden. Diese Frequenz müßte hier 7 · 3 · 8 · 52 · f_H = 136,5 MHz betragen.

Für die Timeplex-Codierung wird zunächst aus der Zeilenfrequenz des ankommenden Signals in einer PLL die Frequenz f₂ = 1092 · f_H = 17,0625 MHz erzeugt. Durch Teilung wird hieraus die mit f₂ fest verkoppelte Frequenz f₃ = 1/3 · f₂ erzeugt.

Indem f₂ durch 7 geteilt und in einer weiteren PLL verachtfacht wird, erhält man f₁ = 8/7 · f₂ = 19,5 MHz. Die höchste zu erzeugende Taktfrequenz liegt also bei 19,5 MHz.

Mit dieser Frequenz werden nacheinander die Speicherplätze 0 . . . 299 des C-RAM's und direkt anschließend die Speicherplätze 0 . . . 899 des Y-RAM's ausgelesen.

Je H-Periode sind dann noch 48 f₁-Perioden frei. In dieser Zeit wird für je 24 Perioden der Schwarzwert SW und der Spitzenweißwert WW des Y-Signals übertragen. Der dazwischenliegende Pegelübergang dient als Zeilensynchronsignal. Das in Fig. 1 dargestellte TX-Signal enthält im Bereich C lediglich den Unbuntpegel des Chromsignals und im Bereich Y den Schwarzwert des Luminanzsignals. Es stellt also eine Leerzeile im Bereich der Vertikalaustastung dar. Während des Bildhinlaufs enthalten die Signalbereiche C und Y die entsprechenden zeitkomprimierten Signale. Die nicht für die Signalübertragung vorgesehenen 48 f₁-Perioden haben während der gesamten Signaldauer stets den gleichen Inhalt (24 Takte SW; 24 Takte WW).

Fig. 4 zeigt das Blockschaltbild einer TX-Codierschaltung. Die Datenausgänge Y und C der RAM-Schaltung, die z. B. je 8 bit parallel liefern, werden über einen 8fachen Umschalter, der durch das Signal CY gesteuert wird, abwechselnd dem D/A-Wandler zugeführt. Dabei sind die je 8fach vorhandenen NOR-Gatter G1 und G2 durchlässig. Während der 2 × 24 signalfreien f₁-Perioden wird mit den Gattern G1 während der ersten 24 Perioden erzwungen, daß alle Bits am Eingang des D/A-Wandlers Low sind (Signal SW). Während der zweiten 24 Perioden wird mit Hilfe der Gatter G2 erzwungen, daß alle Bits High sind (Signal WW). Auf diese Weise wird das Zeilensynchronsignal im digitalen Bereich erzeugt und zusammen mit den digitalen Abtastwerten dem D/A-Wandler zugeführt. Dadurch bleibt die definierte zeitliche Lage zwischen Abtastwerten und Synchronsignal auch nach der D/A-Wandlung erhalten.

Hinter dem D/A-Wandler wird das eigentliche V-Signal, bestehend aus Vortrabanten, breiten V-Impulsen und Nachtrabanten so addiert, daß diese Impulse den Amplitudenbereich des D/A-Wandlers in Richtung Spitzenweiß überschreiten. Der auf die anschließende Pre-emphasis-Schaltung folgende Begrenzer begrenzt dann diese Impulse auf den Wert der oberen Pre-emphasis-Spitzen L0 (Fig. 2).

Das V-Synchronsignal ist dann in der Wiedergabeschaltung leicht aus dem zusammengesetzten Signal abtrennbar.

Die Pegelübergänge des Zeilensynchronsignals können zunächst durch Differenzierung und Amplitudenauswertung aus dem übrigen Signal abgetrennt werden. Das so gewonnene Signal wird zwar zeitweise zusätzliche Impulse erhalten, die aus Schwarz → Weiß-Sprüngen des Videosignals stammen; diese Störimpulse können jedoch mit Hilfe einer PLL oder durch andere Zeitfilterschaltungen ausgeblendet werden. Danach können aus diesem Synchronsignal Zeilenimpulse erzeugt werden, die zusammen mit dem abgetrennten V-Signal dem TX-Signal so zugesetzt werden, daß damit die Wiedergabe eines Schwarzweißbildes bei Suchlauf möglich ist.

Bei den übrigen Wiedergabe-Betriebsarten arbeitet der TX-Decoder, so daß die Farbwiedergabe erfolgt.

Bei den in der Aufnahmeschaltung Fig. 4 vor den A/D-Wandlern angeordneten Klemmschaltungen KL wird das Klemmpotential durch das Ausgangssignal der A/D-Wandler eingestellt. Dabei kann z. B. das Klemmpotential von einem D/A-Wandler geliefert werden, dessen Eingangsgröße der Zählerstand eines Vor/Rück-Zählers ist. Wenn die Ausgangssgröße des A/D-Wandlers während der Austastzeiten von einem vorgegebenen Wert abweicht, dann wird der Zählerstand des Vor/Rückzählers um den Wert Eins verändert, und zwar so, daß der Abweichung entgegengewirkt wird. Die Zahl der Abweichungen wird jeweils über einen größeren Zeitraum (z. B. eine V-Periode) ermittelt. Die Änderung des Klemmpotentials erfolgt sehr feinstufig. Auf diese Weise werden Klemmstörungen vermieden.

Zusammen mit dem TX-Signal soll ein PCM-Signal für die Tonübertragung aufgezeichnet werden. Damit der bei der Wiedergabe aus diesem PCM-Signal regenerierte Takt f₁ für die TX-Decodierung eingesetzt werden kann, ist es nicht unbedingt erforderlich, daß f_T eine definierte Phase in bezug auf das TX-Signal besitzt. (Dies wird später anhand von Fig. 6 . . . 10 erläutert.)

Bei der Aufzeichnung genügt es, wenn die Phase zwischen dem PCM-Takt und der H-Periode des TX-Signals für die Dauer einer Aufnahme konstant bleibt.

Während der Aufnahme wird die H-Periode des TX-Signals durch Zählen der Frequenz f₁ festgelegt. Ein derartiger Zähler ist in Fig. 8 unten dargestellt. Dieser Zähler, der sich in dem mit "Ablaufsteuerung" bezeichneten Block der Schaltungen Fig. 4 und 5 befindet, erzeugt bei der Aufnahme (Schalterstellung R) die Ausleseadressen für das C-RAM und das Y-RAM und die Signale SW und WW für die Synchron-Information. Die gesamte Schaltung teilt f₁ durch 1248 und erzeugt dadurch die Frequenz f_H. Im PCM-Coder wird der PCM-Takt f₁ erzeugt, indem f₁ durch 24 geteilt wird. Beim Einschalten stellt sich eine bestimmte Phase zwischen der f_T-Periode des PCM-Signals und der f_H-Periode des TX-Signals ein. Diese Phase bleibt dann bei ununterbrochenem Betrieb erhalten. Eine Verbindung zwischen der Timeplexschaltung und der PCM-Schaltung zwecks Einstellung eines definierten Phasenwertes (z. B. Verbindung H₁ in Fig. 4) ist also nicht erforderlich.

In der älteren Patentanmeldung P 33 10 580 war die Einhaltung einer definierten Phase zwischen PCM-Takt und TX-Signal vorgeschlagen worden. Daß die Feineinstellung der Taktphasen in der TX-Wiedergabeschaltung aus dem PCM-Takt wegen der unterschiedlichen Phasen und Laufzeitbeeinflussung der Signale in den getrennten Signalverarbeitungswegen problematisch ist, war bereits erkannt worden. Bei Anwendung des im folgenden beschriebenen Auswertungsprinzips der Synchronsignale ist die Übertragung eines Signals zur Phasenfeineinstellung nicht erforderlich. Die Phasenfeineinstellung der Zählperioden für das Einlesen der Abtastwerte in das RAM der Wiedergabeschaltung erfolgt durch direkte Auswertung der Synchronflanken des TX-Signals. Die einmal richtig eingestellte Phase wird dann lediglich überwacht. Bei Bedarf wird die Einstellung wiederholt. Dadurch wird auch bei verrauschten Synchronsignal ein jitterfreier Bildstand erreicht.

Fig. 5 zeigt ein Übersichtsbild der Wiedergabeschaltung. Das Ausgangssignal des FM-Demodulators wird über die De-emphasis und einen regelbaren Verstärker dem A/D-Wandler zugeführt. Die Regelung des TX-Signals auf den Wert SW und den Wert WW (vgl. Fig. 1) kamm z. B. dadurch erfolgen, daß das Auftreten der Amplitudenwerte 0 und 255 (8 bit Wandler) während einer V-Periode auf eine bestimmte Häufigkeit geregelt wird.

Die Regelspannung U_L beeinflußt dabei z. B. den Gleichspannungswert des FM-Demodulators (Regelung auf SW) und U_H die Signalamplitude (Regelung auf WW). Damit werden die ursprünglichen Aussteuerungsverhältnisse bei der D/A-Wandlung für die A/D-Wandlung reproduziert. Die Auswertung der digital erzeugten Synchroninformation nach der A/D- Wandlung kann daher mit hoher Präzision erfolgen (dies wird später an Fig. 8 und 9 erläutert).

Zunächst wird anhand von Fig. 6, 7, 10 das Prinzip der Phasensteuerung erklärt. Der in Fig. 5 mit dieser Bezeichnung versehene Block ist in Fig. 6 dargestellt. Der Block "Synchronsignal-Auswertung" in Fig. 6 liefert einen Impuls P₁ mit der Dauer einer f₁-Periode und einen breiteren Impuls P₂ (z. B. 16 f₁-Perioden, Fig. 10). Beide Impulse haben stets die gleiche Phase zueinander. Sie werden durch alle Pegelübergänge des TX-Signals ausgelöst, die dem Synchronsignal entsprechen. Sie können also auch bei Schwarz→Weiß-Sprüngen des Videosignals entstehen. Der V₀-Impuls sorgt dafür, daß P₁ und P₂ für die Phaseneinstellung von H₁ nur während der Leerzeilen wirksam werden können, in denen kein Videosignal vorhanden ist. Bei der Phaseneinstellung wird zunächst der Phasenspeicher so eingestellt, daß die durch Synchronflanken erzeugten P₁-Impulse mit f_T′-Impulsen zusammenfallen. Da f₁ = 24 · f_T ist, kann der Phasenspeicher auf 24 äquidistant über eine f_T-Periode verteilte Phasenwerte eingestellt werden. Sobald festgestellt wird, daß ein P₁-Impuls mit einem H₁-Impuls zusammenfällt, sperrt die Spannung V₁ das Tor, über das die Einstellung des Phasenspeichers erfolgte. Das H₁-Signal besteht aus einem f_T′-Impuls je H-Periode (vgl. Fig. 10). H₁ wird mit einem Teiler aus f_T′ erzeugt (f_H = f_T′ : m), wobei die Phase des Teilers zu Beginn jedes Teilbildes durch den Impuls P₂ grob eingestellt wird. Die Feineinstellung (Impuls f_T′) bleibt dabei unverändert. Die Phasenüberwachung zählt jeweils, wie oft während eines Teilbildes P₁ und H₁ zusammenfallen. Solange dieses Ereignis durchschnittlich mindestens in jeder zweiten Zeile eintritt, kann als sicher angesehen werden, daß die Phase von f_T′ optimal eingestellt ist. Die Stellung des Phasenspeichers bleibt unbeeinflußt. Die Einstellung des Teilers-durch-m auf den richtigen f_T′-Impuls muß dagegen nach jedem Kopfwechsel erfolgen.

Bei der digitalen Synchronsignalauswertung gibt es Phasenbereiche (Phase zwischen TX-Signal und f_T′), in denen die Phase des P₁-Impulses zwischen zwei benachbarten f₁-Perioden hin- und herspringen kann. Vor Eintreten dieses Falles wird daher f₁′ mit Hilfe des Signals U umgepolt. Nach dieser Umpolung ist dann die Synchronsignalauswertung wieder besonders stabil (dies wird später anhand von Fig. 9 genauer beschrieben).

Fig. 7 veranschaulicht schematisch die beiden Möglichkeiten für die Erzeugung von f₁ und f_T bei der Wiedergabe. In jedem Fall stehen f₁ und F_T über den Teiler-durch-n in einem festen Phasenverhältnis zueinander. Bei Synchronisierung der PLL mit den H-Impulsen des Videosignals ist f_T mit dem Videosignal phasenverkoppelt. Bei Synchronisierung mit dem PCM-Takt (Bitrate = f_T) ist f_T ebenfalls mit dem Videosignal phasenverkoppelt, wenn der PCM-Takt bei der Aufnahme mit dem Videosignal phasenverkoppelt wurde. Da f₁ und f_T möglichst gut den Phasenschwankungen des abgetasteten TX-Signals folgen sollen, ist die Verwendung des PCM-Signals für die Synchronisierung der PLL vorteilhaft, weil hier wesentlich mehr synchronisierende Flanken zur Verfügung stehen. Besonders groß sind aber die Vorteile, die dadurch enstehen, daß die PLL im PCM-Decoder durch besondere Maßnahmen vor Phasenausgleichsvorgängen nach der Kopfumschaltung geschützt ist. Die mit f_H synchronisierte PLL muß dagegeben nach dem Kopfwechsel den durch die Kopfumschaltung verursachten Phasensprung innerhalb weniger H-Perioden ausgleichen. Die Anforderungen an die Phasengenauigkeit von f₁ und f_T sind nämlich kurz nach dem Kopfwechsel besonders hoch, da eine evtl. erforderliche Phasenangleichung in den Leerzeilen erfolgt.

Fig. 8 zeigt ein Ausführungsbeispiel der in Fig. 6 als Blockschaltbild dargestellten Schaltung für die Phasensteuerung.

Die Gatter G1 und G2 dienen zur Synchronsignalauswertung. Sie prüfen, ob in einer bestimmten Zeit zuerst eine kleinere Amplitudenstufe unterschritten und anschließend eine größere Amplitudenstufe überschritten wird.

Der Abstand der Amplitudenstufen ist so zu wählen, daß im Bereich der Leerzeilen auf jeden Fall ein eindeutiges Ergebnis erzielt wird. Hier prüft G1, ob beide MSB's Low sind und G2, ob beide MSB's High sind. Bei einem 8-bit-Wandler entspricht das den Amplitudenwerten <64 und <191. Unter der Annahme, daß das TX-Signal mit einer Bandbreite von ca. 3,5 MHz übertragen wurde wird die Anstiegszeit der Synchronflanken ca. 150 ns betragen. Das sind bei f₁ = 19,5 MHz drei Abtastperioden. In Fig. 9 ist links der Phasenbereich der Synchronflanke angegeben, bei dem zwei aufeinanderfolgende Abtastwerte innerhalb der oben angegebenen Amplitudengrenzen liegen. Bei dem rechts in Fig. 9 dargestellten Phasenbereich liegt nur ein Abtastwert innerhalb der beiden Amplitudengrenzen. Die Amplitudengrenzen sollen der Anstiegszeit so angepaßt sein, daß der letzte Bereich deutlich kleiner ist als der erste Bereich. Sobald die mittlere Phase zwischen den Synchronflanken desT TX-Signals und f₁′ in den zweiten Bereich kommt, soll f₁′ umgepolt werden. Danach liegt die Phase wieder innerhalb des ersten Bereichs.

Die Schaltung, die dies bewerkstelligt, ist im oberen Teil von Fig. 8 dargestellt. Die Funktionsweise dürfte zusammen mit den in Fig. 9 angegebenen Spannungsverläufen verständlich sein.

Aus dem zunächst erzeugten Impuls P₀, der im Bereich der Leerzeilen eindeutig die Synchronflanke markiert, wird mit Hilfe eines 16 bit Schieberegisters und eines R,S-Flip-Flops FF1 der um 8 f₁-Perioden verzögerte Impuls P₁ und der 16 f₁-Perioden breite Impuls P₂ erzeugt (Fig. 10). Die durch Synchronflanken hervorgerufenen Impulse P₁ und P₂ treten mit der Frequenz f_H auf. Aus der Impulsspannung f_T (z. B. f_T = 52 · f_H) sollen nun Impulse f_H′ erzeugt werden, deren Breite und Phase so ist, daß die durch Synchronflanken erzeugten P₁-Impulse mit f_T′-Impulsen deckungsgleich sind. Dies bewirkt der in Fig. 8 dargestellte Phasenspeicher. Da 24 f₁-Perioden auf eine f_T-Periode fallen (vgl. Fig. 7), müssen 24 Phasen für f_T′ einstellbar sein.

Dazu dienen ein Zähler, ein Speicher und ein Komparator, je für 5 bit. Der Zähler wird jeweils von der auf eine ansteigende f_T-Flanke folgenden ansteigenden f₁′-Flanke zurückgesetzt und zählt dann jedesmal bis 23. Beim Auftreten eines P₁-Impulses am Takteingang des Speichers wird der gerade vorhandene Zählerstand mit der Rückflanke des P₁-Impulses in den Speicher übernommen. Der Komparator liefert von da an jedesmal beim Erreichen dieses Zählerstandes einen Impuls f_T′ von der Dauer einer f₁-Periode, mit dem spätere P₁-Impulse zeitlich zusammenfallen. Sobald diese Übereinstimmung zum erstenmal eintritt, wird die Spannung V₁, die den Impuls P₁ auf den Takteingang des Speichers durchgeschaltet hatte, abgeschaltet (Rücksetzen des Flip-Flops FF2). Durch die Phasenüberwachung wird festgestellt, wenn eine erneute Beeinflussung des Phasenspeichers durch P₁ erforderlich ist. Die Phasenüberwachung besteht in Fig. 8 aus einem Zähler, der auf die H₁-Impulse fallenden P₁-Impulse während der Dauer eines Teilbildes zählt. Sobald das Zählergebnis eine vorgegebene Zahl K unterschreitet, wird durch die Spannung V₁ ein erneutes Setzen des Phasenspeichers auf die Phase von P₁ veranlaßt. Ein für die 525- und 625-Zeilen-Norm geeigneter Wert ist z. B. K = 2⁷ = 128.

In Fig. 8 wird bei jeder Übereinstimmung von H₁ und P₁ über das Gatter G3 ein Zählimpuls auf den Zählereingang gegeben. Bei Erreichen des Zählerstandes K geht der Ausgang des Zählers auf High. Der Zähler wird dadurch angehalten und beim nächsten V₀-Impuls zurückgesetzt. Sollte der Zähler bei der Vorderflanke des V₀-Impulses noch nicht den Zählerstand K erreicht haben, dann gibt Flip-Flop FF2 den Impuls V₁ ab, der das Gatter G4 für den Impuls P₁ durchlässig schaltet. Der Phasenspeicher wird dann auf die Phase des nächsten P₁-Impulses gesetzt. Sobald über Gatter G3 Phasenübereinstimmung zwischen H₁ und P₁ festgestellt wird, erfolgt Rücksetzen von FF2, so daß V₁ wieder auf Null geht und der Phasenspeicher nicht weiter durch P1 beeinflußt werden kann.

Das Rücksetzen von FF2 wird durch das Rücksetzen von FF3 verhindert, wenn eine Umpolung von f_T′ durchgeführt wurde (Spannung U₁ in Fig. 9). In diesem Fall erfolgt beim nächsten P₁-Impuls das Setzen des Phasenspeichers bei der neuen f₁′-Phase. Falls die Phase bereits richtig ist, erfolgt allerdings in jedem Fall ein sofortiges Abschalten von V₁.

Der Zähler zur Erzeugung des H₁-Impulses (Teiler-durch-m in Fig. 6) ist ein Synchronzähler, der mit der Rückflanke jedes m-ten f_T′-Impulses (m = 52) auf Null gesetzt wird. Das Gatter G5 erzeugt dazu den Clear- Impuls, der mit der Rückflanke des 51. f_T′-Impulses beginnt. Mit Gatter G6 wird dann der Vergleichsimpulse H₁ mit der Dauer f₁-Periode erzeugt. Nach jeder Kopfumschaltung muß durch den Impuls P₂ bestimmt werden, welcher Impuls f_T′ den neuen H₁-Impuls bildet. Nach jeder ansteigenden Flanke von V₀ gelangt P₂ über Gatter G7 als negativer Impuls auf den Rückstelleingang des Zählers zur Erzeugung von H₁. Der nächste f_T′-Impuls - das ist der Impuls, der in die Zeit P₂ fällt - setzt dann mit seiner Rückflanke den Zähler auf Null. Der darauf folgende H₁-Impuls, der in die Zeit P₂ fällt, beendet dann über Gatter G8 den Einstellvorgang. Die Phase von f_T′ und damit die Phasenfeineinstellung von H₁ werden hierbei nicht verändert.

Der Impuls H₁, dessen Phasenübereinstimmung mit P₁ ständig überwacht wird, sorgt für die richtige Phase der Zählschaltungen zur Erzeugung der Einleseadressen für das RAM. Diese Zählschaltungen befinden sich in dem mit "Ablaufsteuerung" bezeichneten Block der Fig. 5. In Fig. 8 unten ist ein Schaltungsbeispiel für die Einlesezähler bei der Wiedergabe (P) bzw. Auslesezähler bei der Aufnahme (R) angegeben. Die Zählerkette kann bei der Aufnahme als Ringzähler arbeiten. Bei der Wiedergabe wird sie mit Hilfe des H₁-Impulses für jede ankommende TX-Zeile neu gestartet. Der Zählerstart muß so erfolgen, daß der in Fig. 3 oben dargestellte Fall eintritt. Jeder Abtastwert muß wieder in den gleichen Speicherplatz wie bei der Aufnahme eingelesen werden. Dazu wird der ersten Zähler der Zählerkette durch den H₁-Impuls bei dem Wert x gestartet. x wird hier etwa den Wert 11 haben, da der P₁-Impuls gegenüber der steilsten Stelle der Synchronflanke um 11 f₁-Perioden verzögert ist.

Die endgültige Festlegung des Wertes x sollte im Rahmen eines vollständigen Schaltungsentwurfs erfolgen. Dabei ist dann auch der Laufzeitausgleich zwischen Luminanz- und Chroma-Signal zu berücksichtigen und, ob dieser Ausgleich beim Einlesen der Signale in die Speicher oder beim Auslesen durchgeführt werden soll.

Wichtig ist hier nur, daß H₁ eine konstante genau rekonstruierbare Zeitmarkierung in jeder H-Periode des TX-Signals darstellt.

Das Einlesen des TX-Signals in die Speicher der Wiedergabeschaltung erfolgt mit der Frequenz f₁, die möglichst genau allen Zeitschwankungen des TX-Signals folgen soll.

Das Auslesen erfolgt mit dem Frequenzpaar f₂, f₃. Damit dieses Frequenzpaar nicht völlig phasenstarr mit f₁ verkoppelt sein muß, wird man das Synchronsignal für die Bildwiedergabe aus f₂ bzw. f₃ mit Zählschaltungen erzeugen.

Wenn das Frequenzpaar f₂, f₃ lediglich über die Bildfrequenz mit dem TX- Signal verkoppelt ist (s. die gleichzeitig eingereichte Patentanmeldung P 33 45 142), dann werden die Zählschaltungen zur Erzeugung eines vollständigen S-Signals durch den Kopfwechsel nicht gestört.

Bei Verkopplung von f₂, f₃ mit f_H des TX-Signals müssen die Zählschaltungen nach jeder Kopfumschaltung mit dem H₁-Impuls gestartet werden, sobald dieser in die richtige Phase gebracht ist. In der Zeit zwischen der Kopfumschaltung und dieser Phaseneinstellung ist die Zählschaltungen um den durch die Kopfschaltung verursachten Zeitsprung versetzt. Daher muß in dieser Zeit direkt aus dem TX-Signal abgetrennte S-Signal, das ja auch das vollständige Bildsynchronsignal enthält, als Synchronsignal des decodierten Signals verwendet werden.

Claims (6)

1. Gerät und Verfahren zur Übertragung, insbesondere zur Aufzeichnung und/oder Wiedergabe, eines Fernsehsignals, z. B. eines Timeplexsignals, bei dem die Synchronsignale nur während der Vertikalaustastlücke übertragen werden und das ein Taktsignal enthält, aus dem Zeilensynchronsignale herstellbar sind, dadurch gekennzeichnet, daß bei der Übertragung, insbesondere der Aufzeichnung, mit Hilfe von Zählschaltungen je Hinlaufperiode ein Pegelübergang über den vollen Aussteuerbereich des Signals erzeugt wird und bei der Wiedergabe diese Pegelübergänge genutzt werden, um Zählschaltungen in die richtige Zählphase zu bringen.

2. Wiedergabeschaltung für ein Gerät und Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für den Fall, daß durch Störungen, z. B. beim Suchlauf, die einwandfreie Synchronisierung der Zählschaltungen nicht mehr möglich ist und somit die Signaldecodierung, z. B. Timpeplex, nicht mehr arbeitsfähig ist, aus den Pegelübergängen durch Differenzier- und Siebmittel ein Zeilensynchronsignal gewonnen wird, das dem übertragenen Signal (Timeplexsignal) vor der Decodierung zugesetzt wird, so daß mit Hilfe dieses Signals eine Bildwiedergabe ermöglicht wird.

3. Wiedergabeschaltung für ein Gerät und Verfahren nach Anspruch 1 für ein Videoaufzeichnungsgerät mit Spurwechsel, in der zwecks einwandfreier Signalverarbeitung eine Zeitmarke erzeugt wird, die eine möglichst definierte und stabile Phasenlage bezüglich eines im Videosignal enthaltenen Taktsignals (f_H) besitzt, gekennzeichnet durch folgende Merkmale:

• a) Erzeugung einer Frequenz f₁ = m · n · f_H (m = 52; n = 24) mit Hilfe des Taktsignals - vorzugsweise in einer PLL-Schaltung.
• b) Erzeugung einer Impulsspannung mit der Frequenz m · f_H, die n äquidistante Phasenstufen ϕ_ik (i = const, k = 0(1)n-1) annehmen kann, wobei die Stufe k mit Hilfe des Taktsignals ermittelt und in einem Phasenspeicher abgelegt ist.
• c) Erzeugung einer Impulsspannung mit der Frequenz f_H, die m verschiedene Phasenstufen ϕ_ik (i = 0 (1)m-1; k = const.) annehmen kann.
• d) Einstellung der Stufe i unter Beibehaltung der Stufe k nach jedem Spurwechsel durch Auswertung des Taktsignals.
• e) Überwachung von ϕ_ik durch Phasenvergleich mit dem Taktsignal und Zählen der Fälle, in denen die Sollphase eingehalten wird, sowie Einstellung der Stufe k, sobald die Häufigkeit dieser Fälle einen vorgegebenen Wert unterschreitet.

4. Wiedergabeschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Frequenz f₁ aus einem zweiten Taktsignal erzeugt wird, das mit dem Taktsignal (f_H) des Videosignals frequenzverdoppelt und mit dem Videosignal zusammen aufgezeichnet ist.

5. Wiedergabeschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das zweite Taktsignal der Bittakt eines PCM-Tonsignals ist.

6. Wiedergabeschaltung nach einem oder mehreren der Ansprüche 3-5, dadurch gekennzeichnet, daß die Schwingung f₁ zwecks Verdopplung der einstellbaren Phasenstufen invertiert werden kann.