JPS6026352B2 - テレビジョン装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、ディジタルメモリに蓄積したパターン信号を
読み出して画像を陰極線管に表示するとともに、このパ
タ−ン信号をファクシミリ受信機にも供給することによ
ってその画像を保存できるような形に印写することので
きる新規な装置を提供しようとするものである。

以下、本発明の一実施例について図面を参照して詳細に
説明する。

まず、その概略構成を第１図に示す。図に於て、１は映
像検波回路、２はクロマ信号およびビデオ信号の処理回
路、３は後述する主メモリ１０の出力を陰極線管（ＣＲ
Ｔ）５に表示するか処理回路２の出力をＣＲＴ５に表示
するかを切換える複数のアナログゲートから成る切襖回
路、４は鴇郭陣回路、５はＣＲＴである。６は同期分離
回路等を含む謙出クロツク発生回路、７は書込みアドレ
スの指定も可能なプリセツトカウンタで構成されている
読出アドレス発生回路、８は主メモリ１０のアドレスセ
レクタ、９は後述するファクシミリ用の送出用アドレス
発生回路である。

主メモリ１０は２５６ビット×２５６ビットの高速ＲＡ
Ｍ等で構成したディジタルメモリである。１１は映像信
号の第１岬目‘こ主メモリー０から読み出された出力の
１ライン分の信号を重畳するための混合回路である。

１２は入力インタフエイス回路で、表示の１ライン分の
パターン信号を蓄えることのできる容量のバッファメモ
リ２個とタイミング調整回路とから成る。

１３はパターン信号を予め記録しているカセットテープ
やディスクメモリ等の低速大容量メモリである。

このメモリ１３の代りに電話回路を介して伝送されるパ
ターンデータ信号や、テレビジョン信号に多重化されて
伝送されるパターンデータ信号等を用いてもよい。１４
は、混合回路１１から出力された第１４日目にパターン
信号が重畳されているファクシミリ信号を受信してその
パターン画像を記録紙に印写する公３知のファクシミリ
受信機である。

次に本装置で使用する信号の詳細を第２図に示し、また
詳細な構成を第３図に示して詳述する。まず、主メモリ
１０へのパターン信号の書き込みについて説明する。最
初に、書込指定回路１６で書き込みの開始を指定すると
、入力ィンタフェィス回路１２からメモリ１３へ駆動パ
ルスが供給されてそのテープ等の記録媒体が回転し、テ
ープ等から読み出されたパターン信号の出力が入力ィン
タフェィス回路１２の中の第１のバッファメモリ１２Ａ
に書き込まれる。このパターン信号にはその信号がパタ
ーン中でのいずれの表示位置（上下位置）のものである
かを示すコード信号も含まれている。かくして１ライン
分ｎビットの信号がバッファメモリ１２Ａに書き込まれ
るとメモリ１３から書込終了信号が出力される。そこで
入力ィンタフェィス回路１２で之れを検出し、プリセッ
トカウンタ７をブリセットして、主メモリ１０のライン
アドレスを指定するとともに、主メモリ１０のＲ／Ｗ端
子を書込状態にすることによりバッファメモリ１２Ａの
パターン信号を主メモリＴＯに書き込む。プリセットさ
れるラインアドレス値は１ライン毎に“１”，“２”，
“３”，…と増大する。なお主メモリ１０からの読出世
力がＣＲＴ５に表示されている場合には、その表示期間
以外（後述するフリップフロツプ６５のＱ出力が低レベ
ルになる期間）にこの書き込みを行なうようにする。一
方、バッファメモリ１２Ａへの書込終了信号が検出され
ると、次には第２のバッファメモリ１２Ｂにメモリ１３
からのパターン信号が書き込まれる。以降これを交互に
繰返す。なお、これらバッファメモリ１２Ａ，１２Ｂか
ら１ライン分のパターン信号を読み出して主メモリ１０
へ書き込む動作はＩＨ期間以内に終る。かくして、画像
１画面が２０８ラインで構成されているとすれば、メモ
リ１３からバツフアメモリ１２Ａ，１２８へのパターン
信号の転送、およびバッファメモリ１２Ａ，１２Ｂから
主メモリ１０へのパターン信号の書き込みを２雌回くり
返すことによって、１画面分のパターン信号を所定の順
序で主メモＩＪＩＯに書込蓄積することができる。一方
、この主メモリ１０からパターン信号を読み出してその
画像をＣＲＴ５に表示するためには、ＣＲＴ５における
その画像の上端を第４１日目に設定するとすれば、まず
４１日目検出回路６４で第４１日目の検出出力を作成し
てＦＦ６５をセットする。

そして、そのＱ出力によってカウン夕７を計数可能状態
にし、その後水平パルスを２０８個計数したときに出力
を発生してＦＦ６５をリセットする。これによりＦＦ６
５から第４１〜２４９日目の表示期間を示す表示期間パ
ルスを発生する。そして、この表示期間にはゲート６９
を遮断しカウンタ７からのラインアドレス信号をセレク
タ８を介して主メモリ１Ｏ‘こ加えてラインアドレスを
指定する。一方、ゲーテツドオシレータ６７では偏向回
鞍６６からの水平パルスを少く遅延したもので発振開始
時期を制御して、毎別こ２５６ビットづつの謙出クロツ
クを発生し、カラムアドレスカウン夕６８に加える。カ
ラムアドレスカウン夕６８はこの読出クロツクを計数し
てカラムアドレス信号を発生し、主メモリ１川こ加えて
そのカラムアドレスを指定する。以上により、主メモリ
１０からはＣＲＴ５の偏向と同期してパターン信号が読
み出される。このとき、ＦＦ６５からの表示期間パルス
により切換回路３を切り換えて主メモリー０から読み出
されたパターン信号をＣＲＴ５に供給するようにしてお
くことによって、主メモリー０に蓄積されているパター
ン信号による画像がＣＲＴ５の画面上に表示される。次
に、主メモリー０からパターン信号を読み出してファク
シミリ受信機１４へ供Ｖ給する部分について説明する。
この時はィンタフェィス回路１２は、書込状態から読出
状態に復帰している。

まず、主メモリ１０に蓄されている一画面分のパターン
信号が読み出されてＣＲＴ５に表示されている状態にお
いてスタートスイッチ１５が操作されるとフリップフロ
ツプＦＦ９２がセットされ、そのＱ出力が高レベルにな
る。これによって、送出用ラインアドレス信号を作成す
るカウンタ９１が計数を開始する。カウンタ９１の出力
はまず“１”を示し、その後、垂直パルスを計数して“
１”ずつ増加する。このときＦＦ６５のＱ出力が高レベ
ルとなっていて表示期間以外であればゲ−ト６９の出力
が蔦レベルとなる。その出力によりラインアドレスセレ
クタ８では送出用アドレスカウンタ９１からのラインア
ドレス信号を主メモリ１０のラインアドレス端子に加え
る。最初は主メモリＩＱのラインアドレスは“１”であ
り、カラムアドレスはカラムアドレスカウン夕６８の出
力により‘‘１”〜“２５６’’まで変化する。これに
よって、第１ライン目のパターン信号が主メモリ１０か
ら読み出される。一方、６２はファクシミリ用信号を送
出する第１凪目‘このみ高レベルとなる１岬目のパルス
を発生する回路で、パターンゲート発生回路６３ではそ
の出力と読出クロック発生用のゲーテツドオシレータ６
７の発振出力とを用いて第２図Ｂ中のパターンの部分で
のみ高レベルになるゲートパルスが発生される。

このゲートパルスによりゲート１１Ａは第１４日目にお
けるパターン信号の期間のみ遮断されて第２図Ａのよう
な映像信号が切断され、逆にゲート１１８が導通されて
主メモリ１０から読み出された第２図Ｂのようなパター
ン信号が取り出されて、ゲート１１Ｃの出力端子に第２
図Ｃのような合成出力が発生される。同時に、ゲーテッ
ドオシレータ６７では水平パルスをわずか遅延したもの
で制御されて、毎日期間に２５６ビットつつの読出クロ
ツクが発生されるので、カラムアドレスカウン夕６８で
はゲーテツドオシレータ６７の出力を計数して８ビット
のカラムアドレス信号を形成し、主メモリ１０の力・ラ
ムアドレスを指定する。

以上の如くして第１４日目‘こは第２図Ｃに示すように
パターン信号が重畳されたファクシミリ用の複合映像信
号が出力端子Ｐ，に得られる。

一方、ファクシミリ受信機１４において１４１は増幅回
路で、入力端子Ｐ２に供給された第２図Ｃのような複合
信号を増幅し同期分離回路１４２とィンタフェィス１４
４とに加え、印写回路１４３の速度に合わせて第１４日
目のパターン信号を印写回路１４３へ供給することによ
り印写する。

この印写回路１ ４３はＦＦ９２の出力が端子Ｐ３，Ｐ
４を介して加えられている期間のみ印写動作をする。主
メモリー０１こおける記憶アドレスの１ライン分を印写
画像の機縁１本分で対応させるものとすれば、１ライン
分を印写し終る毎に、また、１ライン分をｎ本に対応さ
せるものとすればそのｎ本分を印写し終る毎に、印写回
路１４３からパルスを発生し端子Ｐ？，Ｐ８を介してカ
ウンタ９１に加え、これをカウンタ９１で計数すること
によって送出用のラインアドレス信号を作成する。なお
、印写回路１４３が１フィールドにつき１本づつ印写す
ることができるものでありかつ主メモリー０の１ライン
アドレスを印写画像の横線１本に対応させるものであれ
ば、カウンタ９１で垂直パルスを計数するようにしても
よい。以降これを繰返して、１ラインずつ印写する。１
画面分の印写を終了したときには印写回路１４３から終
了信号を発生し、端子Ｐ５，Ｐ６を介してＦＦ９２をリ
セツトすることにより待機状態に復帰する。

以上述べたように構成することにより、既に開発発表さ
れているテレビジョン信号の華直帰線期間中の信号を用
いる公３知のファクシミリ受信機１４を用いて、親受信
機中の主メモリ１０の記憶内容艮０ちＣＲＴ５の画面に
表示されている文字や図形等の画像を印写することがで
きることとなったものである。

なお、この場合には第２図Ｃの形式の信号をファクシミ
リ受信機用に用いることにより、ファクシミリ受信機１
４の同期は親受信機と同一になる。なお、このファクシ
ミリ受信機１４において、増幅回路１４１の代りにチュ
ーナ、ＶＩＦ回路、検波回路を設ければ、独立したファ
クシミリ受信機になる。

また、上記実施例では印写回路１４３から１画面分の印
写終了信号を発生するようにしたが、カウンタ９１の出
力により例えば第２０９ライン目でのラインアドレス信
号の後縁でＦＦ９２をリセットするようにしてもよい。

さらに、カウンタ９１の入力として垂直パルスを使用す
ることができ、ＦＦ９２をカウンタ９１の出力でリセッ
トするようにした場合には、ファクシミリ受信機１４に
供給する信号は混合回路１１の出力とＦＦ９２のＱ出力
のみでもよい。さらに、上記実施例においては主メモリ
から読み出したパターン信号をテレビジョン信号の垂直
帰線期間中に車畳してファクシミリ受信機に供給するよ
うにしたが、このようにテレビジョン信号に重畳するこ
となく単独にファクシミリ受信機に供給するようにして
もよい。

その場合には、テレビジョン信号と関連のない通常のフ
ァクシミリ装置を使用することもできる。また、パター
ン信号をディジタルメモリから低速度で読み出してファ
クシミリ受信機に供給するこどもできることになる。以
上詳述した通り、本発明によれば、ディジタルメモリに
蓄積したパターン信号による画像を陰極線管上に表示す
ることができるのみならず、ファクシミリ装置によって
印画紙等に印写することにより保存ができるように記録
することもできる有用な装置を得ることができるもので
ある。

さらに、本発明においては、ディジタルメモリから１ラ
イン分づつ読み出したパターン信号を垂直婦線期間に車
畳してファクシミリ受信機に送り印写するとともに、フ
ァクシミリ受信機の印写回路から１ライン分及び１画面
分の印写終了時に帰還信号を得て、パターンメモリから
印写すべき、パターン信号を読み出すときに印写動作に
同期させて読み出すようにしたものであり、パターンメ
モリとファクシミリ受信機とを容易にかつ、正確に連動
させ、また、超高速ファクシミリでなくても動作し得る
よう、パターンメモリから１フィールドにつき１ライン
分づつパターン信号を読み出す（従って、たとえば、２
００ライン分／６０フィールド＝３．乳砂で印写終了す
ることができるものである。そして、かかる構成により
、１フィールドにつき１ライン分づつパターン信号を読
み出すカウン夕を追加することにより、通常のパターン
メモリからファクシミリ用信号が印写動作に合わせて送
出できて付加回路を少〈でき、又、ファクシミリから１
ライン印写終了毎にパルスを上記カウンタへ送ることに
より１ライン分づつ正確に印写でき、１フイールド‘こ
つき１ライン分の分割で印写できないファクシミリでも
ゆっくり印写できるものである。

【図面の簡単な説明】

第１図は本発明の一実施例におけるテレビジョン装置の
ブロック線図、第２図は同装置の各部の波形図、第３図
同装置の詳細なブロック線図である。 ５・・・・・・陰極線管、６・・・・・・クロック発生
回路、７……謙出用アドレス発生回路、８・・・…セレ
クタ、９…・・・送出用アドレス発生回路、１０・・・
・・・主メモリ、１１・・・・・・混合回路、１２・・
・・・・入力インタフェイス回路、１３・・…・メモリ
、１４・・・・・・ファクシミリ受信機。 第１図 第２図 図 の 船

Claims (1)

【特許請求の範囲】
1. １ 表示すべき画像のパターン信号を記憶蓄積するデイ
   ジタルメモリを備え、このデイジタルメモリから読み出
   した１画面分のパターン信号を陰極線管に加えてその画
   面上に上記画像を表示するとともに、上記デイジタルメ
   タルから上記パターン信号を１ライン分を単位として読
   み出し、この読み出したパターン信号をテレビジヨン信
   号の垂直帰線期間中に重畳して印写手段を有するフアク
   シミリ受信機に供給して上記画像を記録紙に印写するよ
   うにするとともに、上記フアクシミリ受信機より１ライ
   ン分の印字終了および１画面分の印字終了を示す信号を
   発生して上記デイジタルメモリの読み出し制御回路に供
   給し、上記フアクシミリ受信機の印写動作と同期して上
   記デイジタルメモリから上記フアクシミリ受信機に上記
   パターン信号を供給するようにしたテレビジヨン装置。