KR960010485B1

KR960010485B1 - 화상 표시 장치

Info

Publication number: KR960010485B1
Application number: KR1019880004178A
Authority: KR
Inventors: 에리히 크라우스 우베
Original assignee: 엔.브이.필립스 글로아이람펜파브리켄; 이반 밀러 레르너
Priority date: 1987-04-16
Filing date: 1988-04-13
Publication date: 1996-08-01
Also published as: FI84546B; US4851907A; FI84546C; JPS63280587A; EP0287168A1; NL8700903A; FI881710A; DE3874793D1; JP2790282B2; EP0287168B1; KR880013402A; DE3874793T2; FI881710A0; ES2035240T3

Abstract

내용 없음.

Description

화상 표시 장치

제1도는 본 발명에 따른 동기 신호 변환 회로가 제공되는 필스수 변환 회로를 포함한 화상 표시 장치의 하나의 가능한 실시예를 블록 다이어그램을 이용하여 도시.

제2도는 본 발명의 상기 실시예를 따른 제1도의 동기 신호 변환 회로의 제2수직 동기 신호(V2)를 위한 하나의 가능한 출력 회로를 블록 다이어그램을 이용하여 도시.

* 도면의 주요 부분에 대한 부호의 설명

4 : 동기 신호 변환 회로 19 : 위상 비교 회로

23 : 발진기 29 : 제1주파수 분할기

35 : 제2주파수 분할기 41 : 제1카운터

45 : 기억 회로 57 : 제2카운터

73 : OR 회로 103 : 동기 신호 분리기

114 : 필드수 변환 회로 24 : 화상 표시관

[발명의 배경]

본 발명은 화상 표시 장치에 관한 것으로서, 이 화상 표시 장치는 제1 필드 주파수를 가진 제1텔레비젼 신호를 제2 필드 주파수를 가진 제 2 텔레비젼 신호로 변환시키는 필드수 변환 회로를 포함하고, 상기 제1 텔레비젼 신호의 제 1 수평 및 수직 동기 신호로부터 상기 제2 텔레비젼 신호의 제2 수평 및 수직 동기 신호를 유도하는 동기 신호 변환 회로를 포함하며, 이 동기 신호 변환 회로는 제 1 수평 동기 신호(H1)의 배수이며 상기 제1 수평 동기 신호에 위상 고정되는 주파수에서 신호를 발생시키는 발진기를 포함한 위상 고정 루프와, 제1 수직 동기 신호(V1)로부터 제2 수직 동기 신호(V2)가 유도되는 주파수 분할기 회로를 포함하며, 상기 제2 수평 동기 회로(H2)는 발진기의 출력 신호로부터 유도되며, 상기 주파수 분할기 회로는 발진기의 출력에 연결된 입력을 가진다.

이와 같은 유형의 화상 표시 장치는 PCT 출원 제 WO 80/02351호에 공지되어 있다. 상기 출원에서 설명된 화상 표시 장치의 주파수 분할기 회로는 필드당 표준적인 라인수를 가진 표준 텔레비젼 신호를 처리하도록 되어 있다. 만약 비디오 녹화기 및 비디오 게임에서의 텔레비젼 신호와 같이 표준에서 벗어나는 필드당 라인수를 가진 텔레비젼 신호가 이와 같은 회로에 인가되면, 흔들리는 화상 또는 수직 지터같은 방해 효과(disturbimg effect)가 일어나게 된다.

[발명의 개요]

본 발명의 목적은 그와 같은 방해 효과없이 비표준(비월주사된) 텔레비젼 신호를 처리할 수 있도록 하는 데 있다.

본 발명에 따르면, 서두에서 설명된 유형의 상기 화상 표시 장치는 상기 주파수 분할기 회로가 제어가능한 카운터 회로인 점에 특징이 특징이 있으며, 또한 상기 화상 표시 장치는 발진기의 출력에 연결된 클럭 신호 입력과 제1 수직 동기 신호(V1)를 인가하기 위한 소거 신호 입력(erasing signal input)을 가진 카운터와, 카운터의 출력결합부(output combination)에 연결된 입력 결합부와 제어가능한 카운터 회로의 입력 결합부에 연결된 출력 결합부와 제1 수직 동기 신호(v1)를 인가하기 위한 클럭 신호 입력을 가진 기억 회로를 포함하고, 제1수직 동기 신호(V1)를 인가하기 위한 입력과 상기 제어 가능한 카운터 회로의 출력에 연결된 입력을 가진 출력회로(output circuit)를 더 포함하며, 제2 수직 동기 신호(V2)는 상기 출력 회로의 출력으로부터 얻어지는 것을 특징으로 한다.

본 발명의 해결책(measure)은 제1텔레비젼 신호의 필드당 라인수가 카운터에 의해 계수될 수 있다는 점과, 상기 계수 결과를 이용하여 제어 가능한 카운터 회로가 제2텔레비젼 신호와 동일한 라인수 후에 제2 수직 동기 신호(V2)의 펄스를 공급하도록 제어될 수 있다는 점에서 실현된다. 이와 같은 해결책의 잇점은 제1텔레비젼 신호의 라인수가 변화한 후 매우 빠르게 제2텔레비젼 신호의 라인수를 계속해서 적응시킴으로써, 전술한 방해 현상이 현저하게 감소된다는 것이다.

본 발명의 또다른 실시예는 제2필드 주파수가 제1필드 주파수의 2배로 특정지어진다. 상기 해결책 덕분에 표준 및 비표준 텔레비젼 신호 모두로 하여금 비월 주사를 유지하면서도 상기 필드수를 두배로 하는 것이 가능하다.

[발명의 설명]

제1도에서 제1텔레비젼 신호는 화상 표시 장치의 입력(100)에 인가되고, 상기 입력은 동기 신호 분리기(103)의 입력(101)과 필드수 변환 회로(114)의 입력(113)에 연결된다.

상기 동기 신호 분리기(103)는 제1수평 동기 신호(H1)를 위한 출력(105)과 제1 수직 동기 신호(V1)를 위한 출력(10)을 가지고 있다. 상기 동기 신호 분리기(103)의 출력(105)은 동기 신호 변환 회로(4)의 입력(5)과 필드수 변환 회로(114)의 입력(115)에 연결된다. 상기 동기 신호 분리기(103)의 출력(107)은 동기 신호 변환 회로(4)의 입력(7)과 필드수 변환 회로(114)의 입력(117)에 연결된다. 상기 동기 신호 변환 회로(4)의 제2 수평 동기 신호(H2)를 위한 출력(6)은 필드수 변환 회로(114)의 입력(116)에 연결된다. 상기 동기 신호 변환 회로(4)와 제2 수직 동기 신호(V2)를 위한 출력(8)은 필드수 변환 회로(114)의 입력(117)에 연결된다. 상기 동기 신호 변환 회로(4)의 제2수평 동기 신호(H2)를 위한 출력(6)은 필드수 변환 회로(114)의 입력(116)에 연결된다. 사이 동기 신호 변환 회로(4)와 제2수직 동기 신호(V2)를 위한 출력(8)은 필드수 변환 회로(114)의 입력(118)에 연결된다. 필드수 변환 회로(114)의 복수개일 수 있는 비디오 신호 출력(120)은 화상 표시관(124)의 복수개일 수 있는 비디오 신호 입력(122)에 연결된다. 필드수 변환 회로(114)의 수평 변환 신호(H2')를 위한 출력(126)은 화상 표시관(124)의 편향 회로(130)의 입력(128)에 연결된다. 필드수 변환 회로(114)의 수직 편향 신호(V2')를 위한 출력(132)은 상기 편향 회로(130)의 입력(134)에 연결된다.

상기 동기 신호 변환 회로(4)의 입력(5)은 위상 비교 회로(19)의 입력(13)에 연결된 위상 고정 루프(11)의 입력(9)에 연결된다. 상기 위상 비교 회로(19)의 또 하나의 입력(15)은 제1 주파수 분할기(29)의 출력(31)에 연결된다. 상기 위상 비교 회로(19)의 출력(17)은 발진기(23)의 제어 신호 입력(21)에 연결된다. 이 발진기(23)의 출력(25)은 제1주파수 분할기(29)의 입력(27)에 연결되며, 또한 위상 비교 회로(19), 발진기 및 제 1 주파수 분할기(29)로 구성된 상기 위상 고정 루프(11)의 출력(32)에 연결된다. 상기 위상 고정 루프 (11)의 출력(32)은 제 2 주파수 분할기(35)의 입력(33)과 제1 카운터(41)의 형태를 가진 제어 가능한 카운터 회로의 클럭 신호 입력(39)에 연결된다. 제2 주파수 분할기(35)의 출력(37)은 제2 카운터(57)의 클럭 신호 입력(55)에 연결되어 제2 수평 동기 신호(H2)를 인가하며, 상기 신호는 또한 동기 신호 변환 회로(4)의 입력(7)은 제2 카운터(57)의 소거 신호 입력(59)에 연결되어, 기억 회로(45)의 클럭 신호 입력(51)에 연결된다. 상기 기억 회로(45)의 입력 결합부(49)는 제2카운터(57)의 출력 결합부(53)에 연결된다. 상기 기억 회로(45)의 출력 결합부(47)는 제1 카운터(41)의 입력 결합부(43)에 연결된다.

제1카운터(41)의 적재 신호 입력(67)은 제2수직 동기 신호(V2)를 공급하는 상기 OR회로(73)의 출력에 연결되며, 상기 OR 회로의 출력은 또한 상기 동기 신호변환 회로(4)의 출력(8)에도 인가된다. 상기 OR 회로(73)의 제2 입력(71)은 제1카운터(41)의 제로 위치 신호 출력(69)에 연결된다.

이제 설명될 상기 회로의 동작은 제2필드 주파수가 제1필드 주파수의 배수 예를 들면 2배인 것으로 가정되어 있다. 그러면 도시된 상기 회로에서 상기 빌진기(23)로 하여금 제1수평 동기 신호(H1)의 주파수의 4배인 주파수로 발진하도록 하는 것이 가능하다. 만약 추가적인 회로의 성분도 적응된다면 발진기로 하여금 그 주파수의 배수인 주파수에서 교대로 발진시키도록 하는 것도 대안적으로 가능하다. 만약 발진기(23)가 제1수평 동기 신호(H1)의 주파수의 4배인 주파수로 발진한다면, 제1주파수 분할기(29)는 4 대 1 분할기(four - to - one divider)이며, 제2주파수 분할기(35)는 2 대 1 분할기이다. 제2카운터(57)는 제1 수평 동기 신호(H1)의 주파수에 2배인 주파수로 상기 클럭 신호 입력(55)에서 신호를 받고, 소거 신호 입력(59)에서 제1 수직 도기 신호(V1)를 받기 때문에 이와 같은 제2 카운터(57)는 제1 수직 동기 신호(V1)의 2개의 펄스 사이에서 매번 제1 텔레비젼 신호의 필드 라인수의 2배를 계수한다. 만약 제1 수직 동기 신호의 펄스가 클럭 신호 입력(51)에서 현재 V1 이라면, 이 숫자는 상기 기억 회로(45)에 기억된다. 동일한 V1펄스가 OR 회로(73)를 통하여 제 1카운터(41)의 상기 적재 신호 입력(67)에 전달되어, 상기 기억 회로에 기억된 숫자는 또한 제 1 카운터(41)에도 저장된다.

상기 제 1 카운터(41)는 제1 수평 동기 신호(H1)의 주파수의 4배인 주파수로 클럭 신호 입력(39)에서 신호를 받기 때문에, 이 제 1 카운터(41)는 제2 카운터(57)가 라인수의 2배를 계수하는 것보다 2배 정도 빠른 속도로 제1 카운터(41)이 적재된 숫자로부터 0까지 거꾸로 계수한다. 그러므로 제1 카운터(41)는 제1텔레비젼 신호의 한 필드를 통해 제로에 절반 정도 도달하며, OR 회로(73)를 통해 제2 텔레비젼 신호를 위한 제2 수직 동기 신호(V2)의 펄스를 공급할 것이다. 상기 OR 회로(73)의 출력은 제 1 카운터(41)의 적재 신호 입력(67)에 연결되기 때문에, 제1 카운터(41)는 상기 기억 회로(45)에 기억된 상기 숫자를 다시 적재하고, 이 숫자로부터 0으로 거꾸로 계수할 것이다. 그러면 숫자를 예로들어 후술하는 바와 같이, 비월주사가 유지된다. 만약 제 1 텔레비젼 신호가 필드당 312.5개의 라인을 포함한다면, 제 2 카운터(57)는 625에 도달할 때까지 계수할 것이다. 제 1 카운터(41)의 클럭 신호 주파수가 제 1 수평 동기 주파수(H1)의 4배이기 때문에, V2 펄스는 제 2 수평 동기 신호(H2)의 두 개 펄스 사이 중간이나 또는 H2 펄스와 일치하는 제 1 텔레비젼 신호의 156.25 라인 후에 공급될 것이다.

상기 회로는 표준 및 비표준 신호에 모두 적합한데, 이는 제1 수직 동기 신호(V1)의 두 개 펄스 사이의 라인수가 정상적인 숫자를 벗어난다 하더라도 제 2 수직 동기 신호(V2)의 펄스가 제1 수직 동기 신호(V1)의 두 개 펄스 사이 중간에 있기 때문이다. 그 이유는 제2 카운터가 제 1 텔레비젼 신호의 한 필드내의 얼마나 많은 하프 라인(half line)이 포함되는가를 측정하고 제1 카운터는 2배의 빠르기로 계수하기 때문에, 제 2 텔레비젼 신호를 위한 V2 펄스는 제1 텔레비젼 신호의 필드 중간에 공급된다는 것이다. 만약 가능한 비월 주사를 유지하도록 인식되지 않는다면, 제1 텔레비젼 신호의 필드당 전체 라인수를 계수하는 것으로 충분하다.

제2도에서 제1도에 대응하는 성분은 제1도에서와 같은 참조번호를 가진다. 제2도에 따른 제2 수직 동기 신호를 위한 출력 회로는 제1카운터(41)의 적재 신호 입력(67)이 동기 신호 변환 회로(4)의 입력(7)에 직접 연결된다는 점에서 제1도에 도시된 회로와 다르며, 상기 도면내에서는 OR 회로(73)의 형태로 되어 있는 출력 회로의 출력(65)이 상기 적재 신호 입력(67)에 더 이상 연결되지 않아서 제1카운터(41)를 위한 상기 적재 신호는 제1 카운터(41)의 제로 위치 신호 출력(69)에서의 제로 위치 신호에 더 이상 의존하지 않는다는 점에서 제1도에 도시된 회로와 다르다. 이제 제1카운터(41)는 OR 회로(73)를 통하여 두개의 V1 펄스 사이에 하나의 V2 펄스를 공급하기 위해서 제1 텔레비젼 신호의 두 개의 V1 펄스 사이에서 단지 한번만 제로로 다시 계수된다. 또한 V1 펄스 자체도 이와 같은 OR 회로(73)를 통해서 V2 펄스와 마찬가지로 지나가게 된다. 만약 제1 텔레비젼 신호가 표준 텔레비젼 신호를 현저히 벗어난다면 제1도에 따른 상기 회로에서 두 개의 V輟 펄스가 서로의 직후에 발생하는데, 제1펄스는 제1카운터(41)의 제로 위치 신호 출력(69)에서 제로 위치 신호로부터 생기며, 제2펄스는 제1 수직 동기 신호(V1)로부터 발생한다. 이와 같은 현상은 제 1 텔레비젼 신호의 필드당 라인수가 필드마다 변한다면 발생할 수도 있다. 설명된 실시예는 이전에 설명된 것처럼 2개의 V! 2? 펄스가 서로의 직후에 나타나는 것을 막는다. 이와 같은 실시예는 특히 제2필드 주파수가 제1 필드 주파수의 두배인 경우에 바람직하다. 만약 제2 필드 주파수가 제1 필드 주파수의 다른 배수가 되면, 제1 카운터의 제로 위치 신호 출력으로부터 공급된 펄스의 숫자는 카운터 회로를 이용하여 계수할 수 있다. n배 필드수 곱셈의 경우에서, 이와 같은 계수 회로는 n-1 위치에 도달하자마자 제1카운터(41)의 금지 신호 입력에 신호를 인가할 수 있으며, 이에 따라서 두 개의 V2 펄스가 서로 직후에 나타나는 것을 막는다.

제1도에 따른 실시예와 제2도에 따른 실시예에서, 예를 들면 제1 카운터(41)의 출력 결합부에 연결된 입력 결합부를 가진 NAND 회로의 출력이 제1카운터(41)의 제로 위치 신호 출력(69) 대신에 사용될 수 있다. 제1 카운터(41)의 이와 같은 제로 위치 신호 출력(69)을 위한 다른 대안은 상기 기억 회로(45)의 출력 결합부(47)에 연결된 제1입력 결합부와, 이번에는 제로로부터 순방향으로 계수하는 제1카운터(41)의 출력 결합부에 연결된 제2 입력 결합부를 가진 비교 회로의 출력이다. 이와 같은 제1카운터(41)의 적재 신호 입력(67)에 인가된 신호는 그 뒤 제1카운터(41)의 소거 신호 입력에 인가되어야만 한다.

주파수 분할기(29, 35)의 주파수 비율과 발진기(23)의 발진기 주파수를 조정함으로써 단지 필드수 배가기(field number doubler)가 아닌 필드수 변환기를 위한 동기 신호 변환기를 실현하는 것도 대안적으로 물론 가능하다. 일반적으로 필드 숫자의 n배 곱셈은 발진기(23)로 하여금 제 1수평 동기 신호(H1)의 주파수의 2n 배와 같은 주파수에서 발진시켜 주고, 또한 n 대 1분할기로서 제2주파수 분할기(35)를 구성하고 2n 대 1분할기로서 제1주파수 분할기(29)를 구성함으로써 실현될 수 있다. 상기 경우에서 2n은 정수이어야만 한다.

Claims

제1필드 주파수를 갖는 제1텔레비젼 신호를 제2필드 주파수를 갖는 제2텔레비젼 신호로 변환하는 필드수 변환 회로(114)와, 상기 제1텔레비젼 신호의 제1수평(H1) 및 수직(V1) 동기신호로부터 상기 제2텔레비젼 신호의 제2수평(H2) 및 수직(V2) 동기 신호를 유도하는 동기신호 변환 회로(4)를 구비하며, 상기 제2수평(H2) 및 수직(V2) 동기 신호는 상기 필드수 변환 회로(114)에 인가되며, 상기 제1수평 동기 신호(H1)의 배수이면서 상기 제1수평 동기 신호(H1)로 위상 고정되는 주파수로 발진기 신호를 발생시키는 발진기(23)를 구비한 위상 고정 루프(11)와, 상기 발진기 신호로부터 상기 제2 수평 동기 신호(H2)를 유도하는 수단(35) 및, 상기 제1 수직 동기 신호(V1)로부터 상기 제2수직 동기 신호(V2)를 유도하는 주파수 분할기 회로를 구비하며, 상기 주파수 분할기 회로는 상기 발진기(23)의 출력부에 접속되어 있는 입력부(39)를 갖는 화상 표시 장치(picture display device)에 있어서, 상기 주파수 분할 회로는 제1 카운터 회로(41)를 구비하고, 상기 화상 표시 장치는 제2 카운터(57)와, 기억 회로(45) 및 OR 회로(73)를 더 구비하며, 상기 제2카운터(57)는 상기 제1 수직 동기 신호(V1)를 수신하는 소거 신호 입력부(erasing signal input)와, 상기 제2수평 동기 신호(H2)를 수신하는 클럭 신호 입력부(55) 및, 상기 제 2 카운터(57)와 계수(count)를 공급하는 출력부(53)를 구비하며, 상기 기억 회로(45)는 상기 제1수직 동기 신호(V1)를 수신하는 클럭 신호 입력부(51)와, 상기 제1 수직 동기 신호(V1)의 펄스가 상기 클럭 신호 입력부(51)에 인가될 때 상기 제2카운터(57)의 상기 계수를 기억하기 위해 상기 제2카운터(57)의 상기 출력부(53)에 접속된 입력부(49) 및, 상기 제1카운터 회로(41)의 입력부에 상기 기억된 계수를 공급하는 출력부(47)를 구비하며, 상기 OR회로(73)는 상기 제1 수직 동기 신호(V1)를 수신하는 제1입력부(63)와, 상기 제1카운터 회로(41)의 소정의 위치 신호(position signal)출력부(69)에 접속되어 있는 제2입력부(71) 및, 상기 제2 수직 동기 신호(V2)를 공급하는 출력부(65)를 구비하는 것을 특징으로 하는 화상 표시 장치.
제1항에 있어서, 상기 제1카운터 회로(41)의 상기 소정의 위치 신호 출력부(69)가 상기 제1카운터 회로(41)의 제로 위치 신호 출력인 것을 특징으로 하는 화상 표시 장치.
제1항에 있어서, 상기 제2필터 주파수가 상기 제1필드 주파수의 2배인 것을 특징으로 하는 화상 표시 장치.
제3항에 있어서, 상기 발진기(23)의 상기 주파수가 상기 제1수평 동기 주파수(H1)의 4배인 것을 특징으로 하는 화상 표시 장치.
제1항에 있어서, 상기 제1카운터 회로는 제1카운터(41)와 비교 회로를 구비하며, 상기 제1카운터 회로는 0부터 계수하며, 상기 발진기(23)의 출력부에 접속되어 있는 클럭 신호 입력부(39)와, 상기 동기 신호 변환 회로(4)의 수직 동기 입력부(7)와 접속된 소거 신호 입력부를 구비하며, 상기 비교 회로는 상기 기억 회로(45)로부터 상기 기억된 계수를 수신하기 위해 접속된 제1 입력부와, 상기 제1카운터(41)의 계수 출력부에 접속된 제 2 입력부 및, 상기 소정의 위치 신호 출력부(69)에 접속된 출력부를 구비하는 것을 특징으로 하는 화상 표시 장치.