JPS63204886A - フイ−ルドメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号の１フィールド分を記憶し得るフィー
ルドメモリ装置に関する。

従来の技術 近年、家庭用ＶＴＲにおいて、フィールドメモリを内蔵
してスチル、スロー等の特殊再生時の画質を改善する製
品が普及してきた。ところで、ＮＴＳＣ方式カラー映像
信号は、第３図１に示すように１フィールド当りの水平
走査線数が２６２．５本と整数でないために、これを第
３図すのようにフィールドメモリにそのまま書込んで読
出した場合には第３図Ｃに示すように０．５Ｈ（Ｈは水
平走査期間）のずれが次のフィールドにおいて発生し、
その結果０．６Ｈのスキュー歪がモニター上に発生する
という問題があった。

この問題に関しては、特開昭６１−１８４９８２号公報
に示されているように、フィールドメモリへの書込み期
間を２６３Ｈ分とし、フィールドメモリからの読出し期
間は２６２Ｈ分として以後の読出しは２６３Ｈ，２８２
Ｈと交互に繰り返すことにより水平同期信号のタイミン
グを一致させることができ、スキュー歪は発生しない。

この時の状態を第３図ｄ、ｅに示す。

発明が解決しようとする問題点 しかしながら上記のような構成では、第３図ｅに示すよ
うに、フィールドメモリから読出した時の垂直同期信号
のタイミングが正規の位置より０．５Ｈだけずれて発生
するために、書込み、読出しを繰り返した場合には０．
５Ｈ相当の垂直ガタ（再生画像の垂直方向のジッタ）が
発生する。

この場合、従来は疑似垂直同期信号を挿入することによ
りその補正を行っていたが、これは正規の垂直同期信号
ではないために、モニターテレビとの相性により垂直同
期信号を挿入するタイミングを調整する必要があった。

本発明は、かかる点に鑑み、フィールドメモリからの読
出し画像にスキュー歪も垂直ガタも発生しないフィール
ドメモリ装置を提供することを目的とする。

問題点を解決するための手段 本発明のフィールドメモリ装置は、フィールドメモリに
書込まれ、あるいはフィールドメモリから読出される１
フィールド分の映像信号の水平走査線数を、フィールド
メモリ装置に入力される映像信号の１フィールド分の水
平走査線数と異なる整数値（第３図ｄに示した２６３Ｈ
，２６２Ｈの繰り返し）となるように設定した上で、フ
ィールドメモリから読出された垂直同期信号の発生位置
が、正規の位置からずれて発生する時には、メモリの読
出しアドレスを読出した垂直同期信号のずれ分だけシフ
トしてやり、垂直同期信号が常に正規の位置に発生する
ようにし、垂直同期信号が終わった後に、今度は前記、
アドレスシフトした方向とは逆に読出しアドレスをシフ
トしてやって水平同期信号の発生位置を正規のタイミン
グに合わせるように構成されるものである。

作用 本発明は前記した構成により、第３図ｅに示す垂直同期
信号がずれた状態から読出しアドレスをシフトすること
により、第３図ｆに示すように垂直同期信号位置を正規
の位置と一致させるように作用し、垂直同期信号が終わ
った後に、今度は読出しアドレスを前回とは逆にシフト
することにより、水平同期信号位置を正規の位置に一致
させるように作用するものである。

実施例 以下、本発明のフィールドメモリ装置の一実施例につい
て図面にもとづき説明する。

第１図は本発明の一実施例を示すブロック図であり、フ
ィールドメモリ装置を用いて、映像信号の特殊効果を得
る場合に適用したものである。

第１図において、１は映像信号の入力端子、２はフィー
ルドメモリ部、３はＡ／Ｄ変換器、４はフィールドメモ
リ、５はＤ／人変換器、６はメモリコントロール回路、
７はアドレスカウンタ回路、８はアドレスのプリセット
値を設定するプリセット値設定回路、９は垂直同期信号
分離回路、１゜は静止画やストロボ動作等の特殊効果を
得るためのモード指令信号、１１は書込み、読出しコン
トロール回路、１２はＲ−３フリツプ７０ツブ、１３は
ＯＲ回路、１４はアドレスデコーダ、１５はスイッチ回
路、１６はカウンタ回路、１７．１８はモノマルチ回路
、１９，２０．２１はスイッチ、２２は通常画と特殊面
の切換え信号の切換え信号、２３は映像信号の出力端子
である。

第２図は、本装置における動作を説明するだめのタイム
チャート図であシ、ここでは、画面をコマ落としするス
トロボ動作を例にとって示している。

まず最初に通常画が選ばれた場合には、第１図２２には
通常画を選択する指令信号が与えられ、スイッチ１９，
２０．２１は全てａ側に切換えられる。入力端子１から
導入された映像信号はスイノチ１９を介して出力端子２
３よりそのまま出力される。一方、端子１に入力された
映像信号はフィールドメモリ部２と垂直同期信号分離回
路９にも導入されており、入力映像信号は、フィールド
メモリ部２内の人／Ｄ変換器３でデジタル信号に変換さ
れた後、フィールドメモリ４に書込まれる。

メモリ４を書込み状態とするものはメモリコントロール
回路６でありメモリコントロール回路６は、通常再生中
であるということを判断した書込み。

読出しコントロール回路１１からの指令をａ側に切換え
られたスイッチ２０を介して受けてフィールドメモリ４
を書込み状態にする。垂直同期信号分離回路９で分離さ
れた垂直同期信号は書込み。

読出しコントロール回路１１に導入されて第２図＆に示
すパルス（本実施例では垂直同期信号の開始位置より３
Ｈ前に発生するパルスとする）となり、ａ側に切換えら
れたスイッチ２１を介してアドレスクリア信号としてア
ドレスカウンタ回路７に入力される。すなわち垂直同期
信号分離回路９から垂直同期信号が得られるたびに書込
みアドレスが初期化（プリセット値設定回路８によｐｏ
番地に設定）され、新たな映像信号の書込みが行なわれ
る。通常画が選ばれた時にも上記したようなフィールド
メモリ４への書込みを行うのは、通常画モードから特殊
画モードへ切換えた時の継ぎをスムーズにするためであ
る。

次に特殊画（ここでは例として％のストロボ動作とする
）が選ばれた場合を説明する。この時には、切換え信号
２２は特殊画を選択する指令信号となり、スイッチ’＋
９．２０．２１はｂ側に切換えられる。入力端子１より
入力された映像信号はフィールドメモリ部２及び垂直同
期信号分離回路９に導入され、人／Ｄ変換器３でデジタ
ル信号に変換されてフィールドメモリ４に書込まれる。

書込み、読出しを設定するコントロール回路１１には、
前記、分離抽出された垂直同期信号及び通常画と特殊画
の切換え信号の他に、特殊両持のモード指令信号１０が
入力される。

モード指令信号１０がＡストロボに設定されると、書込
み、読出しコントロール回路１１はその出力に第２図す
に示すような垂直パルス信号（第２図ａ）を％に分周し
た形の書込み開始パルス信号を発生する。このパルス信
号はＯＲ回路１３に導入され、ｂ側に切換えられたスイ
ッチ２１を介してアドレスクリア信号としてアドレスカ
ウンタに入力される。１４はアドレスデコーダであり、
アドレスクリア信号が入力されてから２６２Ｈ分及びア
ドレスクリア信号が入力されてから２６３Ｈ分のクロッ
クをカウントした時点でパルス信号を出力する。前記２
６２Ｈパルス信号と２６３Ｈパルス信号はスイッチ回路
１５に入力され、第２図ｃ、ｄに示すように交互に切換
えられて出力される。（スイッチ回路１６で選択された
パルス信号がアドレスクリア信号となるためこのように
なる）ここで、スイッチ回路１６は前記第２図すのパル
ス信号を受けてお９、このパルス信号が入力された次の
出力は常に２６３Ｈパルス信号を選択し、以後は交互に
繰り返すように構成され、第２図ｄに示すように２６２
力ウントパルス信号と、第２図すの書込みパルス信号が
重なる場合には２６２力ウントパルス信号を禁止するよ
うに構成されているスイッチ回路１５の出力はＯＲ回路
１３とスイッチ２１を介してアドレスクリア信号として
アドレスカウンタ回路７に入力される。この時のＯＲ回
路１３の出力（アドレスクリア信号）は第２図ｒのよう
に２８３Ｈ，２６２Ｈと繰シ返すパルス信号となる。Ｒ
−Ｓフリップ７０ツブ１２は、特殊両持のフィールドメ
モリ４への書込み期間を設定するものであり、第２図す
の書込み開始パルス信号でセットされ、第２図Ｃの２６
３Ｈ力ウントパルス信号でリセットされる構成になって
いる。

その結果、Ｒ−３７リツプフロソブの出力は第２図０の
ようになシ、書込み開始パルス信号から２６３Ｈまでの
期間が書込み期間Ｗとなる。（本実施例ではフィールド
メモリから読出した映像信号が連続して継がるようにＷ
の期間は読出しと書込みを同時に行うリードモディファ
イライト期間としている）。これに対して読出し期間は
第２図ｅのＲ期間となり、書込み略々１フイールドに対
して読出しは略々３フイールドとなり結果とじて鬼のス
トロボ動作が行われることになる。上記書込み信号はス
イッチ２ｏのｂ側からメモリコントロール回路６に導か
れフィールドメモリ４の書込み、読出しを制御する。フ
ィールドメモリ４から読出されたデジタル映像信号は、
Ｄ／ム変換器６で元のアナログ映像信号に戻されてスイ
ッチ１９から出力端子２３に出力される。

この時、出力端子２３に現れる信号は、第３図θに示し
た状態になっており、水平同期信号の位置は正規の位置
にそろっているためスキュー歪は起らないが、垂直同期
信号は正規の位置よりＱ５Ｈだけ遅れた位置に発生する
ことになり、フィールドごとにｏ、ｓＨ分垂直同期信号
位置が変化することに起因する垂直ガタが発生する。カ
ウンタ１６゜モノマルチ回路１７．１８及びプリセット
値設定回路８はこの垂直ガタを防ぐためのものであり、
次にこの動作を説明する。

アドレスデコーダ１４は先に説明したようにアドレスク
リア信号がアドレスカウンタ回路アに入力されてから２
６２Ｈ分及び２６３Ｈ分アドレスが進んだ時点でパルス
信号を出力するが、アドレスデコーダ１４は又、例えば
２６２．５Ｈ分アドレスが進んだ時点でもパルス信号を
出力するようになっている。この２６２．５Ｈパルス信
号はモノマルチ回路１８に入力され第２図ｇに示すある
一定のパルス幅（この場合は０．５Ｈ以上）を持ったパ
ルス信号となる。この一定幅のパルス信号はプリセット
値設定回路８に導かれてお９、設定回路８は入力された
パルス信号の発生期間のみアドレスカウンタ回路了のプ
リセット値をｏ、ｓＨに相当する分だけ多くなる（アド
レスは進む方向）ように設定する。このように設定され
た時に前記２６３Ｈカウントされたアドレスクリア信号
（第２図ｇ）がアドレスカウンタ回路７に入力されると
、読出しアドレスは０番地から書込まれているアドレス
を０．５Ｈ分進んだ点から読出すことになり結果として
、垂直同期信号位置は常に２６２．５Ｈごとに現れるこ
とになり垂直ガタは発生しない。しかし上記のように２
６３Ｈカウント後の読出しアドレスをｏ、ｓ）！進めた
だけでは読出した垂直同期信号に続く水平同期信号タイ
ミングが０．５Ｈずれることにな９、今度はスキュー歪
を引き起こすことになる。そこで垂直同期信号の読出し
が終わった後に読出しアドレスを前記動作とは逆に０．
５Ｈ分遅らせてアドレスを元に戻す必要がある。第１図
１６のカウンタ回路はアドレスデコーダ１４からの２６
３Ｈパルス信号を受けてエネーブル状態となり例えば７
Ｈ分のクロックをカウントして第２図りに示す７Ｈパル
ス信号を発生する。（第３図に示した書込み、読出し位
置（垂直同期信号開始位置よシ３Ｈ前）を想定しており
、この場合は垂直同期信号を読み終わった点である、２
６３Ｈパルスの位置から６Ｈ〜９Ｈの間にパルスを発生
させることが望ましい。）このパルス信号はアドレスク
リア信号としてＯＲ回路１３に導入される。一方カウン
タ回路１６はＴＨ分のクロックのカウントをする前に例
えば６．５Ｈ分のクロックをカウントした時点でもパル
ス信号を発生する。このパルス信号はモノマルチ回路１
７に導入され第２図工に示すある一定のパルス幅（この
場合は０．５Ｈ以上）を持ったパルス信号となる。この
一定幅のパルス信号はプリセット値設定回路８に導かれ
ており、設定回路８は入力されたパルス信号の発生期間
のみアドレスカウンタ回路７のプリセット値をアドレス
００番地から７Ｈ分進んだアドレス値となるように設定
する。（０，５Ｈ進んだアドレスから７Ｈ分カウントし
た息子、５Ｈでアドレスクリア信号が入力されるためア
ドレスを０．５Ｈ遅らせるために設定アドレス値は７Ｈ
となる）。従って垂直同期信号を読み終わった後に読出
しアドレスを元に戻すことになる。第１図１３のＯＲ回
路出力（アドレスクリア信号）は最終的に第２図工に示
すものとなり、各パルスごとにプリセット値設定が異な
υ、第２図ｇの期間はアドレスを０，５Ｈ進める値に、
第２図工の期間はアドレスを元の読出しアドレスに合わ
せる値にそれ以外の期間は０番地となる値に設定を行う
。

以上のように、フィールドメモリ４から読出す映像信号
を２６３Ｈ，２６２Ｈと繰り返しながら、垂直同期信号
のみは常に２６２．５Ｈの位置で読出すようにアドレス
をプリセットすることにより、次のフィールドにおける
映像信号は、第３図ｆのように元の状態と一致させるこ
とができる。

厳密に言えばこの信号は正規の映像信号より１Ｈ遅れが
生じているがモニター上で見た場合には全く影響がない
。又、本実施例ではプリセット値の設定範囲をアドレス
クリア信号が入力されるＱ５Ｈ以前よりアドレスクリア
信号が入力されるまでの範囲としたが、これはアドレス
クリア信号が所望のプリセット値を読込める任意の範囲
に設定すれば良い。

本実施例ではＡのストロボ動作に関してのみ説明したが
、静止画に関しても同様であり、さらに再生入力信号が
途中で失なわれた場合にも、フィールドメモリからの読
出しは正常に行えるものである。

発明の効果 以上のように本発明によれば、フィールドメモリを用い
て静止画やストロボ動作等を得る場合に、スキュー歪も
垂直ガタのない良好な画像が得られるフィールドメモリ
装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例のプロ・ツク図、第２図
は第１図のタイムチャート図、第３図はフィールドメモ
リからの読出し状態を従来と比較するための説明図であ
る。 ２・・・・・・フィールドメモリ部、８・・・・・・プ
リセット値設定回路、１４・・・・・・アドレスデコー
ダ、１５・・・・・・スイッチ回路、１６・・・・・・
カウンタ回路、１７゜１８・・・・・・モノマルチ回路
。

Claims (1)

【特許請求の範囲】
1. アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ
   変換器と、Ａ／Ｄ変換されたデジタル映像信号を記憶す
   るメモリと、このメモリへの書込み及びメモリからの読
   出しを制御するメモリコントロール回路と、メモリから
   読出されたデジタル映像信号を元のアナログ映像信号に
   変換するＤ／Ａ変換器とから構成される映像信号の１フ
   ィールド分を記憶し得るフィールドメモリ装置であって
   、このフィールドメモリに書込まれ、あるいはこのフィ
   ールドメモリから読出される１フィールド分の映像信号
   の水平走査線数を、前記フィールドメモリ装置に入力さ
   れる映像信号の１フィールド分の水平走査線数とは異な
   るこれに近い整数値とし、２フィールド分の水平走査線
   数では、前記、フィールドメモリ装置に入力される映像
   信号の２フィールド分の水平走査線数と一致するように
   、フィールドごとに水平走査線数を設定した上で、フィ
   ールドメモリから読出される垂直同期信号に関しては、
   正規の垂直同期信号と同じタイミングで発生するように
   前記フィールドメモリのアドレスタイミングを設定する
   ことを特徴とするフィールドメモリ装置。