JP2558677B2 - フイ−ルドメモリ装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号のフィールド分を記憶し得るフィー
ルドメモリ装置に関する。

従来の技術 近年、家庭用VTRにおいて、フィールドメモリを内蔵
してスチル，スロー等の特殊再生時の画質を改善する製
品が普及してきた。ところで、NTSC方式カラー映像信号
は、第３図ａに示すように１フィールド当りの水平走査
線数が262.5本と整数でないために、これを第３図ｂの
ようにフィールドメモリにそのまま書込んで読出した場
合には第３図ｃに示すように0.5H（Ｈは水平走査期間）
のずれが次のフィールドにおいて発生し、その結果0.5H
のスキュー歪がモニター上に発生するという問題があっ
た。

この問題に関しては、特開昭61-184982号公報に示さ
れているように、フィールドメモリへの書込み期間を26
3H分とし、フィールドメモリからの読出し期間は262H分
として以後の読出しは263H,262Hと交互に繰り返すこと
により水平同期信号のタイミングを一致させることがで
き、スキュー歪は発生しない。この時の状態を第３図d,
eに示す。

発明が解決しようとする問題点 しかしながら上記のような構成では、第３図ｅに示す
ように、フィールドメモリから読出した時の垂直同期信
号のタイミングが正規の位置より0.5Hだけずれて発生す
るために、書込み，読出しを繰り返した場合には0.5H相
当の垂直ガタ（再生画像の垂直方向のジッタ）が発生す
る。

この場合、従来は疑似垂直同期信号を挿入することに
よりその補正を行っていたが、これは正規の垂直同期信
号ではないために、モニターテレビとの相性により垂直
同期信号を挿入するタイミングを調整する必要があっ
た。

本発明は、かかる点に鑑み、フィールドメモリからの
読出し画像にスキュー歪も垂直ガタも発生しないフィー
ルドメモリ装置を提供することを目的とする。

問題点を解決するための手段 本発明のフィールドメモリ装置は、フィールドメモリ
に書込まれ、あるいはフィールドメモリから読出される
１フィールド分の映像信号の水平走査線数を、フィール
ドメモリ装置に入力される映像信号の１フィールド分の
水平走査線数と異なる整数値（第３図ｄに示した263H,2
62Hの繰り返し）となるように設定した上で、フィール
ドメモリから読出された垂直同期信号の発生位置が、正
規の位置からずれて発生する時には、メモリの読出しア
ドレスを読出した垂直同期信号のずれ分だけシフトして
やり、垂直同期信号が常に正規の位置に発生するように
し、垂直同期信号が終わった後に、今度は前記、アドレ
スシフトした方向とは逆に読出しアドレスをシフトして
やって水平同期信号の発生位置を正規のタイミングに合
わせるように構成されるものである。

作用 本発明は前記した構成により、第３図ｅに示す垂直同
期信号がずれた状態から読出しアドレスをシフトするこ
とにより、第３図ｆに示すように垂直同期信号位置を正
規の位置と一致させるように作用し、垂直同期信号が終
わった後に、今度は読出しアドレスを前回とは逆にシフ
トすることにより、水平同期信号位置を正規の位置に一
致させるように作用するものである。

実施例 以下、本発明のフィールドメモリ装置の一実施例につ
いて図面にもとづき説明する。

第１図は本発明の一実施例を示すブロック図であり、
フィールドメモリ装置を用いて、映像信号の特殊効果を
得る場合に適用したものである。

第１図において、１は映像信号の入力端子、２はフィ
ールドメモリ部、３はA/D変換器、４はフィールドメモ
リ、５はD/A変換器、６はメモリコントロール回路、７
はアドレスカウンタ回路、８はアドレスのプリセット値
を設定するプリセット値設定回路、９は垂直同期信号分
離回路、10は静止画やストロボ動作等の特殊効果を得る
ためのモード指令信号、11は書込み、読出しコントロー
ル回路、12はＲ−Ｓフリップフロップ、13はOR回路、14
はアドレスデコーダ、15はスイッチ回路、16はカウンタ
回路、17,18はモノマルチ回路、19,20,21はスイッチ、2
2は通常画と特殊画の切換え信号の切換え信号、23は映
像信号の出力端子である。

第２図は、本装置における動作を説明するためのタイ
ムチャート図であり、ここでは、画面をコマ落としする
ストロボ動作を例にとって示している。

まず最初に通常画が選ばれた場合には、第１図22には
通常画と選択する指令信号が与えられ、スイッチ19,20,
21は全てａ側に切換えられる。入力端子１から導入され
た映像信号はスイッチ19を介して出力端子23よりそのま
ま出力される。一方、端子１に入力された映像信号はフ
ィールドメモリ部２と垂直同期信号分離回路９にも導入
されており、入力映像信号は、フィールドメモリ部２内
のA/D変換器３でデジタル信号に変換された後、フィー
ルドメモリ４に書込まれる。メモリ４を書込み状態とす
るものはメモリコントロール回路６でありメモリコント
ロール回路６は、通常再生中であるということを判断し
た書込み、読出コントロール回路11からの指令をａ側に
切換えられたスイッチ20を介して受けてフィールドメモ
リ４を書込み状態にする。垂直同期信号分離回路９で分
離された垂直同期信号は書込み．読出しコントロール回
路11に導入されて第２図ａに示すパルス（本実施例では
垂直同期信号の開始位置より3H前に発生するパルスとす
る）となり、ａ側に切換えられたスイッチ21を介してア
ドレスクリア信号としてアドレスカウンタ回路７に入力
される。すなわち垂直同期信号分離回路９から垂直同期
信号が得られるたびに書込みアドレスが初期化（ブリセ
ット値設定回路８により０番地に設定）され、新たな映
像信号の書込みが行なわれる。通常画が選ばれた時にも
上記したようなフィールドメモリ４への書込みを行うの
は、通常画モードから特殊画モードへ切換えた時の継ぎ
をスムーズにするためである。

次に特殊面（ここでは例として1/4のストロボ動作と
する）が選ばれた場合を説明する。この時には、切換え
信号22は特殊画を選択する指令信号となり、スイッチ1
9,20,21はｂ側に切換えられる。入力端子１より入力さ
れた映像信号はフィールドメモリ部２及び垂直同期信号
分離回路９に導入され、A/D変換器３でデジタル信号に
変換されてフィールドメモリ４に書込まれる。

書込み，読出しを設定するコントロール回路11には、
前記、分離抽出された垂直同期信号及び通常画と特殊面
の切換え信号の他に、特殊画時のモード指令信号10が入
力される。

モード指令信号10が1/4ストロボに設定されると、書
込み，読出しコントロール回路11はその出力に第２図ｂ
に示すような垂直パルス信号（第２図ａ）を1/4に分周
した形の書込み開始パルス信号を発生する。このパルス
信号はOR回路13に導入され、ｂ側に切換えられたスイッ
チ21を介してアドレスクリア信号としてアドレスカウン
タに入力される。14はアドレスデコーダであり、アドレ
スクリア信号が入力されてから262H分及びアドレスクリ
ア信号が入力されてから263H分のクロックをカウントし
た時点でパルス信号を出力する。前記262Hパルス信号と
263Hパルス信号はスイッチ回路15に入力され、第２図c,
dに示すように交互に切換えられて出力される。（スイ
ッチ回路15で選択されたパルス信号がアドレスクリア信
号となるためこのようになる） ここで、スイッチ回路15は前記第２図ｂのパルス信号
を受けており、このパルス信号が入力された次の出力は
常に263Hパルス信号を選択し、以後は交互に繰り返すよ
うに構成され、第２図ｄに示すように262カウントパル
ス信号と、第２図ｂの書込みパルス信号が重なる場合に
は262カウントパルス信号を禁止するように構成されて
いるスイッチ回路15の出力はOR回路13とスイッチ21を介
してアドレスクリア信号としてアドレスカウンタ回路７
に入力される。この時のOR回路13の出力（アドレスクリ
ア信号）は第２図ｆのように263H,262Hと繰り返すパル
ス信号となる。Ｒ−Ｓフリップフロップ12は、特殊画時
のフィールドメモリ４への書込み期間を設定するもので
あり、第２図ｂの書込み開始パルス信号でセットされ、
第２図ｃの263Hカウントパルス信号でリセットされる構
成になっている。

その結果、Ｒ−Ｓフリップフロップの出力は第２図ｅ
のようになり、書込み開始パルス信号から263Hまでの期
間が書込み期間Ｗとなる。（本実施例ではフィールドメ
モリから読出した映像信号が連続して継がるようにＷの
期間は読出しと書込みを同時に行うリードモディファイ
ライト期間としている）。これに対して読出し期間は第
２図ｅのＲ期間となり、書込み略々１フィールドに対し
て読出しは略々３フィールドとなり結果として1/4のス
トロボ動作が行われることになる。上記書込み信号はス
イッチ20のｂ側からメモリコントロール回路６に導かれ
フィールドメモリ４の書込み，読出しを制御する。フィ
ールドメモリ４から読出されたデジタル映像信号は、D/
A変換器５で元のアナログ映像信号に戻されてスイッチ1
9から出力端子23に出力される。

この時、出力端子23に現れる信号は、第３図ｅに示し
た状態になっており、水平同期信号の位置は正規の位置
にそろっているためスキュー歪は起らないが、垂直同期
信号は正規の位置より0.5Hだけ遅れた位置に発生するこ
とになり、フィールドごとに0.5H分垂直同期信号位置が
変化することに起因する垂直ガタが発生する。カウンタ
16,モノマルチ回路17,18及びプリセット値設定回路８は
この垂直ガタを防ぐためのものであり、次にこの動作を
説明する。

アドレスデコーダ14は先に説明したようにアドレスク
リア信号がアドレスカウンタ回路７に入力されてから26
2H分及び263H分アドレスが進んだ時点でパルス信号を出
力するが、アドレスデコーダ14は又、例えば262.5H分ア
ドレスが進んだ時点でもパルス信号を出力するようにな
っている。この262.5Hパルス信号はモノマルチ回路18に
入力され第２図ｇに示すある一定のパルス幅（この場合
は0.5H以上）を持ったパルス信号となる。この一定幅の
パルス信号にプリセット値設定回路８に導かれており、
設定回路８は入力されたパルス信号の発生期間のみアド
レスカウンタ回路７のプリセット値を0.5Hに相当する分
だけ多くなる（アドレスは進む方向）ように設定する。
このように設定された時に前記263Hカウントされたアド
レスクリア信号（第２図ｃ）がアドレスカウンタ回路７
に入力されると、読出しアドレスは０番地から書込まれ
ているアドレスを0.5H分進んだ点から読出すことになり
結果として、垂直同期信号位置は常に262.5Hごとに現れ
ることになり垂直ガタは発生しない。しかし上記のよう
に263Hカウント後の読出しアドレスを0.5H進めただけで
は読出した垂直同期信号に続く水平同期信号タイミング
が0.5Hずれることになり、今度はスキュー歪を引き起こ
すことにある。そこで垂直同期信号の読出しが終わった
後に読出しアドレスを前記動作とは逆に0.5H分遅らせて
アドレスを元に戻す必要がある。第１図16のカウンタ回
路はアドレスデコーダ14からの263Hパルス信号を受けて
エネーブル状態となり例えば7H分のクロックをカウント
して第２図ｈに示す7Hパルス信号を発生する。（第３図
に示した書込み，読出し位置（垂直同期信号開始位置よ
り3H前）を想定しており、この場合は垂直同期信号を読
み終わった点である。263Hパルスの位置から6H〜9Hの間
にパルスを発生させることが望ましい。）このパルス信
号はアドレスクリア信号としてOR回路13に導入される。
一方カウント回路16は7H分のクロックのカウントをする
前に例えば6.5H分のクロックをカウントした時点でもパ
ルス信号を発生する。このパルス信号はモノマルチ回路
17に導入され第２図ｉに示すある一定のパルス幅（この
場合は0.5H以上）を持ったパルス信号となる。この一定
幅のパルス信号はプリセット値設定回路８に導かれてお
り、設定回路８は入力されたパルス信号の発生期間のみ
アドレスカウンタ回路７のプリセット値をアドレスの０
番地から7H分進んだアドレス値となるように設定する。
（0.5H進んだアドレスから7H分カウントした点7.5Hでア
ドレスクリア信号が入力されるためアドレスを0.5H遅ら
せるために設定アドレス値は7Hとなる）。従って垂直同
期信号を読み終わった後に読出しアドレスを元に戻すこ
とになる。第１図13のOR回路出力（アドレスクリア信
号）は最終的に第２図ｊに示すものとなり、各パルスご
とにプリセット値設定が異なり、第２図ｇの期間はアド
レスを0.5H進める値に、第２図ｉの期間はアドレスを元
の読出しアドレスに合わせる値にそれ以外の期間は０番
地となる値に設定を行う。

以上のように、フィールドメモリ４から読出す映像信
号を263H,262Hと繰り返しながら、垂直同期信号のみは
常に262.5Hの位置で読出すようにアドレスをプリセット
することにより、次のフィールドにおける映像信号は、
第３図ｆのように元の状態と一致させることができる。

厳密に言えばこの信号は正規の映像信号より1H遅れが
生じているがモニター上で見た場合には全く影響がな
い。又、本実施例ではプリセット値の設定範囲をアドレ
スクリア信号が入力される0.5H以前よりアドレスクリア
信号が入力されるまでの範囲としたが、これはアドレス
クリア信号が所望のプリセット値を読込める任意の範囲
に設定すれば良い。

本実施例では1/4のストロボ動作に関してのみ説明し
たが、静止画に関しても同様であり、さらに再生入力信
号が途中で失なわれた場合にも、フィールドメモリから
の読出しは正常に行えるものである。

発明の効果 以上のように本発明によれば、フィールドメモリを用
いて静止画やストロボ動作等を得る場合に、スキュー歪
も垂直ガタのない良好な画像が得られるフィールドメモ
リ装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
第１図のタイムチャート図、第３図はフィールドメモリ
からの読出し状態を従来と比較するための説明図であ
る。 ２……フィールドメモリ部、８……プリセット値設定回
路、14……アドレスデコーダ、15……スイッチ回路、16
……カウンタ回路、17,18……モノマルチ回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】アナログ映像信号をデジタル映像信号に変
   換するA/D変換器と、A/D変換されたデジタル映像信号を
   記憶するメモリと、このメモリへの書込み及びメモリか
   らの読出しを制御するメモリコントロール回路と、メモ
   リから読出されたデジタル映像信号を元のアナログ映像
   信号に変換するD/A変換器とから構成される映像信号の
   １フィールド分を記憶し得るフィールドメモリ装置であ
   って、このフィールドメモリに書込まれ、あるいはこの
   フィールドメモリから読出される１フィールド分の映像
   信号の水平走査線数を、前記フィールドメモリ装置に入
   力される映像信号の１フィールド分の水平走査線数とは
   異なるこれに近い整数値とし、２フィールド分の水平走
   査線数では、前記、フィールドメモリ装置に入力される
   映像信号の２フィールド分の水平走査線数と一致するよ
   うに、フィールドごとに水平走査線数を設定した上で、
   フィールドメモリから読出される垂直同期信号に関して
   は、正規の垂直同期信号と同じタイミングで発生するよ
   うに前記フィールドメモリのアドレスタイミングを設定
   することを特徴とするフィールドメモリ装置。