JP2573727B2 - ビデオ信号用ｐｌｌ回路 - Google Patents
ビデオ信号用ｐｌｌ回路Info
- Publication number
- JP2573727B2 JP2573727B2 JP16997990A JP16997990A JP2573727B2 JP 2573727 B2 JP2573727 B2 JP 2573727B2 JP 16997990 A JP16997990 A JP 16997990A JP 16997990 A JP16997990 A JP 16997990A JP 2573727 B2 JP2573727 B2 JP 2573727B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- frequency
- phase
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Processing Of Color Television Signals (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Color Television Systems (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は，入力ビデオ信号を標本化する周波数fOなる
サンプリングクロックが周波数fHなる入力ビデオ信号の
水平同期信号とfO＝nfH（ｎは整数）の関係になる様
に，サンプリングクロックを発生するビデオ信号用PLL
回路に関する。
サンプリングクロックが周波数fHなる入力ビデオ信号の
水平同期信号とfO＝nfH（ｎは整数）の関係になる様
に，サンプリングクロックを発生するビデオ信号用PLL
回路に関する。
［従来の技術］ 従来のビデオ信号用PLL回路について第３図を参照し
て説明する。
て説明する。
第３図において,PLL回路は，水平同期信号から第１の
位相比較信号20を発生する第１の比較信号発生回路100
と，サンプリングクロックを発生する電圧制御発振器40
0と，前記サンプリングクロックを1/nに分周した分周信
号を発生する分周回路500と，前記分周信号から第２の
位相比較信号60を発生する第２の比較信号発生回路600
と，前記第１の位相比較信号20と前記第２の位相比較信
号60との位相比較を行い，電圧制御発振器400の発振周
波数の制御を行うための制御信号を発生する位相比較回
路とを有している。
位相比較信号20を発生する第１の比較信号発生回路100
と，サンプリングクロックを発生する電圧制御発振器40
0と，前記サンプリングクロックを1/nに分周した分周信
号を発生する分周回路500と，前記分周信号から第２の
位相比較信号60を発生する第２の比較信号発生回路600
と，前記第１の位相比較信号20と前記第２の位相比較信
号60との位相比較を行い，電圧制御発振器400の発振周
波数の制御を行うための制御信号を発生する位相比較回
路とを有している。
［発明が解決しようとする課題］ この従来の回路では，前述した第１の位相比較信号20
と第２の位相比較信号60との間の位相差にもとづいて発
生される制御信号により，電圧制御発振器400から出力
するサンプリングクロックの発振周波数を制御する。こ
のために，入力ビデオ信号の水平同期周波数fHの微小変
化がそのままサンプリングクロックの周波数変化として
現われる欠点があった。
と第２の位相比較信号60との間の位相差にもとづいて発
生される制御信号により，電圧制御発振器400から出力
するサンプリングクロックの発振周波数を制御する。こ
のために，入力ビデオ信号の水平同期周波数fHの微小変
化がそのままサンプリングクロックの周波数変化として
現われる欠点があった。
特に,VTR（ビデオテープレコーダー）信号を入力する
場合,VTRにおけるテープ走行ジッタ発生によって起こる
水平同期周波数の変化がサンプリングクロックの周波数
変化として現われていた。
場合,VTRにおけるテープ走行ジッタ発生によって起こる
水平同期周波数の変化がサンプリングクロックの周波数
変化として現われていた。
一方，画像信号をデジタルに変換した帯域圧縮を行な
い伝送する画像符号化装置においては，サンプリングク
ロックの周波数変動は，圧縮手段のタイミングの変化を
生じ，画面上に横スジ，色ズレ等の現象が生じることに
なる。
い伝送する画像符号化装置においては，サンプリングク
ロックの周波数変動は，圧縮手段のタイミングの変化を
生じ，画面上に横スジ，色ズレ等の現象が生じることに
なる。
［課題を解決するための手段］ 本発明のビデオ信号用PLL回路は，水平同期信号から
第１の位相比較信号を発生する第１の比較信号発生回路
と，サンプリングクロックを発生する電圧制御発振器
と，前記サンプリングクロックを1/nに分周した分周信
号を発生させる分周回路と，前記分周信号から第２の位
相比較信号を発生する第２の比較信号発生回路と，前記
第１の位相比較信号と前記第２の位相比較信号との位相
比較を行い，位相差を示す位相差信号を発生する位相比
較回路と，前記位相差が所定範囲内にあるかどうかを判
定し該判定結果にもとづいて前記電圧制御発振器を制御
する手段とを含み，該制御手段は前記位相差が前記所定
範囲外にある時前記電圧制御発振器の発振周波数の制御
を行う制御信号を発生することを特徴とする。
第１の位相比較信号を発生する第１の比較信号発生回路
と，サンプリングクロックを発生する電圧制御発振器
と，前記サンプリングクロックを1/nに分周した分周信
号を発生させる分周回路と，前記分周信号から第２の位
相比較信号を発生する第２の比較信号発生回路と，前記
第１の位相比較信号と前記第２の位相比較信号との位相
比較を行い，位相差を示す位相差信号を発生する位相比
較回路と，前記位相差が所定範囲内にあるかどうかを判
定し該判定結果にもとづいて前記電圧制御発振器を制御
する手段とを含み，該制御手段は前記位相差が前記所定
範囲外にある時前記電圧制御発振器の発振周波数の制御
を行う制御信号を発生することを特徴とする。
制御手段は，前記分周信号から前記所定範囲を保護区
間として示す信号を発生する保護区間発生回路と前記位
相差が前記保護区間から外れている時前記制御信号を発
生する位相差変換回路とから構成される。
間として示す信号を発生する保護区間発生回路と前記位
相差が前記保護区間から外れている時前記制御信号を発
生する位相差変換回路とから構成される。
［作用］ 本発明による制御手段は，位相差が保護区間内に入る
程度の値であれば微少であると見なして電圧制御発振器
は制御せず，保護区間から外れた位相差分について電圧
制御発振器の発振周波数を増あるいは減とする制御信号
を出力する。
程度の値であれば微少であると見なして電圧制御発振器
は制御せず，保護区間から外れた位相差分について電圧
制御発振器の発振周波数を増あるいは減とする制御信号
を出力する。
［実施例］ 第１図は本発明のビデオ信号用PLL回路の一実施例を
示す。なお，第３図と同じ部分には同一番号を付し，説
明は省略する。本発明では，電圧制御発振器400を制御
する手段として，保護区間発生回路700,位相差変換回路
800を含む制御回路（図中，一点鎖線で示す）を備えて
いる。
示す。なお，第３図と同じ部分には同一番号を付し，説
明は省略する。本発明では，電圧制御発振器400を制御
する手段として，保護区間発生回路700,位相差変換回路
800を含む制御回路（図中，一点鎖線で示す）を備えて
いる。
第２図を参照して，第１の比較信号発生回路100で
は，入力ビデオ信号の水平同期信号10から第１の位相比
較信号20を作り位相比較回路200に出力する。
は，入力ビデオ信号の水平同期信号10から第１の位相比
較信号20を作り位相比較回路200に出力する。
一方，電圧制御発振器400によって発生されるサンプ
リングクロック50は，分周回路500により1/n分周され，
分周信号60として出力される。第２の比較信号発生回路
600では，分周信号60から第２の位相比較信号70を作り
位相比較回路200に出力する。位相比較回路200では，第
１の位相比較信号20と第２の位相比較信号70との位相比
較を行い，それらの間の位相差を示す位相差信号30を位
相差変換回路800に出力する。
リングクロック50は，分周回路500により1/n分周され，
分周信号60として出力される。第２の比較信号発生回路
600では，分周信号60から第２の位相比較信号70を作り
位相比較回路200に出力する。位相比較回路200では，第
１の位相比較信号20と第２の位相比較信号70との位相比
較を行い，それらの間の位相差を示す位相差信号30を位
相差変換回路800に出力する。
保護区間発生回路700では，カウンタ等の手段により
分周信号60から第２図に示す所定範囲の保護区間を示す
保護区間信号80を作り，位相差変換回路800に出力す
る。この保護区間は，分周信号60の分周期の中から複数
周期分を抽出して設定される。第２図の場合には，第２
の位相比較信号70のハイレベブ区間の前後に一定時間加
算した形で保護区間が設定されている。位相差変換回路
800では，位相差信号30に対し保護区間信号80に従って
保護範囲を与え，位相差が保護範囲に入るかどうかで電
圧制御発振器400の発振周波数を制御するための制御信
号40を作り出力する。つまり，第２図に示されるよう
に，位相差が保護区間信号80で与えられる保護区間から
外れるとその外れた部分について制御信号40が出力さ
れ，電圧制御発振器400から出力されるサンプリングク
ロック50の周波数が変化する。
分周信号60から第２図に示す所定範囲の保護区間を示す
保護区間信号80を作り，位相差変換回路800に出力す
る。この保護区間は，分周信号60の分周期の中から複数
周期分を抽出して設定される。第２図の場合には，第２
の位相比較信号70のハイレベブ区間の前後に一定時間加
算した形で保護区間が設定されている。位相差変換回路
800では，位相差信号30に対し保護区間信号80に従って
保護範囲を与え，位相差が保護範囲に入るかどうかで電
圧制御発振器400の発振周波数を制御するための制御信
号40を作り出力する。つまり，第２図に示されるよう
に，位相差が保護区間信号80で与えられる保護区間から
外れるとその外れた部分について制御信号40が出力さ
れ，電圧制御発振器400から出力されるサンプリングク
ロック50の周波数が変化する。
第２図では保護区間の図中右側において位相差が保護
区間から外れる場合について示しているが，保護区間の
図中左側において位相差が保護区間から外れる場合もあ
る。位相差変換回路800では，位相差が保護区間のどち
ら側で外れているかをも判別してそれに応じて電圧制御
発振器400の発振周波数を増あるいは減とする制御信号
を出力する。
区間から外れる場合について示しているが，保護区間の
図中左側において位相差が保護区間から外れる場合もあ
る。位相差変換回路800では，位相差が保護区間のどち
ら側で外れているかをも判別してそれに応じて電圧制御
発振器400の発振周波数を増あるいは減とする制御信号
を出力する。
［発明の効果］ 以上説明したように，本発明は入力ビデオ信号の水平
同期信号と電圧制御発振器から出力されるサンプリング
クロックの分周信号との位相差に対して保護範囲を設
け，その保護範囲を越える位相差が生じた時のみ電圧制
御発振器の発振周波数制御を行うことにより，入力ビデ
オ信号における水平同期周波数の微少変化を吸収し，そ
の水平同期周波数に同期し安定した周波数のサンプリン
グクロックを電圧制御発振器から作り出すことができ
る。特に,VTR信号を入力した場合のVTRにおけるテープ
走行ジッタ発生によって起こる水平同期周波数の変化を
吸収し安定したサンプリングクロックを供給できる。
同期信号と電圧制御発振器から出力されるサンプリング
クロックの分周信号との位相差に対して保護範囲を設
け，その保護範囲を越える位相差が生じた時のみ電圧制
御発振器の発振周波数制御を行うことにより，入力ビデ
オ信号における水平同期周波数の微少変化を吸収し，そ
の水平同期周波数に同期し安定した周波数のサンプリン
グクロックを電圧制御発振器から作り出すことができ
る。特に,VTR信号を入力した場合のVTRにおけるテープ
走行ジッタ発生によって起こる水平同期周波数の変化を
吸収し安定したサンプリングクロックを供給できる。
第１図は本発明の実施例のブロック構成図，第２図は第
１図の回路の動作タイミングを示した図，第３図は従来
例を説明するためのブロック図を示す。 10:入力水平同期信号,20:第１の位相比較信号,30:位相
差信号,40:制御信号,50:サンプリングクロック,60:分周
信号,70:第２の位相比較信号,80:保護区間信号。
１図の回路の動作タイミングを示した図，第３図は従来
例を説明するためのブロック図を示す。 10:入力水平同期信号,20:第１の位相比較信号,30:位相
差信号,40:制御信号,50:サンプリングクロック,60:分周
信号,70:第２の位相比較信号,80:保護区間信号。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 11/04 Ｈ０４Ｎ 7/13 Ｚ
Claims (3)
- 【請求項１】入力ビデオ信号を標本化する周波数fOなる
サンプリングクロックが，周波数fHなる入力ビデオ信号
の水平同期信号とfO＝nfH（ｎは整数）の関係になる様
にサンプリングクロックを発生させるビデオ信号用PLL
回路において，前記水平同期信号から第１の位相比較信
号を発生する第１の比較信号発生回路と，前記サンプリ
ングクロックを発生する電圧制御発振器と，前記サンプ
リングクロックを1/nに分周した分周信号を発生する分
周回路と，前記分周信号から第２の位相比較信号を発生
する第２の比較信号発生回路と，前記第１の位相比較信
号と前記第２の位相比較信号との位相比較を行い，位相
差を示す位相差信号を発生する位相比較回路と，前記位
相差が所定範囲内にあるかどうかを判定し該判定結果に
もとづいて前記電圧制御発振器を制御する手段とを含
み，該制御手段は前記位相差が前記所定範囲外にある時
前記電圧制御発振器の発振周波数の制御を行う制御信号
を発生することを特徴とするビデオ信号用PLL回路。 - 【請求項２】請求項（１）記載のビデオ信号用PLL回路
において，前記制御手段は，前記分周信号から前記所定
範囲を保護区間として示す信号を発生する保護区間発生
回路と，前記位相差が前記保護区間から外れている時前
記制御信号を発生する位相差変換回路とから構成される
ことを特徴とするビデオ信号用PLL回路。 - 【請求項３】請求項（２）記載のビデオ信号用PLL回路
において，前記位相差変換回路は，前記位相差が前記保
護区間から外れている時その外れた分に対応して前記電
圧制御発振器の発振周波数を増減する制御信号を出力す
ることを特徴とするビデオ信号用PLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16997990A JP2573727B2 (ja) | 1990-06-29 | 1990-06-29 | ビデオ信号用ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16997990A JP2573727B2 (ja) | 1990-06-29 | 1990-06-29 | ビデオ信号用ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0461492A JPH0461492A (ja) | 1992-02-27 |
| JP2573727B2 true JP2573727B2 (ja) | 1997-01-22 |
Family
ID=15896350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16997990A Expired - Lifetime JP2573727B2 (ja) | 1990-06-29 | 1990-06-29 | ビデオ信号用ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573727B2 (ja) |
-
1990
- 1990-06-29 JP JP16997990A patent/JP2573727B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0461492A (ja) | 1992-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4613827A (en) | Write clock pulse generator used for a time base corrector | |
| GB2039695A (en) | Synchronizing signal generators | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 | |
| JPH0644818B2 (ja) | 表示装置 | |
| CA1099403A (en) | Vertical synchronizing signal detector for television video signal reception | |
| JPS6161308B2 (ja) | ||
| US5534939A (en) | Digital video clock generation system | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JPH0832833A (ja) | ビデオシステムパルス生成回路 | |
| JP2982524B2 (ja) | クロック発生回路 | |
| KR100189052B1 (ko) | 팔-엠 방식의 컬러 씨씨디 카메라 | |
| KR200165753Y1 (ko) | 디지탈 영상디코더의 클럭복원회로 | |
| JPH08237675A (ja) | 発振信号発生器 | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JP3106828B2 (ja) | 水平同期結合装置 | |
| JP3118809B2 (ja) | 同期回路 | |
| JPS5892172A (ja) | 同期化回路 | |
| JPH02243021A (ja) | 発振回路 | |
| JPH0129114B2 (ja) | ||
| JPH0482481A (ja) | クロック再生装置 | |
| JPH0126596B2 (ja) | ||
| JPH0799870B2 (ja) | テレビの選局表示装置 | |
| JPH0695638A (ja) | サンプリングスタートパルス発生回路 | |
| JPH08205078A (ja) | 同期信号発生回路 | |
| JPS61283277A (ja) | 同期信号発生器 |