JPH0461492A - ビデオ信号用pll回路 - Google Patents

ビデオ信号用pll回路

Info

Publication number
JPH0461492A
JPH0461492A JP2169979A JP16997990A JPH0461492A JP H0461492 A JPH0461492 A JP H0461492A JP 2169979 A JP2169979 A JP 2169979A JP 16997990 A JP16997990 A JP 16997990A JP H0461492 A JPH0461492 A JP H0461492A
Authority
JP
Japan
Prior art keywords
signal
frequency
phase difference
controlled oscillator
generates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2169979A
Other languages
English (en)
Other versions
JP2573727B2 (ja
Inventor
Fujio Cho
長 富士夫
Koji Ashida
蘆田 康治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Miyagi Ltd
Original Assignee
NEC Corp
NEC Miyagi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Miyagi Ltd filed Critical NEC Corp
Priority to JP16997990A priority Critical patent/JP2573727B2/ja
Publication of JPH0461492A publication Critical patent/JPH0461492A/ja
Application granted granted Critical
Publication of JP2573727B2 publication Critical patent/JP2573727B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Processing Of Color Television Signals (AREA)
  • Synchronizing For Television (AREA)
  • Color Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、入力ビデオ信号を標本化する周波数f0なる
サンプリングクロックが周波数f 14なる入力ビデオ
信号の水平同期信号とf□mnf、。
(nは整数)の関係になる様に、サンプリングクる。
[従来の技術] 従来のビデオ信号用PLL回路について第3図を参照し
て説明する。
第3図において、PLL回路は、水平同期信号から第1
の位相比較信号20を発生する第1の比較信号発生回路
100と、サンプリングクロックを発生する電圧制御発
振器400と、前記サンプリングクロックを1 / n
に分周した分周信号を発生する分周回路500と、前記
分周信号から第2の位相比較信号60を発生する第2の
比較信号発生回路600と、前記第1の位相比較信号2
0と前記第2の位相比較信号60との位相比較を行い電
圧制御発振器400の発振周波数の制御を行うている。
[発明が解決しようとする課題] この従来の回路では、前述した第1の位相比較信号20
と第2の位相比較信号60との間の位相差にもとづいて
発生される制御信号により2電圧制御発振器400から
出力するサンプリングクロックの発振周波数を制御する
。このために、入力ビデオ信号の水平同期周波数f、の
微小変化がそのままサンプリングクロ・ンクの周波数変
化として現われる欠点があった。
特に、VTR(ビデオテープレコーダー)信号を入力す
る場合、VTRにおけるテープ走行シック発生によって
起こる水平同期周波数の変化がサンプリングクロックの
周波数変化として現われていた。
一方1画像信号をデジタルに変換し帯域圧縮を行ない伝
送する画像符号化装置においては1サンプリングクロツ
クの周波数変動は、圧縮手段のタイミングの変化を生じ
1画面上に横スジ、色ズレ等の現象が生じることになる
[課題を解決するための手段] 本発明のビデオ信号用PLL回路は、水平同期信号から
第1の位相比較信号を発生する第1の比較信号発生回路
と、サンプリングクロックを発生する電圧制御発振器と
、前記サンプリングクロックを1/nに分周した分周信
号を発生させる分周回路と、前記分周信号から第2の位
相比較信号を発生する第2の比較信号発生回路と、前記
第1の位相比較信号と前記第2の位相比較信号との位相
比較を行い1位相差を示す位相差信号を発生する位相比
較回路と、前記位相差が所定範囲内にあるかどうかを判
定し該判定結果にもとづいて前記電圧制御発振器を制御
する手段とを含み、該制御手段は前記位相差が前記所定
範囲外にある時前記電圧制御発振器の発振周波数の制御
を行う制御信号を発生することを特徴とする。
制御手段は、前記分周信号から前記所定範囲を保護区間
として示す信号を発生する保護区間発生回路と前記位相
差が前記保護区間から外れている[作用] 本発明による制御手段は1位相差か保護区間内に入る程
度の値であれば微少であると見なして電圧制御発振器は
制御せず、保護区間から外れた位相差分について電圧制
御発振器の発振周波数を増あるいは減とする制御信号を
出力する。
[実施例〕 第1図は本発明のビデオ信号用PLL回路の一実施例を
示す。なお、第3図と同し部分には同一番号を付し、説
明は省略する。本発明では、電圧制御発振器400を制
御する手段として、保護区間発生回路7001位相差変
換回路800を含む制御回路(図中、−点鎖線で示す)
を備えている。
第2図を参照して、第1の比較信号発生回路100では
、入力ビデオ信号の水平同期信号10から第1の位相比
較信号20を作り位相比較回路200に出力する。
一方、電圧制御発振器400によって発生されるサンプ
リングクロック50は1分周回路500により1/n分
周され1分周信号60として出力される。第2の比較信
号発生回路600では1分周信号60から第2の位相比
較信号70を作り位相比較回路200に出力する。位相
比較回路200では 第1の位相比較信号20と第2の
位相比較信号70との位相比較を行い、それらの間の位
相差を示す位相差信号30を位相差変換回路800に出
力する。
保護区間発生回路700では、カウンタ等の手段により
分周信号60から第2図に示す所定範囲の保護区間を示
す保護区間信号80を作り1位相差変換回路800に出
力する。この保護区間は。
分周信号60の分周期の中から複数周期分を抽出して設
定される。第2図の場合には、第2の位相比較信号70
のハイレベル区間の前後に一定時間加算した形で保護区
間が設定されている。位相差変換回路800では1位相
差信号30に対し保護区間信号80に従って保護範囲を
与え1位相差か保護範囲に入るかどうかで電圧制御発振
器400の発振周波数を制御するための制御信号40を
作り出力する。つまり、第2図に示されるように9位相
差が保護区間信号80で与えられる保護区間から外れる
とその外れた部分について制御信号40が出力され、電
圧制御発振器400から出力されるサンプリングクロッ
ク50の周波数が変化する。
第2図では保護区間の図中右側において位相差が保護区
間から外れる場合について示しているか。
保護区間の図中左側において位相差が保護区間から外れ
る場合もある。位相差変換回路800ては。
位相差か保護区間のどちら側で外れているかをも判別し
てそれに応じて電圧制御発振器400の発振周波数を増
あるいは減とする制御信号を出力する。
[発明の効果コ 以上説明したように1本発明は入力ビデオ信号の水平同
期信号と電圧制御発振器から出力されるサンプリングク
ロックの分周信号との位相差に対して保護範囲を設け、
その保護範囲を越える位相差か生じた時のみ電圧制御発
振器の発振周波数制御を行うことにより、入力ビデオ信
号における水平同期周波数の微小変化を吸収し、その水
平同期周波数に同期し安定した周波数のサンプリングク
ロックを電圧制御発振器から作り出すことができる。特
に、VTR信号を入力した場合のVTRにおけるテープ
走行ジッタ発生によって起こる水平同期周波数の変化を
吸収し安定したサンプリングクロックを供給できる。
【図面の簡単な説明】
第1図は本発明の実施例のブロック構成図、第2図は第
1図の回路の動作タイミングを示した図。 第3図は従来例を説明するためのブロック図を示す。 ]0:入力水平同期信号、20;第1の位相比較信号、
30:位相差信号、40:制御信号、50:サンプリン
グクロック、60:分周信号、70・第2の位相比較信
号、80:保護区間信号。

Claims (3)

    【特許請求の範囲】
  1. (1)入力ビデオ信号を標本化する周波数f_Oなるサ
    ンプリングクロックが、周波数f_Hなる入力ビデオ信
    号の水平同期信号とf_O=nf_H(nは整数)の関
    係になる様にサンプリングクロックを発生させるビデオ
    信号用PLL回路において、前記水平同期信号から第1
    の位相比較信号を発生する第1の比較信号発生回路と、
    前記サンプリングクロックを発生する電圧制御発振器と
    、前記サンプリングクロックを1/nに分周した分周信
    号を発生する分周回路と、前記分周信号から第2の位相
    比較信号を発生する第2の比較信号発生回路と、前記第
    1の位相比較信号と前記第2の位相比較信号との位相比
    較を行い、位相差を示す位相差信号を発生する位相比較
    回路と、前記位相差が所定範囲内にあるかどうかを判定
    し該判定結果にもとづいて前記電圧制御発振器を制御す
    る手段とを含み、該制御手段は前記位相差が前記所定範
    囲外にある時前記電圧制御発振器の発振周波数の制御を
    行う制御信号を発生することを特徴とするビデオ信号用
    PLL回路。
  2. (2)請求項(1)記載のビデオ信号用PLL回路にお
    いて、前記制御手段は、前記分周信号から前記所定範囲
    を保護区間として示す信号を発生する保護区間発生回路
    と、前記位相差が前記保護区間から外れている時前記制
    御信号を発生する位相差変換回路とから構成されること
    を特徴とするビデオ信号用PLL回路。
  3. (3)請求項(2)記載のビデオ信号用PLL回路にお
    いて、前記位相差変換回路は、前記位相差が前記保護区
    間から外れている時その外れた分に対応して前記電圧制
    御発振器の発振周波数を増減する制御信号を出力するこ
    とを特徴とするビデオ信号用PLL回路。
JP16997990A 1990-06-29 1990-06-29 ビデオ信号用pll回路 Expired - Lifetime JP2573727B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16997990A JP2573727B2 (ja) 1990-06-29 1990-06-29 ビデオ信号用pll回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16997990A JP2573727B2 (ja) 1990-06-29 1990-06-29 ビデオ信号用pll回路

Publications (2)

Publication Number Publication Date
JPH0461492A true JPH0461492A (ja) 1992-02-27
JP2573727B2 JP2573727B2 (ja) 1997-01-22

Family

ID=15896350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16997990A Expired - Lifetime JP2573727B2 (ja) 1990-06-29 1990-06-29 ビデオ信号用pll回路

Country Status (1)

Country Link
JP (1) JP2573727B2 (ja)

Also Published As

Publication number Publication date
JP2573727B2 (ja) 1997-01-22

Similar Documents

Publication Publication Date Title
US4613827A (en) Write clock pulse generator used for a time base corrector
KR960028380A (ko) 위상동기루프회로의 클럭지연보상 및 듀티제어 장치
JPH0461492A (ja) ビデオ信号用pll回路
JPS6161308B2 (ja)
JPH04154383A (ja) 水平同期信号保護回路
JPS60190024A (ja) デイジタル位相同期回路
KR100189052B1 (ko) 팔-엠 방식의 컬러 씨씨디 카메라
JP3034388B2 (ja) 位相同期発振器
JPH0379888B2 (ja)
JPS6297428A (ja) Pll回路
JPH09130237A (ja) Pll回路及び転送データ信号処理装置
JP2600714Y2 (ja) Rfモジュレータのキャリア信号およびテスト信号発生回路
JPS5620355A (en) Clock signal forming circuit
JP2748746B2 (ja) 位相同期発振器
JPH0649013Y2 (ja) 同期結合装置
JPH05199498A (ja) クロツク発生回路
JPH0458614A (ja) Pllシンセサイザ
JPH02243021A (ja) 発振回路
JPS63203064A (ja) ビデオカメラの同期信号発生装置
JPS6231270A (ja) ビデオカメラの外部同期回路
JPS61283277A (ja) 同期信号発生器
JPH0632167B2 (ja) デイスク装置の同期回路
JPH0541813A (ja) クロツク信号発生回路
JPH01320870A (ja) Tv用同期コントローラ
JPH02135892A (ja) バーストゲートパルス発生回路