JPS5892172A - 同期化回路 - Google Patents
同期化回路Info
- Publication number
- JPS5892172A JPS5892172A JP19146781A JP19146781A JPS5892172A JP S5892172 A JPS5892172 A JP S5892172A JP 19146781 A JP19146781 A JP 19146781A JP 19146781 A JP19146781 A JP 19146781A JP S5892172 A JPS5892172 A JP S5892172A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- period
- horizontal
- vertical
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/146—Decoding means therefor
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は画像信号発生装置に利用する同期化回路に関
し、特にドツトスキャン方式の画像表示動作をＮＴＳＣ
規格の同期信号に同期化させることにより、コンピュー
タシステム等で得られたドツトスキャン方式画像をＮＴ
ＳＣ規格のビデオテープ畔に記録した抄することが可能
な同期化回路に□関するもりである。
し、特にドツトスキャン方式の画像表示動作をＮＴＳＣ
規格の同期信号に同期化させることにより、コンピュー
タシステム等で得られたドツトスキャン方式画像をＮＴ
ＳＣ規格のビデオテープ畔に記録した抄することが可能
な同期化回路に□関するもりである。
従来、コンピュータシステム郷に利用されているＣＲＴ
ディスプレイ装置では、画像メモリに記憶した文字や図
形等の画像情報をラスクスキャンに同期して１画素単位
毎に読出すドツトスキャン方式によって画像を表示する
ようにしている。
ディスプレイ装置では、画像メモリに記憶した文字や図
形等の画像情報をラスクスキャンに同期して１画素単位
毎に読出すドツトスキャン方式によって画像を表示する
ようにしている。
ところで近時、パーソナルコンピュータあるいはホーム
コンピュータ等の普及に伴ない、このようなコンピュー
タで得られた文字や図形などの画像をＮＴＳＣ規格のビ
デオテープ等に記録し、このビデオテープを放送用等の
映像素材として利用するようにしたシステムの実用化が
進められているＯ 数とを一致させる必要がある。
コンピュータ等の普及に伴ない、このようなコンピュー
タで得られた文字や図形などの画像をＮＴＳＣ規格のビ
デオテープ等に記録し、このビデオテープを放送用等の
映像素材として利用するようにしたシステムの実用化が
進められているＯ 数とを一致させる必要がある。
そこで、雑誌「放送技術」（昭和５６年１０月発行）の
論文「パーソナルコンピュータの放送への利用」の中に
記載されているように、電圧制御型可変周波数発振器（
ＶＣＯ）から発生する１１画素周期に対応したドツトク
ロック信号の周波数および位相をＮＴＳＣ規格の水平同
期信号の周波数および位相に位相同期ループ（ＰＬＬ、
）を用いて同期させるようにしたものが提案されている
。しかし、ここで提案されているものはＶＣＯに水晶振
動子を使用しているため、安定した周期のドツトクロッ
ク信号を得ることができる反面、水平同期信号の周数数
に変動があった場合の引込み範囲が狭く、すなわち位相
同期ループが追従−可能な水平同期信号の変動許容幅が
狭く、ＮＴＳＣ規格の画像を基準とした場合には位相同
期ループが追従不可能な分だけドツトクロック信号の周
波数および位相が乱れて表示画像が揺動してじまい、コ
ンピュータ側の画像をＮＴＳＣ規格のビデオテープに安
定的に記録できないという問題点があり、−また水晶発
振益の発振周波数を厳密に設定する必要がある０この発
明はこのような問題点に鑑みなされたもので、その目的
は、ＮＴＳＣ規格の同期信号の周期にある程度の変動が
あった場合でもＸ画像信号発生装置における画像表示動
作をＮＴＳＣ規格の同期信号に確実に同期させ、コンピ
ュータ側の画像をＮＴＳＣ規格のビデオテープ等に安定
的に記録し得るようにした同期化回路を提供することに
ある。
論文「パーソナルコンピュータの放送への利用」の中に
記載されているように、電圧制御型可変周波数発振器（
ＶＣＯ）から発生する１１画素周期に対応したドツトク
ロック信号の周波数および位相をＮＴＳＣ規格の水平同
期信号の周波数および位相に位相同期ループ（ＰＬＬ、
）を用いて同期させるようにしたものが提案されている
。しかし、ここで提案されているものはＶＣＯに水晶振
動子を使用しているため、安定した周期のドツトクロッ
ク信号を得ることができる反面、水平同期信号の周数数
に変動があった場合の引込み範囲が狭く、すなわち位相
同期ループが追従−可能な水平同期信号の変動許容幅が
狭く、ＮＴＳＣ規格の画像を基準とした場合には位相同
期ループが追従不可能な分だけドツトクロック信号の周
波数および位相が乱れて表示画像が揺動してじまい、コ
ンピュータ側の画像をＮＴＳＣ規格のビデオテープに安
定的に記録できないという問題点があり、−また水晶発
振益の発振周波数を厳密に設定する必要がある０この発
明はこのような問題点に鑑みなされたもので、その目的
は、ＮＴＳＣ規格の同期信号の周期にある程度の変動が
あった場合でもＸ画像信号発生装置における画像表示動
作をＮＴＳＣ規格の同期信号に確実に同期させ、コンピ
ュータ側の画像をＮＴＳＣ規格のビデオテープ等に安定
的に記録し得るようにした同期化回路を提供することに
ある。
このためにこの発明は、ドツトスキャン方式画像におけ
る１画素周期に対応したドツトクロック信号を基に水平
走査用タイミング信号および垂直走査用タイミング信号
を発生し、画像表示動作を制御するコントローラを具偏
すると共に、ＮＴＳＣ規格の水平同期信号および垂直同
期信号を入力とし、これらの信号に同期した所定パルス
幅の水平同期パルス伯゛号および垂直クリアパルス信号
を出力する信号変換回路と、上記水平クリアパルス信号
の発生から上記水平走査用タイミング信号の発生までと
上記垂直クリアパルス信号の発生から上記垂直走査用タ
イばング信号の発生までとの論理積が成立する間、上記
ドツトクロック信号を上記コントローラに出力する分局
器とを設置、かつ上記ドツトクロック信号の周期を上記
水平走査用タイミング信号および垂直走査用タイミング
信号の周期が上記水平同期信号および垂直同期信号の周
期より該水平同期信号および垂直同期信号の周期のばら
つき変動幅に応じて短くなるように設定し、上記コント
ローラによる画像表示動作をＮＴＳＣ規格の同期信号に
同期化するようにしたものであるＯ 以下、図示する実凰例に基づきこの発明の詳細な説明す
る。
る１画素周期に対応したドツトクロック信号を基に水平
走査用タイミング信号および垂直走査用タイミング信号
を発生し、画像表示動作を制御するコントローラを具偏
すると共に、ＮＴＳＣ規格の水平同期信号および垂直同
期信号を入力とし、これらの信号に同期した所定パルス
幅の水平同期パルス伯゛号および垂直クリアパルス信号
を出力する信号変換回路と、上記水平クリアパルス信号
の発生から上記水平走査用タイミング信号の発生までと
上記垂直クリアパルス信号の発生から上記垂直走査用タ
イばング信号の発生までとの論理積が成立する間、上記
ドツトクロック信号を上記コントローラに出力する分局
器とを設置、かつ上記ドツトクロック信号の周期を上記
水平走査用タイミング信号および垂直走査用タイミング
信号の周期が上記水平同期信号および垂直同期信号の周
期より該水平同期信号および垂直同期信号の周期のばら
つき変動幅に応じて短くなるように設定し、上記コント
ローラによる画像表示動作をＮＴＳＣ規格の同期信号に
同期化するようにしたものであるＯ 以下、図示する実凰例に基づきこの発明の詳細な説明す
る。
第１図はこの発明の一実施例を示すブロック図である。
同図において、ＮＴＳＣ機器１から出力されるＮＴＳＣ
規格の複合同期信号は同期分離回路２に入力され、この
回路２において第２図（ｂ）および（ｃ）に示すような
水平同期信号）（Ｄと垂直同期信号ＶＤとに分離される
。これらの水平同期信号Ｉ（Ｄおよび垂直同期信号ＶＤ
は信号変換回路３Ａおよび３Ｂにそれぞれ入力される０
＠号変換回路３Ａは水平同期信号ＨＤが入力されると、
咳信号冊の立下りに同期して紺２図（ｄ）に示すように
パルス幅の短い水平クリアパルス信号ＨＣＬを出力する
。
規格の複合同期信号は同期分離回路２に入力され、この
回路２において第２図（ｂ）および（ｃ）に示すような
水平同期信号）（Ｄと垂直同期信号ＶＤとに分離される
。これらの水平同期信号Ｉ（Ｄおよび垂直同期信号ＶＤ
は信号変換回路３Ａおよび３Ｂにそれぞれ入力される０
＠号変換回路３Ａは水平同期信号ＨＤが入力されると、
咳信号冊の立下りに同期して紺２図（ｄ）に示すように
パルス幅の短い水平クリアパルス信号ＨＣＬを出力する
。
また、信号変換回路３βは垂直同期信号ＶＤが入力され
ると、該信号ＶＤの立下りに同期して第２図（＠）に示
すようにパルス幅の短い重置クリアノくルス信号ＶＣＬ
を出力する。この水平クリアノ（ルス信号ＨＣＬはフリ
ップフロップ４のリセット端子卸に入力され、また垂直
クリアパルス信号ＶＣＬはフリップフロップ５のリセッ
ト端子（８）に入力される。
ると、該信号ＶＤの立下りに同期して第２図（＠）に示
すようにパルス幅の短い重置クリアノくルス信号ＶＣＬ
を出力する。この水平クリアノ（ルス信号ＨＣＬはフリ
ップフロップ４のリセット端子卸に入力され、また垂直
クリアパルス信号ＶＣＬはフリップフロップ５のリセッ
ト端子（８）に入力される。
一方、発振器６は水晶振動子７を用いて所定周波数の第
２図（ａ）に示すようなりロック信号ＭＣＫを出力する
。この発振器６から出力されるクロック信号ＭＣＫの周
波数ｆ（ｍｃｘ）は、１画素周期に対応したドツトクロ
ック信号の周波数をｆｄとすると、 ｆ （ＭＣＩ）＝ ｎ ＊ ｆ（１＋Δｆに設定さ
れる。
２図（ａ）に示すようなりロック信号ＭＣＫを出力する
。この発振器６から出力されるクロック信号ＭＣＫの周
波数ｆ（ｍｃｘ）は、１画素周期に対応したドツトクロ
ック信号の周波数をｆｄとすると、 ｆ （ＭＣＩ）＝ ｎ ＊ ｆ（１＋Δｆに設定さ
れる。
ここで、ｎはｎ≧２の整数であシ、ΔｆはＮＴＳＣ規格
の水平および垂直同期信号ＨＤ 、 ＶＤの周波数がば
らついた場合の最大の周波数値に対応して決められる値
であり、例えば周波数ｎ−ｆｄの１−程度に設定される
。
の水平および垂直同期信号ＨＤ 、 ＶＤの周波数がば
らついた場合の最大の周波数値に対応して決められる値
であり、例えば周波数ｎ−ｆｄの１−程度に設定される
。
この発振器６から出力されるクロック信号ＭＣＫはアン
ドゲート８を介して分周器９のクロック端子に供給され
る０分周器９＃−ｉクロック信号ＭＣＫをｎ分周し、そ
の分周信号を１画素周期を規定するドツトクロック信号
ＤＣＬＫとしてコントローラ１０に供給する。すると、
コントローラ１０はこのドツトクロック信号ＤＣＬＫを
基に画像メモリＭから画像情報を１画素率位で読出すた
めの信号を出力すると共に、水平走査および垂直走査の
タイミングを制御する水平走査用タイミング信号ＨＲＴ
Ｃおよび垂直走査用タイミング信号ＶＲＴ Ｃを出力す
る。この場合、水平走査用タイミング信号ＨＲＴＣおよ
び垂直走査用タイミング信号■には、ラスクスキャンの
水平および垂直帰線期間の関ｓ１“信号となるものであ
る。
ドゲート８を介して分周器９のクロック端子に供給され
る０分周器９＃−ｉクロック信号ＭＣＫをｎ分周し、そ
の分周信号を１画素周期を規定するドツトクロック信号
ＤＣＬＫとしてコントローラ１０に供給する。すると、
コントローラ１０はこのドツトクロック信号ＤＣＬＫを
基に画像メモリＭから画像情報を１画素率位で読出すた
めの信号を出力すると共に、水平走査および垂直走査の
タイミングを制御する水平走査用タイミング信号ＨＲＴ
Ｃおよび垂直走査用タイミング信号ＶＲＴ Ｃを出力す
る。この場合、水平走査用タイミング信号ＨＲＴＣおよ
び垂直走査用タイミング信号■には、ラスクスキャンの
水平および垂直帰線期間の関ｓ１“信号となるものであ
る。
このような信号を出力するコントローラ１０は、ＣＲＴ
コントローラとして布板されている「μＰＤ３３０１
（日本電気製）」やｒＨＤ４６５０５８ （日立製作
所製）」で構成してもよい。
コントローラとして布板されている「μＰＤ３３０１
（日本電気製）」やｒＨＤ４６５０５８ （日立製作
所製）」で構成してもよい。
ところで、分周器９はフリップフロップ４および５のＱ
出力から出力される信号Ｈ８およびｖＳが双方ともに１
１′の時にアンドゲート１１の出力信号（目“信号）に
よりリセットされ、ドツトクロック信号ＤＣＬＫをコン
トローラ１０に供給するように構成されている。そして
、フリップフロップ４は水平クリアパルス信号ＨＣＬに
よってリセットされ、コントローラ１０から出力される
水平帰線信号ＨＲＴＣによってセットされるように構成
され、さらにフリップ７０ツブ５は垂直クリアパルス信
号ＶＣＬによってリセットされ、コントローラ１０から
出力される垂直帰線信号ＶＲＴＣによってセットされる
ように構成されている。
出力から出力される信号Ｈ８およびｖＳが双方ともに１
１′の時にアンドゲート１１の出力信号（目“信号）に
よりリセットされ、ドツトクロック信号ＤＣＬＫをコン
トローラ１０に供給するように構成されている。そして
、フリップフロップ４は水平クリアパルス信号ＨＣＬに
よってリセットされ、コントローラ１０から出力される
水平帰線信号ＨＲＴＣによってセットされるように構成
され、さらにフリップ７０ツブ５は垂直クリアパルス信
号ＶＣＬによってリセットされ、コントローラ１０から
出力される垂直帰線信号ＶＲＴＣによってセットされる
ように構成されている。
従って、分局器９はフリップフロップ４および５が両方
ともリセットされた後ではじめてドツトクロック信号Ｄ
ＣＬＫをコントローラ１０に供給し始める。これにより
、コントローラ１ｏは所定の画像表示動作を開始するよ
うになる。そして、水平帰線期間および垂直帰線期間に
対応するタイミングになると、信号ＨＲＴＣおよびＶＲ
ＴＣを発生してフリップ７０ツブ４および５をセット状
態とする。この場合、クロック信号ＭＣＫの周波数はＮ
ＴＳＣ規格の水平および垂直同期信号ＨＤおおよびＶＲ
ＴＣ よびｖ６がばらついた場合でも、信号ＨＲＴＣの周期が
信号ＨＤおよびＶＤの周期よりやや短くなるようにΔｆ
だけ高く設定しである。このため、あるタイミングに
おける水平同期信号ＨＤ＄−ｉび垂直同期信号■に対す
る水平ＲＩＩｉ！信号ＨＲＴＣおよびＶＲＴＣは、次の
新たな信号ＨＤおよび■のタイミングより常に早く発生
されるものとなる。
ともリセットされた後ではじめてドツトクロック信号Ｄ
ＣＬＫをコントローラ１０に供給し始める。これにより
、コントローラ１ｏは所定の画像表示動作を開始するよ
うになる。そして、水平帰線期間および垂直帰線期間に
対応するタイミングになると、信号ＨＲＴＣおよびＶＲ
ＴＣを発生してフリップ７０ツブ４および５をセット状
態とする。この場合、クロック信号ＭＣＫの周波数はＮ
ＴＳＣ規格の水平および垂直同期信号ＨＤおおよびＶＲ
ＴＣ よびｖ６がばらついた場合でも、信号ＨＲＴＣの周期が
信号ＨＤおよびＶＤの周期よりやや短くなるようにΔｆ
だけ高く設定しである。このため、あるタイミングに
おける水平同期信号ＨＤ＄−ｉび垂直同期信号■に対す
る水平ＲＩＩｉ！信号ＨＲＴＣおよびＶＲＴＣは、次の
新たな信号ＨＤおよび■のタイミングより常に早く発生
されるものとなる。
これによシ、分局器９は新たな水平同期信号ＨＤおよび
垂直同期信号ＶＤが発生して７リツプ７０ツブ４および
５が両方ともリセットされるまで非動作状態となる。す
なわち、分局器９は信号ＨＤの発生から信号ＨＲＴＣの
発生までと、信号ＶＤの発生から信号ＶＲＴＣの発生ま
でとの論理積が成立する間のみ動作状態となり、ドツト
クロック信号ＤＣＬＫ をＸコントローラ１０に供給す
る。この結果、コントローラ１０は分局器９が動作状態
の間のみ画像表示動作を行うようになる。すなわ耘 コ
ントローラ１０の画像表示動作はＮＴＳＣ規格の同期信
号に同期化される。ここで、クロック信号ＭＣＫの周波
数はΔｆだけ高くしであるため、Ｎ７８Ｃ規格の水平同
期信号ＨＤ および画直同期信号ＶＤの周波数がばら
ついた場合でも、このばらつきは第２図（ｆ） 、 （
ｆ）（１４号ＶＲＴＣ、ＨＲＴＣの波形図に斜線で示す
部分で各水平走査期間毎に吸収されるものとなり、コン
トローラ１０はＮＴＳＣ規格の同期信号に同期して安定
した画像表示動作を行うようになる。この場合、実際に
用いるドツトクロック信号ＤＣＬＫ のｎ倍の周波数の
クロック信号ＭＣＫを分局器９において開閉制御してい
ることになシ、水平同期信号ＨＤの開始タイミングとド
ツトクロック信号ＤＣＬＫの開始タイミングとの誤差を
１７ｎ画素分にすることができる。例えば、ｎを「２」
とすれば、水平同期信号ＨＤに対するドツトクロック信
号ＤＣＬＫの開始タイミングの誤差を実用上側等問題の
ないｒ Ｏ，５Ｊ画素に抑える、ことができる。
垂直同期信号ＶＤが発生して７リツプ７０ツブ４および
５が両方ともリセットされるまで非動作状態となる。す
なわち、分局器９は信号ＨＤの発生から信号ＨＲＴＣの
発生までと、信号ＶＤの発生から信号ＶＲＴＣの発生ま
でとの論理積が成立する間のみ動作状態となり、ドツト
クロック信号ＤＣＬＫ をＸコントローラ１０に供給す
る。この結果、コントローラ１０は分局器９が動作状態
の間のみ画像表示動作を行うようになる。すなわ耘 コ
ントローラ１０の画像表示動作はＮＴＳＣ規格の同期信
号に同期化される。ここで、クロック信号ＭＣＫの周波
数はΔｆだけ高くしであるため、Ｎ７８Ｃ規格の水平同
期信号ＨＤ および画直同期信号ＶＤの周波数がばら
ついた場合でも、このばらつきは第２図（ｆ） 、 （
ｆ）（１４号ＶＲＴＣ、ＨＲＴＣの波形図に斜線で示す
部分で各水平走査期間毎に吸収されるものとなり、コン
トローラ１０はＮＴＳＣ規格の同期信号に同期して安定
した画像表示動作を行うようになる。この場合、実際に
用いるドツトクロック信号ＤＣＬＫ のｎ倍の周波数の
クロック信号ＭＣＫを分局器９において開閉制御してい
ることになシ、水平同期信号ＨＤの開始タイミングとド
ツトクロック信号ＤＣＬＫの開始タイミングとの誤差を
１７ｎ画素分にすることができる。例えば、ｎを「２」
とすれば、水平同期信号ＨＤに対するドツトクロック信
号ＤＣＬＫの開始タイミングの誤差を実用上側等問題の
ないｒ Ｏ，５Ｊ画素に抑える、ことができる。
このようにこの実施例によれば、極めて簡単な構成でド
ツトスキャン方式の画像表示動作をＮＴＳＣ規格の同期
信号に確実に同期させることができる。従って、コンピ
ュータで算出して画像メモリに記憶した画像をＮＴ８Ｃ
規格のビデオテープ婢に安定して記録したり、ＮＴＳＣ
規格のＣＲＴディスプレイ装置にＮＴＳＣ規格の画像と
共に重複して表示することができる。
ツトスキャン方式の画像表示動作をＮＴＳＣ規格の同期
信号に確実に同期させることができる。従って、コンピ
ュータで算出して画像メモリに記憶した画像をＮＴ８Ｃ
規格のビデオテープ婢に安定して記録したり、ＮＴＳＣ
規格のＣＲＴディスプレイ装置にＮＴＳＣ規格の画像と
共に重複して表示することができる。
なお、実施例においてはクリップフロップ４は信号ＨＣ
Ｌによってリセットし、信号ＨＲＴＣＫよってセットし
てそのＱ出力を信号Ｈ８として出力するようにしたが、
信号ＨＣＬによってセットし、信号ＨＲＴＣによってリ
セットしてそのＱ出力を信号Ｈ８として出力するように
構成しても良い。また、７リツプフロツプ５も同様に、
信号ＶＣＬによってセットし、信号ＶＲＴＣによってリ
セットしてそのＱ出力を信号ｖＳ として出力するよう
に構成しても良い。
Ｌによってリセットし、信号ＨＲＴＣＫよってセットし
てそのＱ出力を信号Ｈ８として出力するようにしたが、
信号ＨＣＬによってセットし、信号ＨＲＴＣによってリ
セットしてそのＱ出力を信号Ｈ８として出力するように
構成しても良い。また、７リツプフロツプ５も同様に、
信号ＶＣＬによってセットし、信号ＶＲＴＣによってリ
セットしてそのＱ出力を信号ｖＳ として出力するよう
に構成しても良い。
以上の説明から明らかなようにこの発明によれば、各水
平走査期間毎にドツトスキャン方式画像の表示動作をＮ
ＴＳＣ方式の同期信号に確実に同期化することができ、
コンピュータ等で算出して画像メモＩＪ Ｋ記憶した画
像をＮＴＳＣ規格のビデオテープ等に記録したり、ＮＴ
ＳＣ規格のＣＲＴディスプレイ装置ＫＮＴＳＣ規格の画
像と重複して表示することを安定的に行うことができる
０
平走査期間毎にドツトスキャン方式画像の表示動作をＮ
ＴＳＣ方式の同期信号に確実に同期化することができ、
コンピュータ等で算出して画像メモＩＪ Ｋ記憶した画
像をＮＴＳＣ規格のビデオテープ等に記録したり、ＮＴ
ＳＣ規格のＣＲＴディスプレイ装置ＫＮＴＳＣ規格の画
像と重複して表示することを安定的に行うことができる
０
第１図はこの発明の一実施例を示すブロック図、第２図
はその動作を説明するためのタイムチャートである。 １・・・・ＮＴＳＣ機器、３Ａ、３Ｂ・・・・信号変換
回路、４，５・・・・クリップフロップ、６・ｅ・・発
振器、１１・・・拳アンドゲート、９・・・・分周６．
１０拳・拳拳コントローラ。 特許出願人 日本楽器製造株式会社 代理人 山川政樹（ほか１名）
はその動作を説明するためのタイムチャートである。 １・・・・ＮＴＳＣ機器、３Ａ、３Ｂ・・・・信号変換
回路、４，５・・・・クリップフロップ、６・ｅ・・発
振器、１１・・・拳アンドゲート、９・・・・分周６．
１０拳・拳拳コントローラ。 特許出願人 日本楽器製造株式会社 代理人 山川政樹（ほか１名）
Claims (2)
- （１）ドツトスキャン方式画像における１画素周期に対
応したドツトクロック信号を基に水平走査用タイミング
信号すよび垂直走査用タイミング信号を発生し、画像表
示動作を制御するコントローラを備えた画像信号発生装
置において、 ＮＴＳＣ規格の水平同期信号および垂直同期信号を入力
とし、これらの信号に同期した所定パルス幅の水平同期
パルス信号および垂直クリアパルス信号を出力する信号
変換回路と、上記水平クリアパルス信号の発生から上記
水平走査用タイミング信号の発生までと上記垂直クリア
パルス信号の発生から上記垂直走査用タイミング信号の
発生までとの論理積が成立する間、上記ドツトクロック
信号を上記コントローラに出力する分局器とを設け、か
つ上記ドツトクロック信号の周期を上記水平走査用タイ
ミング信号および垂直走査用タイミング信号の周期が上
記水平同期信号および垂直同期信号の周期より該水平同
期信号および垂直同期信号の周期のばらつき変動幅に応
じて短くなるように設定し、上記コントローラによる画
像表示動作をＮＴＳＣ規格の同期信号に同期化するよう
にしたことを特徴とする同期化回路０ - （２）前記コント四−２に入力するドツトクロック信号
は、前記論理積が成立する間１画素周期の１／ｎ倍（ｎ
≧２の整数）周期のクロック信号をｎ分局したものであ
る時許請＊！Ｄ範囲第１項記載の同期化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19146781A JPS5892172A (ja) | 1981-11-28 | 1981-11-28 | 同期化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19146781A JPS5892172A (ja) | 1981-11-28 | 1981-11-28 | 同期化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5892172A true JPS5892172A (ja) | 1983-06-01 |
| JPS6161755B2 JPS6161755B2 (ja) | 1986-12-26 |
Family
ID=16275132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19146781A Granted JPS5892172A (ja) | 1981-11-28 | 1981-11-28 | 同期化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892172A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6040164U (ja) * | 1983-08-27 | 1985-03-20 | ソニー株式会社 | 表示クロツク発生回路 |
| JPS62150970A (ja) * | 1985-12-24 | 1987-07-04 | Fujitsu Ltd | 位相同期回路 |
-
1981
- 1981-11-28 JP JP19146781A patent/JPS5892172A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6040164U (ja) * | 1983-08-27 | 1985-03-20 | ソニー株式会社 | 表示クロツク発生回路 |
| JPS62150970A (ja) * | 1985-12-24 | 1987-07-04 | Fujitsu Ltd | 位相同期回路 |
| JPH0418751B2 (ja) * | 1985-12-24 | 1992-03-27 | Fujitsu Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6161755B2 (ja) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP3520082B2 (ja) | ビデオ処理のための表示ロックされたタイミング信号 | |
| KR100315246B1 (ko) | 디지털 표시 장치용 위상 동기 루프 회로 | |
| US5974221A (en) | Playback device | |
| US5036293A (en) | Oscillator for use with video signal time scaling apparatus | |
| JPS5892172A (ja) | 同期化回路 | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| US5061904A (en) | Phase locked loop having sampling gate phase detector | |
| JPH1056581A (ja) | 表示装置用のｐｌｌ回路 | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JPS6174464A (ja) | 垂直同期信号作成回路 | |
| JP2645039B2 (ja) | 位相同期ループ回路 | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JP2517443B2 (ja) | テレビカメラの同期回路 | |
| JPH0254680A (ja) | 画像信号用同期回路 | |
| KR0159313B1 (ko) | 수평동기신호 발생회로 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP2552313Y2 (ja) | 表示エリア補正回路 | |
| JP3118809B2 (ja) | 同期回路 | |
| JPH10301526A (ja) | Ｐｌｌ回路 | |
| JPH0434349B2 (ja) | ||
| JPH06291652A (ja) | Ｐｌｌ回路とそれを用いた液晶表示装置 | |
| JPS62150970A (ja) | 位相同期回路 | |
| JPS6054525A (ja) | Ｐｌｌ装置 |