JPH03136094A - Ｃｒｔ画面の他の２次元画面への変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ｃ産業上の利用分野〕 本発明は、計算機のＣＲＴデイスプレィに表示するため
の画像情報を、情報形式が異なる他のＣＲＴデイスプレ
ィ、液晶表示器９発光ダイオード表示器、電光表示器、
スクリーンスキャナ等々に適合する、他の形式の画像情
報に変換する装置に関し、特に、計算機のＣＲＴデイス
プレィに表示するための画像情報を、透過形液晶デイス
プレィ（以下ＬＣＤと称す）に表示する画像情報に変換
する変換装置に関する。

〔従来の技術〕

従来、例えば計算機のＣＲＴデイスプレィに表示する画
面をスクリーンに拡大投影する場合、ＣＲＴデイスプレ
ィの画像情報をＬＣＤで表示し、この表示をスクリーン
上に拡大投影（ＯＨＰ）する。

広く市場に呂でいるＣＲＴコンパチブルなＬＣＤは、Ｌ
ＣＤデイスプレィのドツトサイズが６４０×４００のも
のであり、対応する計算機（主にパソコン）ｆ）　ＣＲ
Ｔ−ｉ’イスプレイ用倍信号受けてデイスプレィ表示す
る。このようなＯＨＰ用のＬＣＤデイスプレィが使用で
きる計算機は１画面のライン走査を画面の上からライン
順に順次行ない、フレームを形成するノンインターレス
走査となっている。

また、投影表示における画像の解像度は、計算機のＣＲ
Ｔ表示上の解像度に依存するが、水平方向のドツト数が
１０００ドツトを越える計算機は、ＣＲＴデイスプレィ
表示のための制御が奇数走査ラインと偶数走査ラインと
に分けて走査する。インターレス走査となっているのが
一般的である。

またインターレス走査であっても、先に奇数番ラインを
走査してから偶数番ラインを走査するものと、先に偶数
番ラインを走査してから奇数番ラインを走査するものが
ある。

ところで、計算機から出力されるＣＲＴデイスプレィ用
の画像情報（制御信号子ビデオ信号）は、水平同期信号
Ｈ３，垂直同期信号Ｖ、およびＲ（レッド）、Ｇ（グリ
ーン）、Ｂ（ブルー）の各ビデオ信号である。これらの
ビデオ信号の信号形式としては、デジタルＲ，Ｇ、Ｂと
アナログＲ２Ｇ、Ｂの二通りがあり、近年はアナログＲ
，Ｇ。

Ｂが主流となっている。また計算機の機種により同期信
号（Ｈ８，Ｖ）の周波数、ビデオ信号（Ｒ。

Ｇ、Ｂ）の周波数が異なり、同一機種においてもグラフ
ィックモードとキャラクタ−モードでは同期信号周波数
が異なる計算機がある。

〔発明が解決しようとする課題〕

従来のＯＨＰ用ＬＤＣデイスプレィのドツト数は一般的
に６４０　Ｘ　４００で解像度が低く、解像度を上げる
ためには、計算機のＣＲＴ表示上での解像度を上げる必
要があり、このためのＣＲＴ表示はインターレス走査の
ものが必要となる。

前述したように、インターレス走査の計算機は、先に奇
数番ラインを走査し次に偶数番ラインを走査して画像を
形成するものと、先に偶数番ラインを走査してから奇数
番ラインを走査して画像を形成するものとがあり、両者
は水平方向（Ｘ方向）の走査開始点が違うため１台のＬ
ＣＤデイスプレィ装置で両者を表示しようとすると、一
方の画像が変形する。

また同一機種でも、キャクタモードとグラフィックモー
ドでは同期信号が異なるものや、ビデオ信号がアナログ
式のものやデジタル式のもの等、市場にある計算機のＣ
Ｒ７表示信号の仕様が異なるため、−台のＬＣＤデイス
プレィ装置で各種のＣＲ７表示信号のどれにも適合する
ようにして、ＬＣＤデイスプレィの汎用性を高くするの
が好ましい。

従来は、接続する機種（計算機）ごとに調整を行なうこ
とで、複数の機種を一台のＬＣＤデイスプレィ装置の制
御装置でＬＣＤ表示することは可能であるが、この場合
も、ビデオ信号が大幅に異なる機種に対応することがで
きなかったり、また機能判別を自動的に行なっていない
ため１機種（計算機）対応の接続調整又は回路変更に１
手間がかかる等の問題があった。

さらに、計算機のインターレス走査ＣＲＴ表示とコンパ
チブルなＬＣＤの制御回路は市場には提供されていない
。

そこで本発明は、例えば水平ドツト数が１０００ドツト
以上など、高解像度ＣＲＴ表示信号を１例えばＬＣＤな
どの、制御信号形式が異なる他の２次元表示器に適合す
る表示信号に変換することを第１の目的とし、インター
レススキャン方式のＣＲ７表示信号を、制御信号形式が
異なる他の２次元表示器に適合する表示信号に変換する
ことを第２の目的とし、キャクタモードとグラフィック
モードでは同期信号が異なる方式のＣＲ７表示信号を。

制御信号形式が異なる他の２次元表示器に適合する表示
情報に変換することを第３の目的とし、各種のＣＲ７表
示信号に適合する。汎用性が高い変換装置を提供するこ
とを第４の目的とする。

〔課題を解決するための手段〕

（１）　ＣＲＴ画面を表わすため（ｉ’）　ＣＲＴ制御
信号（Ｖ、Ｈ５）を、他の２次元表示器（２０）の画面
を表わすための２次元画面制御信号（Ｇ、Ｊ、Ｋ）に変
換し、ＣＲＴ画面の画情報（Ｂ）をバッファメモリ（１
９）に書込み、該バッファメモリ（１９）に書込んだ画
情報ＣＢ）を２次元表示器（２０）に与える、ＣＲＴ画
面の他の２次元画面への変換装置（１００）において、 前記２次元表示器（２０）に画面を表わすためのドツト
同期信号（Ｇ）を発生し、これを分周して２次元画面水
平同期信号を発生し、該２次元画面水平同期信号の位相
をＣＲＴ画面を表わすためのＣＲＴ表示用水平同期信号
（Ｈ５）の位相と合せるように前記ドット同期信号（Ｇ
）の周波数を設定するドツト同期信号発生手段（ＰＬＬ
）　； 前記ＣＲ７表示用水平同期信号（）Ｉｓ）を基点ニ前記
ドツト同期信号（Ｇ）をカウントして、Ｘ方向バックポ
ーチからＸ方向フロントポーチの間のＸ方向有効エリア
信号（Ｊ）を発生するＸ方向有効エリア検出手段（１０
ａ）　； ＣＲＴ画面を表わすためのＣＲＴ表示用垂直同期信号（
Ｖ）を基点にＣＲＴ画面を表わすためのＣＲ７表示用水
平同期信号（）Ｉｓ）をカウントして、Ｙ方向バックポ
ーチからＹ方向フロントポーチの間のＸ方向有効エリア
信号（Ｋ）を発生するＹ方向有効エリア検出手段（ｌｌ
ａ）　；および、 前記Ｘ方向有効エリア信号（Ｊ）およびＸ方向有効エリ
ア信号（Ｋ）で表わされる有効領域のＣＲＴ画面の画情
報を前記バッファメモリ（１９）に書込む書込み制御手
段（１０，１１）　　； を備えることを特徴とするＣＲＴ画面の他の２次元画面
への変換袋Ｗ　（１００）　。

（２）　ＣＲＴ画面を表わすたメ（７）ＣＲＴ制御信号
（Ｖ、）Ｉｓ）を、他の２次元表示器（２０）の画面を
表わすための２次元画面制御信号（Ｇ、Ｊ、Ｋ）に変換
し、ＣＲＴ画面の画情報（Ｂ）をバッファメモリ（１９
）に書込み、該バッファメモリ（１９）に書込んだ画情
報（Ｂ）を２次元表示器（２０）に与える。　ＣＲＴ画
面の他の２次元画面への変換装置（１００）において、 ＣＲＴ画面を表わすための垂直同期信号（Ｖ）に対する
水平同期信号（Ｈ５）の位相差より奇数番ライン掃引か
偶数番ライン掃引かを示す掃引判別信号（ＬＳ）を発生
する掃引判別手段（１２）　；および、前記掃引判別信
号（ＬＳ）に対応して前記バッファメモリ（１９）のＹ
方向書込アドレスを奇数番ラインと偶数番ラインに定め
る書込み制御手段（ｌｌｃ）　；を備えることを特徴と
するＣＲＴ画面の他の２次元両面への変換装置（１００
）。

（３）　ＣＲＴ画面を表わすためのＣＲＴ制御信号（Ｖ
、Ｈ５）を、他の２次元表示器（２０）の画面を表わす
ための２次元画面制御信号（Ｇ、Ｊ、Ｋ）に変換し、　
ＣＲＴ画面の画情報ＣＢ）をバッファメモリ（１９）に
書込み、該バッファメモリ（１９）に書込んだ画情報（
Ｂ）を２次元表示器（２０）に与える、ＣＲＴ画面の他
の２次元画面への変換装置（１００）において。

前記２次元表示器（２０）に画面を表わすためのドツト
同期信号ＣＧ）を発生し、これを分周して２次元画面水
平同期信号を発生し、該２次元画面水平同期信号の位相
をＣＲＴ画面を表わすためのＣＲ７表示用水平同期信号
（）Ｉｓ）の位相と合せるように前記ドツト同期信号（
Ｇ）の周波数を設定するドツト同期信号発生手段（ＰＬ
Ｌ）　： ＣＲＴ画面を表わすための同期信号（Ｖ、Ｈ５）のパル
ス幅を検出してそれに対応したグラフィック／キャラク
タを示す画種判別信号（Ｉ）を発生する画種判別手段（
９）； 前記ＣＲ７表示用水平同期信号（ＵＳ）を基点に前記ド
ツト同期信号（Ｇ）をカウントして、前記画種判別信号
（Ｉ）に対応したＸ方向バックポーチからＸ方向フロン
トポーチの間のＸ方向有効エリア信号（Ｊ）を発生する
Ｘ方向有効エリア検出手段（１０ａ）　；Ｃｌ画面を表
わすためのＣＲＴ表示用垂直同期信号（Ｖ）を基点にＣ
ＲＴ画面を表わすためのＣＲ７表示用水平同期信号（）
Ｉｓ）をカウントして、前記画種判別信号（Ｉ）に対応
したＹ方向バックポーチからＹ方向フロントポーチの間
のＸ方向有効エリア信号（Ｋ）を発生するＹ方向有効エ
リア検出手段（ｌｌａ）　；および、 前記Ｘ方向有効エリア信号（Ｊ）およびＸ方向有効エリ
ア信号（Ｋ）で表わされる有効領域のＣＲＴ画面の画情
報を前記バッファメモリ（１９）に書込む書込み制御手
段（１０，１１）　　： を備えることを特徴とするＣＲＴ画面の他の２次元画面
への変換装置（１００）。

（４）　ＣＲＴ画面を表わすためのＣＲＴ制御信号（Ｖ
、Ｉ（Ｓ）を、他の２次元表示器（２０）の画面を表わ
すための２次元画面制御信号（Ｇ、Ｊ、Ｋ）に変換し、
ＣＲＴ画面の画情報（Ｂ）をバッファメモリ（１９）に
書込み、該バッファメモリ（１９）に書込んだ画情報（
Ｂ）を２次元表示器（２０）に与える、ＣＲＴ画面の他
の２次元画面への変換装置（１００）において。

前記変換装置（１００）が適応可能な複数のＣＲＴ画面
情報ソース（ＩＡ〜ＩＥ）のそれぞれのＣＲＴ制御信号
（）Ｉｓ　。

Ｖ）をそれぞれ別個のラインに受けるコネクタに接続さ
れ、どのラインにＣＲＴ制御信号（Ｈ５，Ｖ）が到来し
たかを検出し、到来したライン対応の機種信号（Ａ）を
発生する機種判別手段（４ａ）　；および、前記機種信
号（Ａ）が表わす機種のＣＲＴ制御信号（Ｈ５，Ｖ）を
前記２次元表示器（２０）の表示画面を表わすための２
次元画面制御信号（Ｇ、Ｊ、Ｋ）に変換する、機種対応
の変換回路、を前記機種信号（Ａ）に対応して選択的に
構成する変換選択手段（４ｂ、５．ＰＬＬ、９゜１０ａ
、ｌｌａ、ｌｉｅ、１２）　； を備えることを特徴とする、ＣＲＴ画面の他の２次元画
面への変換装置（１００）。

なお、カッコ内の記号は、図面を参照して後述する実施
例の対応要素又は対応信号を示すものである。

〔作用〕

（１）ドツト同期信号発生手段（ＰＬＬ）が、２次元表
示器（２０）に画面を表わすためのドツト同期信号（Ｇ
）を発生し、これを分周して２次元画面水平同期信号を
発生し、該２次元画面水平同期信号の位相をＣＲＴ画面
を表わすためのＣＲＴ表示用水平同期信号（）Ｉ　Ｓ　
）の位相と合せるようにドツト同期信号（Ｇ）の周波数
を設定するので、　ＣＲＴ表示用水平同期信号（ＩＩｓ
）の周波数の高／低にかかわらず、ドツト同期信号（Ｇ
）が水平同期信号（）Ｉｓ）の−周期の間に、自動的に
分局比で定まる所定個数となる。すなわち水平同期信号
（Ｉｓ）の周波数に比例した周波数のドツト同期信号（
Ｇ）が自動的に発生されるので、ＣＲＴ表示信号の水平
１ラインの間のビデオ信号（Ｂ）のサンプリング数が、
水平同期信号（Ｉｓ）の周波数にかかわらず一定となる
ので、各種ＣＲＴ表示信号の水平同期信号（８５）に対
して汎用性が高い。

しかして、Ｘ方向有効エリア検出手段（１０ａ）が、Ｃ
ＲＴ表示用水平同期信号（Ｈ３）を基点に前記ドツト同
期信号（Ｇ）をカウントして、Ｘ方向バックポーチから
Ｘ方向フロントポーチの間のＸ方向有効エリア信号（Ｊ
）を発生し、Ｙ方向有効エリア検出手段（ｌｌａ）が、
ＣＲＴ画面を表わすためのＣＲＴ表示用垂直同期信号（
Ｖ）を基点にＣＲＴ画面を表わすためのＣＲＴ表示用水
平同期信号０１Ｓ）をカウントして、Ｙ方向バックポー
チからＹ方向フロントポーチの間のＹ方向有効エリア信
号（Ｋ）を発生し、更に、書込み制御手段（１０，１１
）が、Ｘ方向有効エリア信号（Ｊ）およびＹ方向有効エ
リア信号（Ｋ）で表わされる有効領域のＣＲＴ画面の画
情報を前記バッファメモリ（１９）に書込むので、　Ｃ
ＦＩＴ画面の有効領域のビデオ信号（Ｂ）のみが、常に
一定のサンプリング数（画素数二ドツト数）で書込まれ
る。したがって、バッファメモリ（１９）には、ＣＲＴ
画面の有効領域のビデオ信号（Ｂ）が規定のドツト数分
割で書込まれるので、２次元表示器（２０）によるバッ
ファメモリ（１９）のビデオ信号（Ｂ）の表示は、常に
乱れがないものとなり、変換装置（１００）の、ＣＲＴ
画面情報ソース（ＩＡ〜ＩＥ）の異りに対する適合性が
高い。すなわち変換装置（１００）の汎用性が高い。

（２）掃引判別手段（１２）が、ＣＲＴ画面を表わすた
めの垂直同期信号（Ｖ）に対する水平同期信号（ｌ（Ｓ
）の位相差より奇数番ライン掃引か偶数番ライン掃引か
を示す掃引判別信号（ＬＳ）を発生し、書込み制御手段
（ｌｌｃ）が、掃引判別信号（ＬＳ）に対応してバッフ
ァメモリ（１９）のＹ方向書込アドレスを奇数番ライン
と偶数番ラインに定めるので、ＣＲＴ表示信号がインタ
ーレススキャン方式である場合に、奇数番ライン掃引と
偶数番ライン掃引のいずれが先であるかにかかわりなく
、ビデオ信号（Ｂ）のラインＮｏ、（特に奇数番ライン
か偶数番ラインか）とバッファメモリ（１９）の書込み
ラインＮｏ、とが自動的に整合し、２次元表示器（２０
）による表示において画像の乱れを生じない・。

（３）ドツト同期信号発生手段（ＰＬＬ）が、２次元表
示器（２０）に画面を表わすためのドツト同期信号（Ｇ
）を発生し、これを分周して２次元画面水平同期信号を
発生し、該２次元画面水平同期信号の位相をＣＲＴ画面
を表わすためのＣＲＴ表示用水平同期信号（ＩＩｓ）の
位相と合せるように前記ドツト同期信号（Ｇ）の周波数
を設定するので、ＣＲＴ表示用水平同期信号（１１５）
の周波数の高゛ｌ低にかかｂらず、ドツト同期信号（Ｇ
）が水平同期信号（ＩＩｓ）の−周期の間に。

自動的に分周比で定まる所定個数となる。すなわち水平
同期信号（Ｈ５）の周波数に比例した周波数のドツト同
期信号（Ｇ）が自動的に発生されるので、ＣＲＴ表示信
号の水平ｌラインの間のビデオ信号（Ｂ）＋７）サンプ
リング数が、水平同期信号（Ｈ５）の周波数にかかわら
ず一定となるので、各種ＣＲＴ表示信号の水平同期信号
（Ｈ５）に対して汎用性が高い。

しかして、画種判別手段（９）が、　ＣＲＴ画面を表わ
すための同期信号（Ｖ、）Ｉｓ）のパルス幅を検出して
それに対応したグラフィック／キャラクタを示す画種判
別信号ＣＩ）を発生し、Ｘ方向有効エリア検出手段（１
０ａ）が、ＣＲＴ表示用水平同期信号（Ｈ５）を基点に
前記ドツト同期信号（Ｇ）をカウントして、画種判別信
号（Ｉ）に対応したＸ方向バックポーチからＸ方向フロ
ントポーチの間のＸ方向有効エリア信号（Ｊ）を発生し
、Ｙ方向有効エリア検出手段（ｌｌａ）が、ＣＲＴ画面
を表わすためのＣＲＴ表示用垂直同期信号（Ｖ）を基点
にＣＲＴ画面をＣＲＴ表示用水平同期信号（）Ｉｓ）を
カウントして、前記画種判別信号（Ｉ）に対応したＹ方
向バックポーチからＹ方向フロントポーチの間のＹ方向
有効エリア信号（に）を発生し、更に、書込み制御手段
（１０，１１）が、Ｘ方向有効エリア信号（Ｊ）および
Ｙ方向有効エリア信号（に）で表わされる有効領域のＣ
ＲＴ画面の画情報をバッファメモリ（１９）に書込むの
で、ＣＲＴ表示信号がキャラクタモードとグラフィック
モードでは同期信号が異なるものであっても、いずれの
モードでも自動的にＣＲＴ画面の有効領域のビデオ信号
（Ｂ）のみが、常に一定のサンプリング数（画素数二ド
ツト数）で書込まれる。したがって、バッファメモリ（
１９）には、ＣＲＴ画面の有効領域のビデオ信号（Ｂ）
が規定のドツト数分割で書込まれるので、２次元表示器
（２０）によるバッファメモリ（１９）のビデオ信号（
Ｂ）の表示は、キャラクタモードとグラフィックモード
のいずれでも乱れがないものとなり、変換装置（１００
）の、ＣＲＴ画面情報ソース（ＩＡ−ＩＥ）の異りに対
する適合性が高い、すなわち変換装置（１００）の汎用
性が高い。

（４）機種判別手段（４ａ）が、変換装置（１００）が
それに接続されたＣＲＴ画面情報ソース（ＩＡ−ＩＨの
１つ）の機種をコネクタラインより自動検出して機種信
号（Ａ）を発生し、変換選択手段（４ｂ、５．ＰＬＬ、
９，１０ａ、ｌｌａ。

１１ｃ、１２）が、機種信号（Ａ）が表わす機種のＣＲ
Ｔ制御信号（Ｈ５，Ｖ）を前記２次元表示器（２０）の
表示画面を表わすための２次元画面制御信号（Ｇ、Ｊ、
Ｋ）に変換する１機種対応の変換回路、を前記機種信号
（Ａ）に対応して選択的に構成するので、ＣＲＴ画面情
報ソース（ＩＡ〜ＩＥ）のいずれが接続されても、接続
されたソースに対応した２次元画面制御信号（Ｇ、Ｊ、
Ｋ）が自動的に生成される。したがって、いずれの形式
のＣＲＴ画面情報ソースを接続したかを装置（１００）
に人が特別に入力するための、キーボード入力操作やス
イッチ切換えあるいは調整子の操作もしくは回路の変更
等を要しない。すなわちＣＲＴ画面情報ソースを接続す
るときの、あるいはソースを変更するときの作業が簡易
となり、この面でもＣＲＴ画面情報ソースに対する装置
（１００）の汎用性が高い。

本発明の他の目的および特徴は、図面を参照した以下の
実施例の説明より明らかになろう。

〔実施例〕 第１図に本発明の一実施例の全体概要を示す。

この実施例は、それぞれが仕様が異るＣＲＴ表示信号を
出力する５種の計算機ＩＡ〜ＩＥの、それぞれのＣＲＴ
表示信号に適合して、Ｘ方向１０２４　Ｘ　Ｙ方向７６
８ドツトの、ＯＨＰ用透過型液晶デイスプレィ（以下Ｌ
ＣＤ）２０に表示信号を与えるものである。

計算機ＩＡ、ＩＢ、ＩＣ，ＩＤおよびＩＥは、水平同期
信号Ｈ５と垂直同期信号Ｖの周波数が計算機ごとにそれ
ぞれ異なる。また計算機ＩＡ、ＩＢおよびＩＣはインタ
ーレス走査、計算機ＩＤおよびＩＥはノンインターレス
走査のものであり、計算機ＩＡおよびＩＣは奇数走査ラ
インを走査してから偶数走査ラインを走査し、計算機Ｉ
Ｂは偶数走査ラインを走査してから奇数走査ラインを走
査するものである。また、計算機ＩＡおよびＩＤはビデ
オ信号がデジタル信号であり、計算機ＩＢ。

ＩＣおよびＩＤはビデオ信号がアナログ信号のものであ
る。さらに計算機ＩＣは、グラフィックモードとキャラ
クタモードとで同期周波数が異なる計算機である。

それぞれの計算機ＩＡ〜ＩＥの１つの計算機をＬＣＤ制
御回路１００に選択的に接続するため。

計算機ＩＡ〜ＩＥのそれぞれのＣＲＴ接続用のコネクタ
を、ＬＣＤ制御回路１００の入力コネクタＣＮＩと接続
するために、本実施例では、機種が異なる計算機毎に一
本、計５本の接続ケーブルＣＡＡ、ＣＡＢ、ＣＡＣ，Ｃ
ＡＤおよびＣＡＥが必要である。

ケーブルＣＡＡには、ケーブルの片側に計算機ＩＡのＣ
ＲＴ接続用コネクタと接続可能なコネクＣＮＡが１反対
側にＬＣＤ制御回路１００の入力コネクタＣＮＩに接続
可能なコネクタＣＮＩＡが、取り付けられており、制御
回路１００と計算機ＩＡとの接続を可能とする。同様に
ケーブルＣＡＢは計算機ＩＢを、ケーブルＣＡＣは計算
機ＩＣを、ケーブルＣＡＤは計算機ＩＤを、またケーブ
ルＣＡＥは計算機ＩＥを、ＬＣＤ制御回路１００に接続
することが可能である。

各計算機のＣＲＴ接続コネクタからは、Ｒ，Ｇ。

Ｂの各ビデオ信号と、水平同期信号Ｈ８と、垂直同期信
号Ｖが出力される。計算機ＩＡ、ＩＢ。

１Ｃ２ＩＤおよびＩＥの水平同期信号Ｈ３は、接続され
た計算機の機種を判別するために、入力コネクタＣＮＩ
上のそれぞれ異なるピンに接続されるようになっている
。垂直同期信号Ｖおよび各ビデオ信号は違う機算機でも
同じピンに接続されるようにコネクタ内のビン配列がな
されている。このビン配置を第２図に示す。

ＣＮＩのピンＰ１に計算機ＩＡの水平同期信号Ｈ８が、
ピンＰ２に計算機ＩＢの水平同期信号Ｈ８が、ピンＰ３
に計算機ＩＣの水平同期信号Ｈ３が、ピンＰ４に計算機
ＬＤの水平同期信号Ｈ３が、また、ピンＰ５に計算機ｌ
Ｅの水平同期信号Ｈ３が、ピンＰ６に計算機ＩＡ〜ＩＥ
の垂直同期信号Ｖが、それぞれ入力されるようにピン配
置がなされている。またピンＰ７はビデオ信号Ｒが、ピ
ンＰ８はビデオ信号Ｇが、ピンＰ９はビデオ信号Ｂが入
力されるように配置されている。各接続ケーブルＣＡＡ
−ＣＡＥのコネクタＣＮＩＡ〜ＣＮ　Ｉ　Ｅには、コネ
クタＣＮＩのピン配置に従って計算機ＩＡ〜ＩＥの信号
ラインが接続されている。

再度第１図を参照すると、まず計算機本体から計算機デ
イスプレィに表示するための信号をコネクタＣＮ１で受
ける。コネクタＣＮＩからの信号ラインは、計算機ＩＡ
−ＩＥのそれぞれのＣＲＴと接続可能なコネクタＣＲＡ
−ＣＲＥと接続され、ＣＲＴの表示も可能となっている
。

ところで、計算機ＩＡ〜ＩＥはそれぞれのＣＲＴ表示用
の信号の仕様が異なるため、ＬＣＤ制御回路１００に接
続した計算機の機種を判別し、接続された機種に応じて
ＬＣＤ制御回路１００をコントロールすることが必要と
なる。従ってこの実施例では、機種判別回路４ａでＬＣ
Ｄ制御回路１００に接続された計算機の機種の判別を行
なう。

機種の判別は、水平同期信号Ｈ８の周波数、水平同期信
号Ｈ３の周期、水平同期信号Ｈ３のパルス幅、あるいは
、垂直同期信号Ｖの周波数、垂直同期信号Ｖの周期、垂
直同期信号Ｖのパルス幅、のいずれか１つあるいは２つ
の組合せにより行なうことができるが、これらの検出に
はタイマーカウンタ等を含む電気回路が必要となる０本
実施例では、−時点には一台の計算機のみが接続される
点に着目して５機種毎に水平同期信号Ｈ８入力用のコネ
クタビンＰ１〜Ｐ５を割り当てて、これらのピンＰＩ−
Ｐ５のいずれに信号が表われるかで接続された機種を検
出しそれを示すコードを発生するようにしている。これ
を機種判別回路４ａが行なう。

コネクタＣＮＩと機種判別回路４ａとの組合せ関係を第
２図に示す０機種判別回路４ａは、再トリガモノマルチ
バイブレータとそれがトリガされて出力Ｈを発生してい
るときに３ビツトコ一ド信号を発生する３本の出力ライ
ンで構成される、５個の機種コード発生器４１ａ〜４１
ｅと、それらの１つが発生した機種コード（３ビツトコ
ード）信号を出力するオアゲート４ｃで構成されている
。

例えば、計算機ＩＡがコネクタＣＮＩに接続されている
と、計算機ＩＡの水平同期信号Ｈ３がピンＰ１に到来し
、機種コード発生器４１ａの再トリガモノマルチバイブ
レータがＨ８で定周期でトリガーされ、該バイブレータ
の時限がＨ５周期よりモ長イので、該バイブレータの出
力が継続してＨとなる。計算機ＩＡの機種し；３ビツト
ｒｏ　００」を割り当てているので１機種コード発生器
４１ａは「０００」を出力する。計算機ＩＢがコネクタ
ＣＮ１に接続されているときには、計算機ＩＢの水平同
期信号Ｈ３がピンＰ２に到来するので、機種コード発生
器４１ｂがｒｏｏＩＪの機種コード信号を出力する。同
様にして、計算機ＩＣ，ＩＤ又はＩＥが接続されている
ときには、機種コード発生器４１　ｃ、４１　ｄ又は４
１ｅが、それぞれ「０１０Ｊ、ｒｏｌｌＪ又はｒｌｏｏ
Ｊ　を出力する。

機種判別回路４ａが出力する機種コード信号Ａは、変換
回路４ｂで、ＣＲＴ表示信号の仕様モードを示す信号Ｃ
−Ｆに変換（デコード）される。

第３図に変換回路４ｂの構成を示す。

仕様モードを示す信号Ｃは、インターレスかノンインタ
ーレスかを示す、インターレスであるとＣは高レベルＨ
、ノンインターレスであるとＣは低レベルしてある。す
なわち。

信号Ｃ：インターレス（Ｈ）／ノンインターレス（Ｌ）
。

同様にして、 信号Ｄ：奇数（Ｈ）／偶数（Ｌ）、すなわち奇数番ライ
ンの走査が先の仕様のとき高レベルＨ１偶数番ラインの
走査が先の先様のとき低レベルＬ。

信号Ｅ：デジタル（Ｈ）／アナログ（Ｌ）。すなわちビ
デオ信号がデジタルデータの仕様のとき高レベルＨ，ア
ナログ信号の仕様のとき低レベルＬ。

Ｆニゲラフイック、キャラクタで同期信号が相違（Ｉ＋
）／グラフィック、キャラクタで同期信号が同じ（Ｌ）
、すなわちグラフィック表示とキャラクタ表示とで同期
信号が相違する仕様では高レベルＨ１同期信号が同じ仕
様では低レベルＬ。

変換回路４ｂは、機種コード信号Ａに対応付けて機種対
応の仕様を示す上記信号Ｃ−Ｄを発生するように、ナン
トゲート５１ａ〜５１ｅおよびオアゲート５２ａ〜５２
ｄを組合せたデコーダである。

第１図において、セレクタ５が、信号Ｅ：デジタル（Ｈ
）／アナログ（Ｌ）に対応して、信号ＥがＬのときには
Ａ／Ｄ変換回路２の出力を後段に接続し。

また信号ＥがＨの場合はバッファ回路３の出力を後段の
回路へ接続する。

セレクタ５から出力された水平同期信号Ｈ８は、位相比
較器６と可変電圧制御発振器（ＶＣＯ）７と可変分局器
８から構成される、通称ＰＬＬと称する位相制御発振回
路ＰＬＬの、位相比較ＩＩ６に入力される。また、機種
コード信号Ａおよびグラフィックモードかキャラクタモ
ードかを示す信号Ｉ　（後述）が可変分局器８に与えら
れ、この分局器８の分周比が、機種対応およびグラフィ
ック／キャラクタモード対応の値に設定される６発振器
７はある周波数のドツト同期パルス（ドツトクロック）
Ｇを発生し、可変分局器８がこのドツトクロックＧを設
定された分局比で分周して１機種対応の水平同期信号Ｈ
５に相当する分局パルスを発生する。

位相比較器ｊＩＩ６は水平同期信号Ｈ５に対する分局パ
ルスの位相差に対応する電圧（位相遅れでプラス。

進みでマイナス）を発生して発振器７に与え、発振器７
が該電圧がプラスであると発振周波数を高く、マイナス
であると低くシフトする。これにより、ドツトクロック
Ｇの周波数が、水平同期信号Ｈ３の周波数に比例（比例
定数が設定された分周比）するものに安定化され、機種
対応の周波数のドツトクロックＧが発生される。すなわ
ち水平同期信号に同期した。ビデオ信号周波数に等しい
周波数のドツトクロックＧが、位相制御発振回路ＰＬＬ
より出力される。

なお、可変分局器８の分局比をグラフィックモードとキ
ャラクタモード（信号Ｉ）に対応しても設定するように
しているのは、前述した様に、グラフィックモードとキ
ャラクタモードで同期信号周波数が変わる機種があるか
らである。

第１図に示すＬＣＤ制御回路１００には、信号Ｆ：グラ
フィク、キャラクタで同期信号が相違（Ｈ）／同期信号
が同じ（Ｌ）が、相違（Ｈ）を示すものであるときに、
垂直同期信号Ｖがグラフィックモードを示すものである
か否かを検知してそれを示す信号Ｉ（Ｈ：キャラクタモ
ード／Ｌ：グラフィックモード）を発生するモード判別
回路９が備わっている。このモード判別回路９は第４ａ
図を参照して後述する。

第１図において、水平コントロール回路１０の水平コン
トローラ１０ａには、水平同期信号Ｈ８とドツトクロッ
クＧと機種コード信号Ａおよびグラフィック／キャラク
タ判別信号■が入力される。

水平コントロール回路１０は、水平方向のバックポーチ
およびフロントポーチを検出して、それらの間の、水平
方向の有効エリアを示す水平有効エリア信号Ｊを出力す
る。水平コントローラ１０ａの詳細は第６ａ図を参照し
て後述する。

Ｈカウンタ１０ｂは、水平有効エリアの間、ドツトクロ
ックＧをカウントして、水平（Ｘ）方向アドレス（ドツ
トアドレス）を出力する。なお、第５ｃ図に示すように
、ＣＲＴ表示画面ＣＲＴの走査において１画面の左上角
からスタートする、実線で示す走査を奇数番ラインの走
査と言い１画面の最上部中央からスタートする、破線で
示す走査を偶数番ラインの走査と言うと、偶数番ライン
の走査の第１ラインは、水平（Ｘ）方向の中央から開始
されるので、この場合にカウンタ１０ｂのカウント値を
、ｌライン１０２４ドツトの中央の５１２を基点にスタ
ートさせるために、カウンタ１０ｂには、５１２を示す
データを与えるコード発生器が結合されており、カウン
タ１０ｂは、後述する信号Ｍ（偶数番ラインの走査の第
１ラインのスタート時にのみＨとなる）が高レベルＨに
なるときに、５１２を示すデータをロードしてそれから
ドツトクロックＧをカウントアツプする。信号ＭがＬの
ときには、０からドツトクロックＧをカウントアツプす
る。

垂直コントロール回路１１の垂直コントローラ１１ａは
、水平コントローラ１０ａと実質上同じ構成であるが、
垂直方向バックポーチおよびフロントポーチを検出して
、それらの間の垂直方向有効エリアを示す垂直方向有効
エリア信号Ｋを発生する。この垂直コントローラｌｌａ
は、水平コントローラ１０ａが水平同期信号Ｈ８を基点
にドツトクロックＧをカウントして水平バックポーチお
よび水平フロントポーチを検出するのに代えて、垂直同
期信号Ｖを基点に水平同期信号Ｈ８をカウントして垂直
バックポーチおよび垂直バックポーチを検出しそれらの
間の垂直有効エリアを示す信号Ｋを発生する点が異なる
。

第１図に示す奇数／偶数判別回路１２は、垂直同期信号
Ｖに対する水平同期信号Ｈ８の位相差より、走査が奇数
番ラインの走査（第５Ｃ図の実線）か偶数番ラインの走
査（第５Ｃ図の破線）かを検出し、これを示す信号ＬＳ
を発生する。先に説明した信号Ｄ；高レベルＨ（奇数番
ラインの走査が偶数番ラインの走査より先の場合）のと
きには。

ＬＳ＝高レ高レベル例数番ラインの走査を示し。

ＬＳ＝低レ低レベル側数番ラインの走査を示すが、信号
Ｄ＝低レベルＬ（偶数番ラインの走査が奇数番ラインの
走査より先の場合）のときには、ＬＳ＝高レ高レベル例
数番ラインの走査を示し、ＬＳ＝低レ低レベル側数番ラ
インの走査を示す。なお、奇数／偶数判別回路１２の詳
細は、第５ａ図および第５ｂ図を参照して後述する。

第１図において、補助回路ｌｉｅには、前述の信号Ｃ（
インターレス走査／ノンインターレス走査）、垂直コン
トローラｌｌａからの垂直有効エリア信号に、および、
奇数／偶数判別回路１２の判別信号ＬＳ、が与えられる
。この補助回路１１ｃは、インターレス走査の機種を接
続した時に、インターレス走査によるラインスキップに
対してＶカウンタｌｌｂのカウントデータ（ラインアド
レス）を整合させ、かつ、奇数ライン／偶数ラインの走
査の順番が違う（［１＝）ｌ／Ｌ）場合でも、Ｖカウン
タｌｌｂのカウント動作を誤りなく行なうために、Ｖカ
ウンタｌｌｂのカウントパルスを処理する。補助回路１
１ｃの詳細は、第７図を参照して後述する。

水平コントロール回路１０が発生するドツトアドレスデ
ータと垂直コントロール回路１１が発生するラインアド
レスデータ（°以上が書込みアドレスデータ）は、アド
レスマルチプレクサ１５に与えられる。アドレスマルチ
プレクサ１５にはまた、リードアドレスジェネレータ１
４より読出しアドレスデータが与えられる。マルチプレ
クサ１５は、メモリコントローラ１３が書込み指示信号
を出力しているときに書込みアドレスデータをフレーム
メモリ１９に与え、メモリコントローラ１３が読出し指
示信号を出力しているときに読比しアドレスデータをフ
レームメモリ１９に与える。

水平コントロール回路１０と垂直コントロール回路１１
の各回路から出力される水平有効エリア信号Ｊと垂直有
効エリア信号にはまた、メモリコントロール回路１３へ
与えられ、メモリコントロール回路１３は、信号Ｊおよ
びＫが共に有効エリアを示すレベルであるときに書込み
を示すレベルであって、信号ＪとＫの少くとも一方が有
効エリア外を示すレベルであるときには読出しを示すレ
ベルのり−ド／ライト信号をリードアドレスジェネレー
タ１４．ＬＣＤ用データ変換器１６　、　ＬＣＤコント
ローラ１７およびフレームメモリ１９に与える。リード
アドレスジェネレータ１４は、り一ド／ライト信号が書
込みを示すレベルのときには読出しアドレス生成処理を
停止し、読出しを示すレベルのときに、読出しアドレス
をインクレメントする。すなわちフレームメモリ１９の
読出しアドレスを走査する。ＬＣＤ用データ変換器１６
は、リード／ライト信号が読出しを示すレベルのときに
、フレームメモリ１９の読出しデータをＬＣＤ表示用デ
ータに変換してＬＣＤコントローラ１７に与え、リード
／ライト信号が書込みを示すレベルのときには、フレー
ムメモリ１９の読出しデータの取込みを停止する。ＬＣ
Ｄコントローラ１７は、その内部のバッファメモリのＬ
ＣＤ用データを順次にライン単位で読出してＬＣＤ２０
に与える動作を繰返しているが、リード／ライト信号が
書込みを示すレベルのときは、リードアドレスジェネレ
ータが発生するアドレスデータが切換わる毎に割込処理
により、その内部のバッファメモリの、リードアドレス
ジェネレータ１４が発生するアドレスに、データ変換器
１６が変換したＬＣＤ用データを更新書込みをして内部
バッファメモリのＬＣＤ用データのＬＣＤ２０への読出
し出力に戻る。

なお、入力ビデオ信号Ｂ　（Ｒ，Ｇ、Ｂ）はシリーズ／
パラレル変換回路１８に入力される。変換回路１８のパ
ラレルデータ出力はフレームメモリ１９に与えられ、リ
ード／ライト信号が書込みを指示するレベルのときに、
フレームメモリ１９に書込まれる０本実施例の場合、パ
ラレル１６ビツト単位でフレームメモリ１９にビデオ信
号Ｂを書込み、かつそれより読出すようにしているが、
３２ビット単位でもよい。

第３図に、第１図に示す変換回路４ｂの構成を示す、変
換回路４ｂは、５つのナントゲート５１ａ。

５１ｂ、５１ｃ、５１ｄ、５１ｅと、４つのオアゲート
５２ａ、５２ｂ、５２ｃ、５２ｄと、から構成される６
機種コード信号Ａを受けてナンドゲ−）５１　ａ〜５１
ｅの１つ、すなわち該機種コード信号Ａが示す機種に対
応付けられているもの。

が高レベルＨを出力する０例えば、計算機ＩＡが接続さ
れている場合、信号Ａが”０００“であるのでナントゲ
ート５１ａの出力がＨとなり、計算機ＩＢが接続されて
いる場合は、信号Ａが’００１”であるのでナントゲー
ト５１ｂの出力がＨとなる。

オアゲート５２ａ〜５２ｄはそれぞれ、ＣＲＴ表示信号
の仕様のそれぞれの有無を示す信号Ｃ〜Ｆのそれぞれを
出力するように割り当てられている。計算機ＩＡは、イ
ンターレス走査、奇数番ライン走査が先、ビデオ信号Ｂ
　（Ｒ，Ｇ、Ｂ）がデジタルかつグラフィック、キャラ
クタモードで同期信号が同じであるので、信号Ｃ＝Ｈ２
信号Ｄ＝Ｈり信号Ｅ＝Ｈ，信号Ｆ＝Ｌとする必要がある
。そこでナントゲート５１ａの出力Ｈをオアゲート５２
ａ（信号Ｃ出力用）、オアゲート５２ｂ（信号り出力用
）およびオアゲート（信号Ｅ出力用）を与えるようにし
ている。計算機ＩＢは、インターレス走査、偶数番ライ
ン走査が先、ビデオ信号Ｂ（Ｒ，Ｇ。

Ｂ）がアナログかつグラフィック、キャラクタモードで
同期信号が同じであるので、信号Ｃ＝Ｈ，信号Ｄ＝Ｌり
信号Ｅ＝Ｌ、信号Ｆ＝Ｌとする必要がある。そこでナン
トゲート５１ａの出力Ｈをオアゲート５２ａ（信号Ｃ出
力用）に与えるようにしている。

第４ａ図に、グラフィック／キャラクタモード判別回路
９の構成を示し、第４ｂ図に該回路９の各部信号を示す
、前述したように、同一機種においてグラフィックモー
ドとキャラクタモードで同期周波数が違う機種（Ｆ＝Ｈ
）と同期周波数が同じ機種（Ｆ＝Ｌ）があり、本回路９
は前者の場合（Ｆ＝Ｈ）に必要であり後者（Ｆ＝Ｌ）の
場合は必要としない、従来、液晶ＯＨＰ　（または電子
０ＨＰ）として市販されているものは後者（Ｆ＝Ｌ）の
タイプである１本実施例においてこの回路９を必要とす
るのは計算機ＩＣ（信号Ｃ＝Ｈ，Ｄ＝Ｈ，Ｅ＝Ｌ、Ｆ＝
Ｈ）を接続した場合である。

グラフィック／キャラクタ判別回路９のダウンカウンタ
２１に、第４ｂ図に示す垂直同期信号Ｖが入力される。

またダウンカウンタ２１の設定器２４には、この実施例
では計算機ＩＣのみがこの回路９を必要とするので、計
算機ＩＣのグラフィックモード時の垂直同期信号パルス
幅ＧＶＤとキャラクタモータモード時の垂直同期信号パ
ルス幅ＣＶＤの和を２で割りさらにクロック信号の周期
Ｔで割った値が設定されている。垂直同期信号Ｖはダウ
ンカウンタ２１のイネーブル端子とロード端子に入力さ
れ、信号Ｖがローレベルの時、設定器２４に設定された
値がダウンカウンタ２１に設定され、イネーブル端子Ｅ
がハイレベルになった時点からカウンタ２１に入力され
たクロック信号でカウントダウンを開始する。前述した
様にカウンタ２１には、（ＧＶＤ＋ＣＶＤ）／２Ｔ（７
１値が設定しである。また、本実施例の場合、ＧＶＤ＞
ＣＶＤの場合において実施したものである。従って第４
ｂ図のタイムチャートにＶｃで示すように、グラフィッ
クモードの場合、垂直同期信号Ｖのパルス幅が、 ＧＶＤ／Ｔ＜（ＧＶＤ＋ＣＶＤ）／２Ｔであるので、カ
ウントダウン量は設定値まで至らす零キャリー信号（Ｌ
）はキャリ一端子（信号Ｃ出力端）には出現しない、と
ころがキャラクタモードになると、 ＣＶＤ／Ｔ＞（ＧＶＤ＋ＣＶＤ）／２Ｔの関係となり、
カウントダウン量は設定値を越えることになり、零通過
時点で零キャリー（ｃ＝Ｌ）が出現する。

一方、同期信号ＶのＧＶＤあるいはＣＶＤのパルスの立
下りのタイミングでクロックパルス幅に相当するパルス
を成牛ずる立下り検出パルス発生回路２６に、ドツトク
ロックＧと垂直同期信号Ｖが入力され、パルス発生回路
２６が第４ｂ図に示す信号すを出力する。また、前述の
ダウンカウンタ２１のキャリー出力（ｃ＝Ｌ）は、Ｄフ
リップフロップ２２および２７のクロック人端子ＣＫに
供給される。Ｄフリップフロップ２２および２７のセッ
ト端子Ｓとデータ入力端子りはハイレベルに設定されて
いる。

このためＤフリップフロップ２２のクロック入力端子Ｇ
Ｋに零キャリー信号（ｃ＝Ｌ）が入り。

零キャリー信号（Ｃ）がローレベルＬからハイレベルＨ
になるタイミングでＤブリップフロップ２２がセットさ
れその出力端子ＱがハイレベルＨとなる。Ｄフリップフ
ロップ２２の出力Ｑはダウンカウンタ２３のイネーブル
端子とロード端子に入力される。従ってカウンタ２３は
、ｃ＝Ｌとなった後Ｄフリップフロップ２２がセットさ
れてカウンタ２３のイネーブル端子がＨになった状態か
らドツトクロックＧのカウントダウンを開始し、設定器
２５の設定値（ＣＤＶ−ＧＤＶ）／Ｔに等しいカウント
ダウンががされた時点でＤフリップフロップ２２がリセ
ットされる。これにより、第４ｂ図のｄに示すようにキ
ャラクタモードの時のみＣＶＤ−ＧＤＶの時間幅のパル
ス信号ｄが出現することになる。

パルス信号ｄとｂはナントゲート２８に入力され、ナン
トゲート２８が、グラフィックモードの同期信号Ｖ　（
ＧＶＤ）が到来しているときのみ信号Ｖの立下りに同期
したパルス信号８を発生し、この信号ｅがフリップフロ
ップ２７のリセット端Ｒに与えられ、これによりＤフリ
ッププロップ２７がリセットされ、その出力ＱがＬどな
る。

一方、Ｄプリップフロップ２７には前述の零キャリー信
号（ｃ＝Ｌ）’がＧＫ端子に入力されており。

信号ＣがＬからＨに反転するタイミングでセットされて
その出力端子ＱがＨとなる。以上の様なことから最終的
にＤフリップフロップ２７の出力端子Ｑには、第４ｂ図
のタイムチャートに示す信号ｆが得られ、ｆ＝Ｈがキャ
ラクタモードを示し、ｆ＝Ｌはグラフィックモードを示
す。Ｄフリップフロップ２７のＱ出力は、信号Ｆと共に
アンドゲート２９に与えられ、アンドゲート２９が、信
号Ｆ＝Ｈ（グラフィックとキャラクタで同期信号が異る
）の場合に、同期信号■がキャラクタモードを示すもの
であるときのみ高レベルＨの、判別信号Ｉを出力する。

以上グララフイック／キャラクタ判別回路９の回路例に
つき詳述したが本回路を実現するに際して、当然のこと
ながらダウンカウンタ２１の代わりにアップカウンタを
使い、設定器２４の設定においてマイナス設定を行なっ
ても実施することができる。この場合、設定器２４の値
は （ＧＶＤ＋Ｔ）　〜（ＧＤＶ−Ｔ）（７）間で可能であ
る。また垂直同期信号Ｖの周期の差あるいは水平同期信
号Ｈ８のパルス幅または周期の差から同様に判別するこ
とも、本実施例の応用で容易に実現することが可能であ
る。なお、本実施例においてはグラフィック／キャクタ
判別回路９を必要とするのが計算機ＩＣだけであったが
、グラフィック／キャラタ判別回路９を必要とする計算
機が複数ある場合は、各計算機に対応して設定器２４゜
２５に相当する設定器を追加する必要がある。当然、カ
ウンタ２１，２３には、データセレクタなどで接続機種
対応の設定器を選択接続するようにする。

第５ａ図に、奇数／偶数判別回路１２の構成を示し、第
５ｂＩ！ｆＫ該回路１２の各部信号を示す。

ドツトクロックＧがカウンタ３１のクロック端子ＣＫに
入力され、垂直同期信号Ｖの反転信号Ｖ−（図面では反
転信号を通常の通すオーバラインで示すが１本書の説明
文中ではアンダーラインで示す）がクリア端子ＣＬＲに
入力される。したがってカウンタ３１は、垂直同期信号
ＶがＨ（Ｖ＝Ｌ）の間クリアされて、それがＬ　（Ｖ＝
Ｈ）に復帰したときからドツトクロックＧをカウントす
る。カウント値が設定値になるとノットゲート３２の出
力ｇがＨとなる。フリップフロップ３３は、信号ＶがＬ
からＨに反転したときにリセットされ、ノットゲート３
２の出力ｇがＨになったときにリセットされる。したが
ってフリップフロップ３３のｑ出力りは、信号呈の立上
りから、所定個数のドツトクロックＧが到来するまでＨ
となる。この出力りがＨの間に水平同期信号Ｈ３が到来
する（Ｈ３＝Ｈになる）とナントゲート３４の出力ｉが
Ｌとなるが、出力りがＨの間に水平同期信号Ｈ８が到来
しないとナントゲート３４の出力ｉはＬにならずＨを維
持する。フリップフロップ３５は信号ヱの立下り（垂直
同期信号Ｖの立上り）でセットされ、ナントゲート３４
の出力ｉがＨに立上るときにリセットされる。これによ
り、垂直同期信号Ｖ（＝Ｈ）が現われてから所定個数の
ドツトクロックＧが到来する間に水平同期信号Ｈ８が到
来するとき（偶数ライン走査のとき）にはフリップフロ
ップ３５がリセット状態となり、該所定個数のドツトク
ロックＧが到来する間に水平同期信号Ｈ３が到来しない
とき（奇数ライン走査のとき）には、フリップフロップ
はセット状態である。したがって、ブリップフロップ３
５のＱ出力のＨは奇数番ライン走査を意味しＬは偶数番
ライン走査を意味する。逆に、フリップフロップ３５の
−９−出力のＨは偶数番ライン走査を意味しＬは奇数番
ライン走査を意味する。

奇数番ラインが走査される場合、走査開始点が第５Ｃ図
に示すようにＣＲＴ画面の左上角から走査されるため、
垂直同期信号Ｖのすぐ後に水平同期信号Ｈ３が出力され
上述の動作が行なわれる。

しかし、偶数番ラインが走査される場合、走査開始点が
第５ｃ図に示すＣＲＴ画面の中央附近であるため、垂直
同期信号Ｖが出力されてから水平同期信号Ｈ８が出力さ
れるまでに時間がかかる。上述の判別回路１２は、この
ようなＶとＨＳとの時間差に着目して、奇数番ライン走
査の開始か、あるいは偶数番ライン走査の開始かを検出
するようにしている。

次に、２種類の信号（フリップフロップ３５の出力Ｑと
−９１）はセレクタ３６に入力される。セレクタ３６は
、信号りがＨ（奇数番ライン走査が先）のときには、フ
リッププロップ３５の登出力を、奇数番ライン走査か偶
数番ライン走査かを示す信号ＬＳとして出力し、信号り
がＬ（偶数番ライン走査が先）のときには、フリッププ
ロップ３５のＱ出力を、奇数番ライン走査か偶数番ライ
ン走査かを示す信号ＬＳとして出力する。

第６ａ図に、Ｈコントローラ１０ａの構成を示し、第６
ｂ図にＨコントローラ１０ａの各部の信号を示す、水平
同期信号Ｈ５の反転信号Ｈ５がフリップフロップ４１の
クロック端子ＧＫに入力され、フリッププロップ４１の
Ｑ出力がフリッププロップ４２のＤ入力端号となる。フ
リップフロップ４２のクロック端子ＧＫには、ドツトク
ロックＧが入力される。さらにフリップフロップ４２の
出力Ｑはカウンタ４３のクリア端子に入力され、ドツト
クロックＧがカウンタ４３のクロック端子ＧＫに与えれ
る。すなわち、水平同期信号Ｈ８が立下ってから（旦且
がＬからＨに立上ってから）最初のドツトクロックＧの
立上りから、次のドツトクロックＧの立上りまでの間Ｈ
の信号ｊ　　（＝Ｌ）すなわち、ドツトクロックＧに同
期した水平同期信号Ｈ８検出信号ｊを、フリップフロッ
プ４２がその出力端Ｑに発生する。カウンタ４３は、こ
の検出信号ｊ＝Ｌでクリアされて、ｊがＨに復帰してか
らドツトクロックＧのカウ、ントを開始する。

カウンタ４３のカウントデータは、水平同期信号ＨＳが
発生してからの、ドツトクロックＧの到来数を表わす。

機種の仕様（信号Ａ）とグラフィックモード／キャラク
タモード（信号工）に対応するそれぞれのバックポーチ
データ（水平同期信号Ｈ８が発生してから水平走査が水
平方向有効エリアの始端になるまでのドツトクロックＧ
の発生数）をコード発生器４７ａ〜４７ｅが発生し、そ
れぞれのフロントポーチデータ（水底同期信号Ｈ８が発
生してから水平走査が水平方向有効エリアの終端になる
までのドツトクロックＧの発生数）をコード発生器４４
ａ〜４４ｅが発生する。

データセレクタ４８ｂおよび４８ｆがそれぞれ、機種判
別回路４ａからの機種コード信号Ａとグラフィック／キ
ャラクタ判別回路９の判別信号■に対応した、バックポ
ーチデータおよびフロントポーチデータを選択してそれ
ぞれ比較器４６ｂおよび４６ｆに参照データとして与え
られる。比較器４６ｂおよび４６ｆにはカウンタ４３の
カウントデータが与えられ、比較器４６ｂは、カウント
データがバックポーチデータ以上のときに高レベルＨの
信号ｋを出力してこれの立上り点でフリップフロップ４
５をセットする。比較器４６ｆは、カウントデータがフ
ロントデータ以上のときに高レベルＨの信号悲を出力し
てこれの立上り点でフリップフロップ４５をリセットす
る。これにより、フリップフロップ４５の出力Ｊは、水
平方向の走査が有効領域にある間のみ高レベルＨとなり
、このＪ＝Ｈが、水平方向の走査が有効領域にあること
を示す。

■コントローラｌｌａの構成も、第６ａ図に示すＨコン
トローラ１０ａの構成と同一であるが、■コントローラ
ｌｌａの入力フリップフロップ（４１に対応するもの）
には垂直同期信号Ｖの反転借号呈が与えられ、カウンタ
（４３に対応するもの）のクロック端子ＣＫには水平同
期信号Ｈ８が与えられる点が異なる。■コントローラｌ
ｌａの出力Ｋ（図示せず：１０ａのＪに対応するもの）
のＨが走査が垂直方向の有効エリアにあることを示す。

第７図に、補助回路１１ｃの構成を示す、この補助回路
ｌｉｅ図は、インターレス／ノンインターレス（信号Ｃ
）および、奇数番ライン走査か／偶数番ライン走査か（
信号ＬＳ）の相違による、フレームメモリ１９のデータ
書込の混乱を防止するためのものである。ここでＣＲＴ
表示信号の仕様とフレームメモリ１９の所要書込みモー
ドとの関係を整理すると次の通りである。

（０）ノンインターレス走査のとき（Ｃ＝Ｌ）には。

走査は第５ｃ図に示す画面ＣＲＴの左上角からスタート
するので、Ｖカウンタｌｌｂは、水平同期信号Ｈ８をカ
ウントアツプして、カウントデータ（走査ラインＮｏ、
）をフレームメモリ１９の書込うインＮｏ、アドレスと
すればよい。

（１）インターレス走査（ＣｍＨ）のときには、奇数番
ライン走査が先（ＣｍＨ）の場合、奇数番ライン走査（
ＬＳ＝Ｌ；第５Ｃ図の実ｉ）の第１ラインが、フレーム
メモリ１９では第２ラインになるので、フレームメモリ
１９の書込ラインＮｏ。

アドレスは、奇数番ライン走査（Ｌ　Ｓ　＝　Ｌ）のと
きには、水平同期信号Ｈ８が到来する毎に、２゜４．８
．・・・とカウントアツプしなければならない。

すなわち、ＣｍＨ，ＣｍＨ，ＬＳ＝Ｌのときには、水平
同期パルスＨ３が１パルス到来するとＶカウンタＩｌｂ
を２カウントアツプさせる必要がある。

（２）インターレス走査（Ｃ＝　Ｈ）のときには、奇数
番ライン走査が先（ＣｍＨ）の場合、偶数番ライン走査
（ＬＳ＝Ｈ；第５Ｃ図の破線）の第１ラインが、フレー
ムメモリ１９では第１ラインになるので、偶数番ライン
走査（ＬＳ＝Ｈ）のときにはフレームメモリ１９の書込
ラインＮｏ、アドレスは、（２−ａ）水平同期信号ＨＳ
の最初のパルスが到来したときに１カウントアツプし、
かつこのラインは第５ｃ図の破線で示すように、水平（
Ｘ）方向の走査幅の中央点（５１２）からスタートする
ので、Ｈカウンタｔｏｂに５１２をロードしなければな
らない、（２−ｂ）！初の水平同期パルスの次以降のパ
ルスでは２づつカウントアツプしなければならない。

すなわち、ＣｍＨ，ＣｍＨ，ＬＳ＝Ｈのときには、（２
−ａ）最初の水平同期パルスＨ５が到来するとＶカウン
タｌｌｂを１カウントアツプさせて、■１カウンタｌＯ
ｂに５１２をロードする必要があり、（２−ｂ）最初の
水平同期パルスＨＳの次以降の水平同期パルスＨ３が到
来する毎にＶカウンタ１１ｂを２づつカランｌ−アップ
させる必要がある。

（３）インターレス走査（Ｃ：Ｈ）のときには、偶数番
ライン走査が先（Ｄ＝Ｌ）の場合、奇数番ライン走査（
ＬＳ＝Ｈ；第５ｃ図の実線）のときの第１ラインが、フ
レームメモリ１９では第２ラインになるので、フレーム
メモリ１９の書込ラインＮｏ、アドレスは、奇数番ライ
ン走査（ＬＳ＝Ｈ）のときには、水平同期信号Ｈ３が到
来する毎に、２．４，８．　・・・とカウントアツプし
なければならない。

すなわち、ＣｍＨ，０士り、ＬＳ＝Ｈのときには、水平
同期パルスＨ５が１パルス到来するとＶカウンタｌｌｂ
を２カウントアツプさせる必要がある。

（４）インターレス走査（ＣｍＨ）のときには、偶数番
ライン走査が先ＣＤ＝Ｌ）の場合、偶数番ライン走査（
ＬＳ＝Ｌ；第５Ｃ図の破線）の第１ラインが、フレーム
メモリ１９では第１ラインになるので、偶数番ライン走
査（Ｌ　Ｓ　＝　Ｌ）のときにはフレームメモリ１９の
書込ラインＮｏ、アドレスは、（４−ａ）水平同期信号
Ｈ８の最初のパルスが到来したときに１カウントアツプ
し、かつこのラインは第５Ｃ図の破線で示すように、水
平（Ｘ）方向の走査幅の中央点（５１２）からスタート
するので、Ｈカウンタ１０ｂに５１２をロードしなけれ
ばならない、（４−ｂ）最初の水平同期パルスの次以降
のパルスでは２づつカウントアツプしなければならない
。

すなわち、ＣｍＨ，Ｉ）ＩＬ、ＬＳ＝＝Ｌのときには、
（４−ａ）最初の水平同期パルスＨ８が到来するとＶカ
ウンタｌｌｂを１カウントアツプさせて。

Ｈカウンタ１０ｈに５１２をロードする必要があり、（
４−ｂ）最初の水平同期パルスＨ５の次以降の水平同期
パルスＨ８が到来する毎にＶカウンタＬｌｂを２づつカ
ウントアツプさせる必要がある。

第７図に示す補助回路１１は、上述の（０）〜（４）の
動作を行なうためのＶカウントパルス（オアゲート６５
の出力）および制御信号Ｍ　（Ｈカウンタ１０ｂへのロ
ード信号）を生成するものである。

回路１１のアンドゲート７２が、垂直方向有効エリアに
走査がある（Ｋ冨Ｈ）ときに水平同期信号Ｈ８を出力し
、第１のモノマルチバイブレータ６１がＨ８の立下り点
で短幅パルスを発生し、この短幅パルスの立下り点で第
２のモノマルチバイブレータ６２が短幅パルスを発生し
、この短幅パルスの立下り点で第３のモノマルチバイブ
レータ６３が短幅パルスを発生する。第１のバイブレー
タ６１が発生した短幅パルス（第１短幅パルス）がアン
ドゲート６４に与えられ、第３のバイブレータ６３が発
生した短幅パル、ス（第３短幅パルス）がオアゲート６
５に与えられる。

アンドゲート６４には、インターレス（Ｈ）／ノンイン
ターレス（Ｌ）を示す信号Ｃが与えられるので、上記（
０）の場合（Ｃ＝Ｌ：ノンインターレス）には、アンド
ゲート６４がオフであるので、オアゲート６５への第１
短幅パルスの供給が遮断され、Ｖカウンタｌｌｂには、
第３短幅パルスのみが供給される。すなわち、水平同期
信号ＨＳが１パルス到来する毎にそれに同期した第３短
幅パルス（１カウントパルス）がＶカウンタ１１ｂに与
えられ、Ｖカウンタｌｌｂは、水平同期信号Ｈ３の一個
の到来毎に１カウントアツプする。

上記（１）〜（４）の場合（Ｃ＝Ｈ：インターレス）に
は、Ｃ＝Ｈがアンドゲート６４にＨを与えるので、概略
で、オアゲート６５には第１短幅パルスと第３短幅パル
スとが与えられるので水平同期信号Ｈ３の１パルスの到
来毎に２パルスがＶカウンタＩｌｂに与えられる。とこ
ろで上記（２−ａ）の場合（Ｄ＝Ｈ，ＬＳ＝Ｈで、アン
ドゲート７２が第１水平同期信号Ｈ８を出力したとき）
、および。

上記（４−ａ）の場合（ｏ＝ｔ、、ＬＳ＝Ｌで、アンド
ゲート７２が第１水平同期信号Ｈ８を出力したとき）に
は、オアゲート６５より１個のみのパルスを出力しかつ
Ｈカウンタ１０ｂに５１２をロードしなければならない
、このようにするため、垂直同期信号Ｖでフリッププロ
ップ６７をセットし、最初の水平同期信号Ｈ８に同期し
て発生した第１短幅パルスの立下りでブリレプフロップ
６７をリセットして、このセット／リセットの間Ｈの信
号をオアゲート６６を介してアンドゲート６４に与えて
、最初の水平同期信号Ｈ８に同期して発生した第１短幅
パルスのみを、アンドゲート６４で遮断するようにして
いる。この遮断は上記（２−ａ）の場合（Ｄ＝Ｈ，ＬＳ
！Ｈ）および（４−ａ）の場合（Ｄ＝Ｌ、ＬＳ＝Ｌ）の
み必要であり、他の場合には最初の水平同期信号Ｈ５の
ときから第１短幅パルスおよび第３短幅パルスをオアゲ
ート６５を介してＶカウンタｔｉｂに与える必要がある
ため、エクスクル−シブノアゲート７１で、上記（２−
ａ）の場合（Ｄ＝Ｈ，ＬＳ＝Ｈ）および（４−ａ）の場
合（ｏ＝Ｌ、ＬＳ＝Ｌ）のときにはフリップフロップ６
７のＱ出力のみをオアゲート６６を通してアンドゲート
６４に与え、それらの場合以外では、イクスクルーシブ
オアゲート７１の出力Ｈをオアゲート６６を介してアン
ドゲート６４に与えるようにしている１以上により、上
述の（０）〜（４）の動作が実現される。

以上により、この実施例のＬＣＤ制御回路１００は、接
続予定の、ＣＲＴ表示信号の仕様が異なる計算機ＩＡ−
ＩＨのどれを接続しても、接続された計算機の仕様に合
致する信号処理回路を自動的に設定するので、ＬＣＤ制
御回路１００の汎用性が高い。

〔発明の効果］ （１）ドツト同期信号発生手段（ＰＬＬ）が、２次元表
示器（２０）に画面を表わすためのドツト同期信号（Ｇ
）を発生し、これを分周して２次元画面水平同期信号を
発生し、該２次元画面水平同期信号の位相をＣＲＴ画面
を表わすためのＣＲＴ表示用水平同期信号（ＵＳ）の位
相と合せるようにドツト同期信号（Ｇ）の周波数を設定
するので、ＣＲＴ表示用水平同期信号（Ｈ５）の周波数
の高ｌ低にかかわらず、ドツト同期信号（Ｇ）が水平同
期信号（Ｈ５）の−周期の間に、自動的に分局比で定ま
る所定個数となる。すなわち水平同期信号（Ｈ５）の周
波数に比例した周波数のドツト同期信号（Ｇ）が自動的
に発生されるので、　ＣＲＴ表示信号の水平ｌラインの
間のビデオ信号（Ｂ）のサンプリング数が、水平同期信
号（Ｈ５）の周波数にかかわらず一定となるので、各種
ＣＲＴ表示信号の水平同期信号（Ｈ５）に対して汎用性
が高い。

しかして、Ｘ方向有効エリア検出手段（１０ａ）が。

ＣＲＴ表示用水平同期信号（Ｈ３）を基点に前記ドツト
同期信号（Ｇ）をカウントして、Ｘ方向バックポーチか
らＸ方向フロントポーチの間のＸ方向有効エリア信号（
Ｊ）を発生し、Ｙ方向有効エリア検出手段（ｌｌａ）が
、ＣＲＴ画面を表わすためのＣＲＴ表示用垂直同期信号
（Ｖ）を基点にＣＲＴ画面を表わすためのＣＲＴ表示用
水平同期信号（）Ｉｓ）をカウントして、Ｙ方向バック
ポーチからＹ方向フロントポーチの間のＸ方向有効エリ
ア信号（Ｋ）を発生し、更に、書込み制御手段（１０，
１１）が、Ｘ方向有効エリア信号（Ｊ）およびＸ方向有
効エリア信号（Ｋ）で表わされる有効領域のＣＲＴ画面
の画情報を前記バッファメモリ（１９）に書込むので、
ＣＲＴ画面の有効領域のビデオ信号（Ｂ）のみが、常に
一定のサンプリング数（画素数二ドツト数）で書込まれ
る。したがって、バッファメモリ（１９）には、ＣＲＴ
画面の有効領域のビデオ信号（Ｂ）が規定のドツト数分
割で書込まれるので、２次元表示器（２０）によるバッ
ファメモリ（１９）のビデオ信号（Ｂ）の表示は、常に
乱れがないものとなり、変換装置（１００）の、ＣＲＴ
画面情報ソース（ｌ＾〜ＩＥ）の異りに対する適合性が
高い。すなわち変換装置（１００）の汎用性が高い。

（２）掃引判別手段（１２）が、ＣＲＴ画面を表わすた
めの垂直同期信号（Ｖ）に対する水平同期信号（ＩＩｓ
）の位相差より奇数番ライン掃引か偶数番ライン掃弓か
を示す掃引判別信号（ＬＳ）を発生し、書込み制御手段
（ｌｉｅ）が、掃引判別信号（ＬＳ）に対応してバッフ
ァメモリ（１９）のＹ方向書込アドレスを奇数番ライン
と偶数番ラインに定めるので、ＣＲＴ表示信号がインタ
ーレススキャン方式である場合に、奇数番ライン掃引と
偶数番ライン掃引のいずれが先であるかにかかわりなく
、ビデオ信号（Ｂ）のラインＮｏ、（特に奇数番ライン
か偶数番ラインか）とバッファメモリ（１９）の書込み
ラインＮｏ、とが自動的に整合し、２次元表示器（２０
）による表示において画像の乱れを生じない。

（３）ドツト同期信号発生手段（ＰＬＬ）が、２次元表
示器（２０）に画面を表わすためのドツト同期信号（Ｇ
）を発生し、これを分周して２次元画面水平開期信号を
発生し、該２次元画面水平開期信号の位相をＣＲＴ画面
を表わすためのＣＲＴ表示用水平同期信号０１Ｓ）の位
相と合せるように前記ドツト同期信号（Ｇ）の周波数を
設定するので、　ＣＲＴ表示用水平同期信号（）Ｉｓ）
の周波数の高／低にかかわらず、ドツト同期信号（Ｇ）
が水平同期信号（Ｈ５）の−周期の間に。

自動的に分周比で定まる所定個数となる。すなわち水平
同期信号（Ｈ５）の周波数に比例した周波数のドツト同
期信号（Ｇ）が自動的に発生されるので、ＣＲＴ表示信
号の水平１ラインの間のビデオ信号（Ｂ）のサンプリン
グ数が、水平同期信号（Ｈ５）の周波数にかかわらず一
定となるので、各種ＣＲＴ表示信号の水平同期信号（Ｈ
５）に対して汎用性が高い。

しかして１画種判別手段（９）が、ＣＲＴ画面を表わす
ための同期信号（Ｖ、Ｈ５）のパルス幅を検出してそれ
に対応したグラフィック／キャラクタを示す画種判別信
号ＣＩ）を発生し、Ｘ方向有効エリア検出手段（１０ａ
）が、　ＣＲＴ表示用水平同期信号（Ｈ５）を基点に前
記ドツト同期信号（Ｇ）をカウントして１画種判別信号
ＣＩ）に対応したＸ方向バンクポーチからＸ方向フロン
トポーチの間のＸ方向有効エリア信号（Ｊ）を発生し、
Ｙ方向有効エリア検出手段（ｌｌａ）が、ＣＲＴ画面を
表わすためのＣＲＴ表示用垂直同期信号（Ｖ）を基点に
ＣＲＴ画面をＣＲＴ表示用水平同期信号（Ｈ５）をカウ
ントして、前記画種判別信号（Ｉ）に対応したＹ方向バ
ックポーチからＹ方向フロントポーチの間のＸ方向有効
エリア信号（Ｋ）を発生し、更に、書込み制御手段（１
０，１１）が、Ｘ方向有効エリア信号（Ｊ）およびＸ方
向有効エリア信号（Ｋ）で表わされる有効領域のＣＲＴ
画面の画情報をバッファメモリ（１９）に書込むので、
　ＣＲＴ表示信号がキャラクタモードとグラフィックモ
ードでは同期信号が異なるものであっても、いずれのモ
ードでも自動的にＣＲＴ画面の有効領域のビデオ信号（
Ｂ）のみが、常に一定のサンプリング数（画素数二ドツ
ト数）で書込まれる。したがって、バッファメモリ（１
９）には、ＣＲＴ画面の有効領域のビデオ信号（Ｂ）が
規定のドツト数分割で書込まれるので、２次元表示器（
２０）によるバッファメモリ（１９）のビデオ信号（８
）の表示は、キャラクタモードとグラフィックモードの
いずれでも乱れがないものとなり、変換装置１（１００
）の、ＣＲＴ画面情報ソース（ＩＡ−ＩＥ）の異りに対
する適合性が高い、すなわち変換装ｆｉ（１００）の汎
用性が高い。

（４）機種判別手段（４ａ）が、変換装置（１００）が
それに接続されたＣＲＴ画面情報ソース（ＩＡ−ＩＨの
１つ）の機種をコネクタラインより自動検出して機種信
号（Ａ）を発生し、変換選択手段（４ｂ、５．ＰＬＬ、
９．１０ａ、ｌｌａ。

ｌｉｅ、１２）が、機種信号（Ａ）が表わす機種のＣＲ
Ｔ制御信号（Ｈ５，Ｖ）を前記２次元表示器（２０）の
表示画面を表わすための２次元画面制御信号（Ｇ、Ｊ、
Ｋ）に変換する、機種対応の変換回路、を前記機種信号
（Ａ）に対応して選択的に構成するので、　ＣＲＴ画面
情報ソース（ＩＡ〜ＩＥ）のいずれが接続されても、接
続されたソースに対応した２次元画面制御信号（Ｇ、Ｊ
、Ｋ）が自動的に生成される。したがって、いずれの形
式のＣＲＴ画面情報ソースを接続したかを装置（１００
）に人が特別に入力するための、キーボード入力操作や
スイッチ切換えあるいは調整子の操作もしくは回路の変
更等を要しない。すなわちＣＲＴ画面情報ソースを接続
するときの、あるいはソースを変更するときの作業が簡
易となり、この面でもＣＲＴ画面情報ソースに対する装
置（１００）の汎用性が高い。

【図面の簡単な説明】

第１図は１本発明の一実施例の構成概要を示すブロック
図である。 第２図は、第１図に示すコネクタＣＮＩと機種判別回路
４ａの接続関係を詳細に示すブロック図である。 第３図は、第１図に示す変換回路４ｂの構成を示すブロ
ック図である。 第４ａ図は、第１図に示すグラフィック／キャラクタモ
ード判別回路９の構成を示すブロック図である。 第４ｂ図は、第４ａ図に示す判別回路９の各部の電気信
号を示すタイムチャートである。 第５ａ図は、第１図に示す奇数／偶数走査判別回路１２
の構成を示すブロック図である。 第５ｂ図は、第５ａ図に示す判別回路１２の各部の電気
信号を示すタイムチャートである。 第５ｃ図は、ＣＲＴの表示画面の走査ラインを示す平面
図である。 第６ａ図は、第１図に示すＨコントローラ１０ａの構成
を示すブロック図でる。 第６ｂ図は、第６ａ図に示すＨコントローラ１０ａの各
部の電気信号を示すタイムチャートである。 第７図は、第１図に示す補助回路ｌｉｅの構成を示すブ
ロック図である。 ＬＡ−ＩＥ：計算機　　　　ＣＡＡ−ＣＡＥ　：接続ケ
ーブルＣＮＡ−ＣＦＪＥ、ＣＮＩＡ−ＣＮＩＩ！、ＣＲ
ＡＮＣＲＩＩ！　：コネクタＣＮＩ：コネクタ　　　　
　　　　　２：Ａ／Ｄ変換回路３：ＴＴＬバッファ回路 ４ａ：機種判別回路（機種判別手段） ４ｂ＝変換回路　　　　４１ａ〜４１ｅ：機種コード発
生器５：セレクタ　　　　　　　　６：位相比較器７：
可変電圧発振器　　　　　８：可変分局器（）、８．９
　：　ＰＬＩ、）（ＰＬＬ　：ドット同期信号発生手段
）９ニゲラフイツク／キヤラクタモ一ド判別回路（画種
判別手段）ｌＯ：水平コントロール回路（書込み制御手
段）１０ａ：水平コントローラ（Ｘ方向有効エリア検出
手段）１０ｂ：Ｈカウンタ １１：垂直コントロール回路（書込み制御手段）１１ａ
：垂直コントローラ（Ｙ方向有効エリア検出手段）１１
ｂ：Ｖカウンタ　　　　　　　１１Ｃ：補助回路１２：
奇数／偶数判別回路（＃ｌ引判別手段）（４ｂ、５．Ｐ
ＬＬ、９．１０ａ、　ｌｆａ、　ｌｌｃ、　１２　：変
換選択手段）１３：メモリコントローラ １４：リードアドレスジェネレータ １５ニアドレスマルチプレクサ　１６：ＬＣＤ用データ
変換回路１７：ＬＣＤコントローラ　　　１８：Ｓ／Ｐ
変換回路１９：フレームメモリ（バッファメモリ）２０
：ＬＣＤ（２次元表示器） Ａ：機種コード信号　　　　　Ｂ：ビデオ信号Ｃ：イン
ターレス／ノンインターレスの判別信号Ｄ：奇数ライン
を先に走査か／偶数ラインを先に走査かの判別信号 Ｅ：デジタル／アナログの判別信号 Ｆニゲラフイック、キャラクタモードで同期信号が相違
するか／同じかの判別信号 Ｇ：ドツト同期信号 工：グラフィックモード／キャラクタモード判別信号Ｊ
：有効エリア信号（Ｘ方向）Ｋ：有効エリア信号（Ｙ方
向）Ｌｓ：奇数／偶数掃引判別信号 Ｍ：制御信号（Ｈカウンタ１０ｂへのロード信号）Ｖ：
垂直同期信号　　　　　Ｉｓ：水平同期信号４４ａ〜４
４ｅ：コード発生器（フロントポーチ用）４７ａ〜４７
ｅ：コード発生器（バックポーチ用）４５ニブリツププ
ロツプ

Claims (4)

【特許請求の範囲】
1. （１）ＣＲＴ画面を表わすためのＣＲＴ制御信号を、他
   の２次元表示器の画面を表わすための２次元画面制御信
   号に変換し、ＣＲＴ画面の画情報をバッファメモリに書
   込み、該バッファメモリに書込んだ画情報を２次元表示
   器に与える、ＣＲＴ画面の他の２次元画面への変換装置
   において、 前記２次元表示器に画面を表わすためのドット同期信号
   を発生し、これを分周して２次元画面水平同期信号を発
   生し、該２次元画面水平同期信号の位相をＣＲＴ画面を
   表わすためのＣＲＴ表示用水平同期信号の位相と合せる
   ように前記ドット同期信号の周波数を設定するドット同
   期信号発生手段；前記ＣＲＴ表示用水平同期信号を基点
   に前記ドット同期信号をカウントして、Ｘ方向バックポ
   ーチからＸ方向フロントポーチの間のＸ方向有効エリア
   信号を発生するＸ方向有効エリア検出手段；ＣＲＴ画面
   を表わすためのＣＲＴ表示用垂直同期信号を基点にＣＲ
   Ｔ画面を表わすためのＣＲＴ表示用水平同期信号をカウ
   ントして、Ｙ方向バックポーチからＹ方向フロントポー
   チの間のＹ方向有効エリア信号を発生するＹ方向有効エ
   リア検出手段；および、前記Ｘ方向有効エリア信号およ
   びＹ方向有効エリア信号で表わされる有効領域のＣＲＴ
   画面の画情報を前記バッファメモリに書込む書込み制御
   手段；を備えることを特徴とするＣＲＴ画面の他の２次
   元画面への変換装置。
2. （２）ＣＲＴ画面を表わすためのＣＲＴ制御信号を、他
   の２次元表示器の画面を表わすための２次元画面制御信
   号に変換し、ＣＲＴ画面の画情報をバッファメモリに書
   込み、該バッファメモリに書込んだ画情報を２次元表示
   器に与える、ＣＲＴ画面の他の２次元画面への変換装置
   において、 ＣＲＴ画面を表わすための垂直同期信号に対する水平同
   期信号の位相差より奇数番ライン掃引か偶数番ライン掃
   引かを示す掃引判別信号を発生する掃引判別手段；およ
   び、 前記掃引判別信号に対応して前記バッファメモリのＹ方
   向書込アドレスを奇数番ラインと偶数番ラインに定める
   書込み制御手段； を備えることを特徴とするＣＲＴ画面の他の２次元画面
   への変換装置。
3. （３）ＣＲＴ画面を表わすためのＣＲＴ制御信号を、他
   の２次元表示器の画面を表わすための２次元画面制御信
   号に変換し、ＣＲＴ画面の画情報をバッファメモリに書
   込み、該バッファメモリに書込んだ画情報を２次元表示
   器に与える、ＣＲＴ画面の他の２次元画面への変換装置
   において、 前記２次元表示器に画面を表わすためのドット同期信号
   を発生し、これを分周して２次元画面水平同期信号を発
   生し、該２次元画面水平同期信号の位相をＣＲＴ画面を
   表わすためのＣＲＴ表示用水平同期信号の位相と合せる
   ように前記ドット同期信号の周波数を設定するドット同
   期信号発生手段；ＣＲＴ画面を表わすための同期信号の
   パルス幅を検出してそれに対応したグラフィック／キャ
   ラクタを示す画種判別信号を発生する画種判別手段；前
   記ＣＲＴ表示用水平同期信号を基点に前記ドット同期信
   号をカウントして、前記画種判別信号に対応したＸ方向
   バックポーチからＸ方向フロントポーチの間のＸ方向有
   効エリア信号を発生するＸ方向有効エリア検出手段； ＣＲＴ画面を表わすためのＣＲＴ表示用垂直同期信号を
   基点にＣＲＴ画面を表わすためのＣＲＴ表示用水平同期
   信号をカウントして、前記画種判別信号に対応したＹ方
   向バックポーチからＹ方向フロントポーチの間のＹ方向
   有効エリア信号を発生するＹ方向有効エリア検出手段；
   および、 前記Ｘ方向有効エリア信号およびＹ方向有効エリア信号
   で表わされる有効領域のＣＲＴ画面の画情報を前記バッ
   ファメモリに書込む書込み制御手段；を備えることを特
   徴とするＣＲＴ画面の他の２次元画面への変換装置。
4. （４）ＣＲＴ画面を表わすためのＣＲＴ制御信号を、他
   の２次元表示器の画面を表わすための２次元画面制御信
   号に変換し、ＣＲＴ画面の画情報をバッファメモリに書
   込み、該バッファメモリに書込んだ画情報を２次元表示
   器に与える、ＣＲＴ画面の他の２次元画面への変換装置
   において、 前記変換装置が適応可能な複数のＣＲＴ画面情報ソース
   のそれぞれのＣＲＴ制御信号をそれぞれ別個のラインに
   受けるコネクタに接続され、どのラインにＣＲＴ制御信
   号が到来したかを検出し、到来したライン対応の機種信
   号を発生する機種判別手段；および、 前記機種信号が表わす機種のＣＲＴ制御信号を前記２次
   元表示器の表示画面を表わすための２次元画面制御信号
   に変換する、機種対応の変換回路、を前記機種信号に対
   応して選択的に構成する変換選択手段； を備えることを特徴とする、ＣＲＴ画面の他の２次元画
   面への変換装置。