KR920000455B1 - 인터페이스 장치 - Google Patents

Abstract

내용 없음.

Description

인터페이스 장치

제1도는 본 발명의 인터페이스 장치의 블럭 다이어그램.

제2도는 입력 신호의 예로서 설명한 비디오 데이터 신호의 데이터 포맷.

제3도는 출력 신호의 예로서 나타난 LCD 데이터 신호의 데이터 포맷.

제4도는 판독/기록 제어 회로의 구체적 예를 도시한 다이어그램.

제5도는 제4도에 도시된 판독/기록 제어 회로의 동작을 나타내는 타이밍 챠트.

* 도면의 주요부분에 대한 부호의 설명

1 : 퍼스날 컴퓨터 3 : 액정 표시 장치

5 : 데이터 입력 회로 6 : 수평 백포치 판정 회로

7 : 수직 배포치 판정 회로 8 : S/P 변환 회로

12 : PLL 회로 13 : 기록 어드레스 카운터

16 : RAM 17 : 판독/기록 제어회로

23 : LCD 제어 신호 발생 회로 24 : LCD 데이터 변환회로

25 : 클럭 발생 회로 27 : 판독 어드레스 카운터

28 : 래치 36 : 입상 미분 회로

37 : 입하 미분 회로

본 발명은 데이터 전송 속도, 데이터 전송 순서 및 데이터 전송 방법과 같은 입력 포맷을 변화시키기 위한 인터페이스 장치에 관한 것이다.

본 발명은 입력 포맷을 변환시킨 후, 상기 데이터를 일시적으로 RAM(랜덤 액세스 메모리)내에 기억시켜 이 데이터를 판독하여 출력 신호를 발생시키기 위한 인터페이스 장치에 관한 것으로, 상기 인터페이스 장치는 입력 신호를 일시적으로 기록 어드레스 카운터에 기억시키기위한 RAM, 상기 기록 어드레스 카운터와 비동기적으로 동작하는 판독 어드레스 카운터, 및 판독/기록 싸이클을 시분할적으로 선택하여 데이터 포맷 전환을 하기 위한 판독/기록 제어 회로를 구비한다.

상기 인터페이스 장치는 신호의 포맷을 변환하여 가장 적절한 데이터 전송 속도, 전송 순서 및 전송 방법의 출력 신호를 얻을 수 있다.

신호 포맷을 변환시키기 위한 종래의 인터페이스 장치로서, DMA(다이렉트 메모리 액세스) 방법을 사용하는 블록 데이터 전송 회로 및 싸이클 스틸 회로가 공지되어 있었다.

종래의 인터페이스 장치는 다음과 같은 문제점을 갖는다.

DMA 블록 데이터 전송에 있어서, 데이터는 RAM 내로 기록되어지는 동안 판독될 수 없고, 역으로 판독되는 동안은 기록될 수가 없다. 예를들어, 데이터 포맷 변환을 행한 경우, 데이터는 RAM 내로 기록되어지는 동안은 판독이 될 수 없기 때문에 출력 신호의 표시 데이터가 표시 장치에 전송되지 않는다. 그러므로, 상기 기간동안 정확한 표시가 불가능한 문제점이 있었다.

싸이클 스틸 회로에 있어서, RAM의 판독 및 데이터 출력은 기록 싸이클과 동기한다. 그러므로, 출력신호의 전송 속도는 입력 신호의 전송 속도에 의해 제한되어, 적당하게 선택될 수 없다.

본 발명은 데이터 전송 속도 등의 제한을 받는 일이 없이, 신호의 포맷을 변환하여 가장 적절한 전송 속도, 순서나 방법의 출력 신호를 얻을 수 있는 인터페이스 장치를 제공하므로써 상기 문제점들을 해결한다.

본 발명에 따르는 인터페이스 장치는 a) 신호를 입력하기 위한 데이터 입력 회로, b) 입력 데이터를 일시적으로 기억시키기 위한 RAM, c) 신호를 출력하기 위한 데이터 출력 회로,d) 기록 데이터용 어드레스를 계수하기 위한 기록 어드레스 카운터, e) 상기 기록 어드레스 카운터의 클럭과 비동기적으로 동작하는 클럭을 발생하는 클럭 발생 회로, f) 클럭 발생 회로에 의해 발생된 클럭으로 판독 데이터용 어드레스를 계수하기 위한 판독 어드레스 카운터, g) 메모리 판독 싸이클과 메모리 기록 싸이클을 시분할적으로 선택/전환하기 위한 판독/기록 제어 회로를 구비한다.

본 인터페이스 장치의 동작 원리는 다음과 같다.

신호는 데이터 입력 회로내로 입력되어, 판독/기록 제어 회로의 제어하에 기록 어드레스 카운터에 의해 지정된 어드레스로 기록된다. 기록된 데이터는 판독/기록 제어 회로의 제어하에 판독 어드레스 카운터에 의해 지정된 어드레스로부터 판독되고 데이터 출력 회로를 통하여 출력 신호로 된다.

그러므로, 입력 신호 및 출력 신호에 대한 데이터 포맷을 데이터를 일시적으로 RAM 내로 기억시킴으로써 데이터 입력 회로 및 데이터 출력 회로를 통하여 임의의 포맷으로 전환할 수 있다. 또한 출력신호의 데이터 전송 순서는 판독 어드레스 카운터의 계수 방법을 전환하므로써 용이하게 변경할 수가 있다.

판독 싸이클 및 기록 싸이클은 판독/기록 제어 회로를 시분할하므로써 제어되기 때문에, 출력 신호는 신호가 RAM 내에 입력되어 있더라도 중단되지 않을 것이다.

출력 신호의 전송 속도를 결정하는 판독 어드레스 카운터는 입력 신호의 전송 속도를 결정하는 기록 어드레스 카운터와 비동기적으로 동작하여, 출력 신호의 전송 속도는 입력 신호의 전송 속도에 의해 제한을 받지 않아 임의의 값으로 세트시킬 수 있다.

이하 첨부한 도면을 참조로하여 본 발명의 실시예를 상세히 설명할 것이다. 변환 신호의 일예로서, CRT 데이터 신호(이하, 비디오 신호라함)를 액정 표시(LCD라 함) 데이터 신호로 변환하는 경우를 예로써 설명한다.

제1도는 본 발명의 인터페이스 장치의 블록도로서, 퍼스널 컴퓨터(1), 퍼스널 컴퓨터(1)로부터 출력된 비디오 데이터 신호(2), 액정 표시 장치(3), LCD 장치(3)용 LCD 데이터 신호(4)가 나타나 있다.

먼저, 비디오 데이터 신호(2)와 LCD 데이터 신호(4)에 대한 포맷을 설명한 후, 본 발명의 인터페이스 장치의 동작에 대해 제1도에 기초하여 설명을 한다.

비-비월 모드인 비디오 데이터 신호(2)의 데이터 포맷이 제2도에 도시되어 있으며, 스크린 사이즈는 가로 640 도트 세로 400라인이다. 또한, 표시 데이터 영역(101)과 데이터 전송 순서(102)가 제2도에 나타나 있다.

또한, 전송 클럭, 1수평 주사 기간에 대한 비디오 데이터 신호의 타이밍도, 및 1프레임 표시 기간에 대한 비디오 데이터 신호의 타이밍도가 각각 (a),(b) 및 (c)로 나타나있으며, 표시 데이터 영역은 사선으로 표시되어 있다. 비디오 데이터 신호는 CRT 표시 장치의 순차적인 도트 주사에 대해 연속적으로 보내진다. 제2도에 도시된 바와같이, 백포치(backporch) 및 프론트포치(frontporch)라 불리우는 브랭킹 영역은 주사비임의 리트레이스동안 표시영역 주위에 제공된다.

비디오 데이터 신호의 특성은 다음과 같다. h) 데이터 전송 속도…21 Mbps, I) 클럭 주파수…21MHZ, j) 데이터 전송 순서…무효 데이터 기간인 백포치 및 프론치 기간을 포함하는 간헐 데이터 전송, k) 데이터 전송 방법…순차 전송.

제3도는 LCD 데이터 신호(4)의 포맷을 나타내며, 스크린은 가로 640 도트, 세로 400 라인이며, 표시 데이터 영역(103)과 데이터 전송 순서(104)가 도시되어 있다. 전송 클럭 및 LCD 데이터 신호의 타이밍 챠트가 각각 (a) 및 (b)로써 표시되어 있다.

라인 순차 주사 형태의 LCD 장치는 화상 소자로써 전송된 타이밍으로 그 라인 데이터를 출력한다. 또한 LCD 데이터 신호가 다음 라인 데이터에 이르기 때문에, 한 라인 데이터를 보내는데 필요한 시간내에 보내질 수 있으며, 복수의 비트가 병렬로 보내질 수 있다. 제3도는 4비트를 병렬로 보내기 위한 실시예를 도시한 것이다. LCD 데이터 신호의 특징은 다음과 같다. 1) 데이터 전송 속도…14Mbps, m) 클럭 주파수…3.5MHZ, n) 데이터 전송 순서…분할 스크린 교대 데이터 전송, o) 데이터 전송 방법…4비트 병렬.

상기 제2도 및 3도에 도시된 바와같이, 입력 비디오 데이터 신호 및 출력 LCD 데이터 신호는 전송속도, 순서 및 방법이 다르다. 입출력 신호에 있어서, 그 스크린 데이터를 전송하기 위한 프레임 주파수는 통상 60Hz이나, 클럭 주파수에서는 큰 차이가 있다.

이 이유는 다음과 같은 두가지 이유가 있다.

1. 비디오 데이터 신호의 경우에 있어서 백포치 또는 프론트포치라 불리우는 브랭킹 영역은 제2도에 도시된 바와같은 CRT 표시 영역 주위에 제공되어야만 하기 때문에, 1프레임의 데이터를 1프레임의 데이터를 표시하기 위하여 필요한 시간의 2.3이내에 보내야 된다. 그러므로, 고 클럭 주파수를 필요로 한다.

한편 LCD 데이터 신호의 경우에 있어서는 1프레임의 데이터를 전송하는데 필요한 시간이 1프레임의 데이터를 표시하는데 필요한 시간과 같기 때문에 전송 클럭 주파수는 낮아도 좋다.

2. 비디오 신호가 CRT 표시 장치용 도트 순차 주사 형태의 전자 비임을 사용하기 때문에 데이터는 직렬로 보내지며, 반면 LCD 신호는 라인 주사 형태이기 때문에 복수 비트는 즉시 세그먼트 구동기에 보내진다.

본 실시예에 있어서, 한 프레임에서의 데이터를 또 다른 프레이에서의 데이터와 혼합하다. 그러나, 일반적인 퍼스널 컴퓨터에 있어서, 데이터의 일부만이 다음 프레임 내에서 갱신되기 때문에, 표시된 데이터는 전송된 데이터와 다른 것이 거의 없으며, 시각적으로 전혀 위화감이 발생하지 않는다.

본 발명은 상기한 점에 착안하여 이루어진 것이며, CRT 표시 장치용 비디오 데이터 신호는 LCD 장치에 대해 가장 적절한 포맷으로 변환, 출력된다. 또한 CRT용으로 개발된 소프트웨어를 그대로 사용하여 LCD와 같은 장치에 대해 사용할 수도 있다.

제1도에 도시된 본 발명의 인터페이스 장치에 있어서, 비디오 데이터 신호(2)는 데이터 입력 회로(5)내의 직렬/병렬 변환 회로(8)(이하 S/P 변화 회로라 함)에 입력되며, 직렬 데이터는 병렬 데이터로 변환되어 있다.

S/P 변환을 하는 클럭 신호(9)는 수평 동기 신호(10)에 의해 제어된 위상 고정 루프 회로(이하 PLL 회로라 함)(12)에 의해 발생된다. 상기 신호에 대한 주파수 및 위상은 비디오 데이터 신호(2)의 입력에 대해 적절하다. 클럭 신호(9)의 주파수는 21MHZ이다.

수평 백포치 판정 회로, 수평-도트 카운터(6), 수직 백포치 결정 회로, 및 수직-라인 카운터(7)는 수평 공기 신호(10) 및 수직 동기 신호(11)를 입력하므로써, 무효 데이터 기간인 백포치 기간과 표시 데이터 기간(101)을 판정하고, 비디오 데이터 신호내의 유효 표시데이터만을 선출 변환한다.

1워드가 8비트로 구성된 RAM(6)의 예에 있어서, 기록 어드레스 카운터는 8-비트 데이터가 입력될 때 계수된다. R/W 제어회로(17)는 제어회로(18) 및 (19)를 출력하며, S/P변화 회로 8에 전송된 데이터와 기록 어드레스 카운터(13) 내에 계수된 기록 어드레스가 각각 데이터 버스(14) 및 어드레스 버스(15)에 출력된다.

제어신호(20)상의 데이터는 RAM(16)내에 기록된다. 한편, 클럭 발생 신호(25)는 기록 클럭 신호(9)와, 기록 클럭 신호(9)와는 비동기인 비동기 판독 클럭 신호(26)를 발생한다. 데이터 출력 회로(22)내의 LCD 데이터 변환 회로(24)는 RAM(16)으로부터의 판독 데이터를 4비트 병렬 데이터로 변환하며, LCD 데이터 신호(4)는 클럭(26)의 전송속도에 따라 출력한다.

본 실시예에 있어서, 전송 클럭 주파수는 3.5MHZ이며, LCD 제어 신호 발생 회로(23)는 LCD 장치에 필요한 다른 제어 신호를 발생/출력한다.

8비트 데이터가 출력되면, 판독 어드레스 카운터(27)가 계수되며, R/W 제어 회로(17)가 제어 신호(18)를 전환하여, 계수된 판독 어드레스가 어드레스 버스(15)에 출력된다.

그리하여 RAM(16)은 상기 데이터를 데이터 버스(14)에 출력하며, LCD 데이터 변환 회로(24)는 제어 신호(21)에 의해 이 데이터를 내장하고 LCD 데이터 신호로써 출력한다. 판독 어드레스 카운터(27)는 LCD 데이터 신호의 전송 순서에 따라 1라인분의 표시 데이터의 어드레스를 계수할 때마다, 상부화면과 하부화면에서 교대로 어드레스를 불연속 전환 계수한다. 이상이 본 발명의 인터페이스 장치의 동작 설명의 개요이다.

R/W 제어 회로(17)의 동작이 다음에 설명된다.

제4도는 판독/기록 제어 회로(17)의 실시예이며, 제5도는 그것의 타이밍 챠트이다. 판독/기록 제어 회로(17)는 데이터 기록 및 데이터 판독의 비동기 동작을 가능하게 하기 위한 회로로써, 본 발명의 구성 요소중 가장 중요한 것이다.

판독/기록 제어 회로(17)의 동작은 다음과 같다. p) 기록 어드레스 카운터와 판독 어드레스 카운터의 비동기화, q) 판독 어드레스 및 기록 어드레스를 전환시키기위한 신호의 발생.

제4도에서, 회로(35)에 의해 발생된 신호(42)는 판독 어드레스가 변화한 것을 나타낸다. 즉, 회로(36)는 판독 어드레스 카운터에 대한 클럭 신호(31)의 입상 에지를 미분하여 신호(40)을 발생한다. 래치(38)로 보내진 신호(40)는 신호(42)로써 출력된다. 래치(38)로 보내진 신호는 기록 어드레스 카운터의 클럭 신호(30)의 입하 에지를 미분시킴으로써 발생되며, 신호(40)의 펄스폭 보다 좁은 펄스폭의 신호이다. 그러므로, 클럭(31)의 입상 에지가 클럭(30)의 입하 에지와 동일한 시간에 발생했을 때, 클럭(41)이 로우이기 때문에, 래치(38)로부터 출력된 신호(42)는 변환하지 않는다. 그러므로 클럭이 하이로 된 후 클럭은 변화하지 않는다. 즉, 기록 클럭(30)과 판독 클럭(31)의 스위칭 에지가 동시에 발생한 경우, 회로(35)는 출력 신호(42)가 시간적으로 지연되어 출력되도록 동작하여, 새로운 판독 어드레스의 출력이 다음 싸이클로 보내지도록 한다.

클럭(30)은 클럭(31)과 비동기적으로 동작하기 때문에, 모든 가능한 타이밍 관계가 존재한다. 그러므로, 상기 기술된 바와같이, 판독 어드레스 카운터의 출력 타이밍을 스위칭하는 클럭(30)의 입하가 주어진 가능성으로 랜덤하게 판독 어드레스 카운터의 타이밍을 계수하는 클럭(31)의 입상과 동시간에 발생한다.

회로(35)는 새로운 어드레스와, RAM(16)으로부터의 다음 싸이클로의 데이터를 판독하기 위하여 제어신호(21)의 출력을 보내어, 출력이 성공적으로 실행될 수 있게 한다.

판독/기록 제어 회로(17)는 판독 어드레스가 전환되는 동안 판독 제어 신호(21)가 출력되지 않는 것과 같은 회로의 오동작을 방지한다. 그러므로, 기록 어드레스 카운터(13)를 갖는 판독 어드레스 카운트(27)의 비동기 동작은 가능하다.

판독 어드레스가 변화하고, 신호(42)가 출력된 후, RS 플립플롭(39)은 세트되며 신호(43)는 하이로 된다. 그러므로, 플립플롭(45) 및 (46)의 리세트 상태가 취소되어 클럭이 입력될 수 있다. 클럭(30)이 입력되면, 플립플롭(45)은 신호(21)를 출력하도록 동작한다. 신호(21)는 판독 어드레스 변화를 나타내며, 기록 어드레스 카운터의 클럭으로 동기화된다. 신호(21)는 제1도에 도시된 바와같이 래치(28) 및 LCD 데이터 변환회로(24)로 출력되며, 데이터는 RAM(16)으로부터 판독된다.

래치(28)는 판독 어드레스 카운터(27)내의 어드레스를 래치하며, 기록 어드레스 카운터의 클럭으로 동기화된 어드레스를 출력한다. LCD 데이터 변화 회로(24)는 신호(21)의 입력에 의해 RAM(16)으로부터의 데이터를 내장한다.

플립플롭(46) 및 신호(44)는 RS 플립플롭(39)을 리세트하는데 사용되며, LCD 변환 회로는 판독 어드레스를 전환시키기 위한 대기 상태로 된다. 신호(18)는 판독 어드레스와 기록 어드레스를 전환시키기 위한 신호(30)로, 기록 어드레스 카운터 클럭의 반전된 신호이다.

제1도에 도시된 바와같이, 신호(18)가 로우 레벨일 때는 기록 어드레스가 어드레스 버스에 출력되며, 반면 신호가 하이 레벨일때는 판독 어드레스가 어드레스 버스에 출력된다. 이상과 같은 설명은 제5도의 타이밍 챠트에 도시되어 있다. 어드레스 버스(15)는 기록 어드레스 카운터의 클럭 신호(30)에 의해 시분할되고, 기록 어드레스와 판독 어드레스가 교대로 출력된다.

기록 어드레스는 매 싸이클에서 새롭게 되나, 판독 어드레스는 판독 어드레스 카운터가 계수된 후 다음 판독 싸이클에서만 새롭게 된다. 그래서, 신호(21)는 그때만 출력되며, LCD 데이터 변환 회로는 RAM(16)으로부터의 새로운 데이터를 내장한다.

앞서 기술된 바와같이, 판독/기독 제어 회로(17)는 상호 비동기적으로 계수된 어드레스를 동기화하여, 판독 싸이클 및 기록 싸이클을 시분할로 행하도록 제어하므로, 데이터의 비동기적인 기록 및 판독을 인에이블하게 한다.

비디오 데이터 신호 입력의 동작은 제4도의 판독/기록 제어 회로 및 제5도의 타이밍 챠트에 도시되어 있다. 비디오 데이터 신호가 백포치 기간 및 프론트포치 기간 동안은 입력되지 않으므로, R/W 제어 회로는 판독 싸이클에서만 동작한다.

상기 경우에 있어서, 신호(18)는 하이로 세트되어, 판독 어드레스가 언제든지 출력되도록 한다. 판독 어드레스 카운터(27)는 매 시간 계수되어, 신호(21)는 출력되고, 새로운 데이터가 RAM(16)으로부터 판독된다.

여기에 설명된 R/W 제어 회로는 많은 실시예중 하나에 지나지 않으며, 다른 방법으로 판독 싸이클과 기록 싸이클을 제어하는 것도 가능하다.

상기 설명된 바와같이, 본 발명의 인터페이스 장치는 CRT 표시용 비디오 데이터 신호를 상이한 전송속도, 순서, 방법을 갖는 액정 표시 장치용 LCD 데이터 신호로 변환시키는 것이 가능하다.

이것은 본 발명의 인터페이스 장치가 신호를 데이터 입력 회로내로 입력하고, 그 데이터를 일시적으로 RAM내에 기억시켜 판독하여 데이터 출력 회로를 통하여 신호를 출력하는 기능에 근거한다. 또한, 판독/기록 제어 회로가 비동기의 어드레스를 동기화하기 때문에, 입력 데이터의 기록 및 출력 데이터의판독은 비동기적으로 실행한다. 그러므로, 출력 신호의 전송 속도는 액정 표시 장치에 적합한 임의의 값으로 세트될 수 있다.

본 발명의 인터페이스 장치의 응용이 하기에 기술된다.

상기 실시예에서 기술된 바와같이, 비디오 데이터 신호는 본 발명에서 LCD 데이터 신호로 변화될 수 있기 때문에, 큰 전력을 필요로 하는 종래의 큰 CRT 표시 장치를 저 전력을 소비하는 박형 LCD 장치로 대체하는 것이 가능하다.

또한 신호 변환을 위한 하드웨어 및 소프트웨어의 변경이 필요치 않다. 그러므로, 표시장치의 소형화 및 경량화는 소형 퍼스날 컴퓨터로 응용 가능하다. 또한 데이터 출력은 데이터 입력과 비동기적으로 수행하여 데이터는 정전시에도 인터페이스 장치와 LCD 장치를 독립적으로 백업(back-up) 전원으로 동작시켜 표시를 얻는 것이 가능하다.

이상을 CRT 표시 장치용 신호를 LCD 장치용 신호로 변환시키는 실시예에 관한 것이나, 플라스마 표시 장치, EL(Electro Luminescence) 표시 장치와 같은 다른 표시 장치등으로의 신호 변환도 유사하게 처리될 수 있다. 게다가, CRT 표시 신호를 비디오 프린터와 같은 표시 장치 이외의 신호를 변환하는 것이 가능하다. 상기 경우에 있어서, 출력 데이터는 데이터 출력 회로(22)의 구성을 변경시켜 비디오 플린터의 CPU(Central Processing Unit)나 DMA 조절기와 핸드쉐이킹시켜 필요한 타이밍으로 유도할 수 있다.

입출력 데이터가 상기 인터페이스 장치내에서 비동기적으로 수행되기 때문에, 그러한 응용이 가능해진다.

상기 기술된 바와같이, 본 발명의 인터페이스 장치의 응용범위는 매우 넓고 입력 신호도 비디오 데이터 신호에 한정되지 않고 일반 데이터 변환에 응용 가능하다.

상기 기술된 바와같이, 데이터는 일시적으로 RAM내에 기억되어, 포맷 변환이 데이터를 판독하여 출력신호로 하므로써 가능해진다. 또한 판독 어드레스 카운터를 기록 어드레스 카운터와 비동기적으로 동작하게 하므로써, 데이터 전송 속도가 제한을 받지 않고 가장 적합한 신호를 출력할 수 있다.

Claims (2)

1. a) 데이터 신호를 수신하기 위한 데이터 입력 회로(5), b) 상기 데이터 입력 회로로부터의 데이터 신호를 일시적으로 저장시키기 위한 랜덤 액세스 메모리(16), c) 상기 메모리(16)로부터 판독된 데이터 신호를 출력해 내기 위한 데이터 출력 회로(22),d) 제1클럭 신호(30)를 발생시키기 위한 제1클럭 수단, e) 상기 제1클럭 신호에 응답하여 상기 메모리의 기록 어드레스를 카운팅하기 위한 기록 어드레스 카운터(13) f) 상기 제1클럭 신호와 비동기적인 제2클럭 신호(31)발생시키기 위한 제2클럭 수단, g) 상기 제2클럭 신호에 응답하여 상기 메모리의 판독 어드레스를 카운팅하기 위한 판독 어드레스 카운터(27), 및 h) 선택적으로 기록 싸이클 및 판독 싸이클을 발생시키기 위해 비교적 짧은 싸이클을 가진 상기 클럭 신호중 하나와 동조되는 상기 메모리의 메모리 싸이클을 분할하고, 비교적 짧은 싸이클을 가진 상기 클럭 신호중 하나에 일치하는 기록 동작 및 판독 동작중 하나가 항상 상기 분할된 메모리 싸이클중 하나안에 초래되고 다른 한 동작이 비교적 긴 싸이클을 가진 상기 클럭 신호중 다른 하나에 응답하는 상기 카운터의 카운팅 바로 후 상기 분할된 메모리 싸이클중 다른 한 싸이클안에서 초래되도록 기록 동작 및 판독 동작의 실행을 제어하기 위해 상기 제1 및 제2클럭 신호에 응답하는 판독/기록 제어 수단(17)을 포함하는 데이터 신호를 리포맷팅하기 위한 인터페이스 장치.
2. 제1항에 있어서, 상기 판독/기록 제어 수단이 상기 기록 싸이클 및 판독 싸이클을 선택적으로 발생시키고, 상기 기록 동작이 항상 상기 분할된 메모리 싸이클중 하나에서 이루어지고 상기 판독 동작이 상기 판독 어드레스 카운터의 카운팅 바로후 상기 분할된 메모리 싸이클중 다른 하나에서 이루어지도록 상기 동작의 실행을 제어하기 위한 수단인 인터페이스 장치.

Images