JPH0293725A - 表示エミユレーシヨン装置 - Google Patents
表示エミユレーシヨン装置Info
- Publication number
- JPH0293725A JPH0293725A JP63245284A JP24528488A JPH0293725A JP H0293725 A JPH0293725 A JP H0293725A JP 63245284 A JP63245284 A JP 63245284A JP 24528488 A JP24528488 A JP 24528488A JP H0293725 A JPH0293725 A JP H0293725A
- Authority
- JP
- Japan
- Prior art keywords
- emulation
- display
- data
- register group
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、他の表示装置をエミュレーションして、他
の表示装置用のプログラムを実行できるようにする表示
エミュレーション装置に関するものである。
の表示装置用のプログラムを実行できるようにする表示
エミュレーション装置に関するものである。
エミュレーションとは、異なったアーキテクチャの計算
機や装置のために開発されたプログラムを実行できるよ
うにする手法のことである。
機や装置のために開発されたプログラムを実行できるよ
うにする手法のことである。
計算様や装置が、他の、アーキテクチャの異なる計算機
や装置のためにはかれたプログラムを使用したい場合や
、アーキテクチャが変更されるとき従来との互換性を保
ちたい場合に用いられる。この発明は９表示装置をエミ
ュレーションするために考え出されたもので、モニタ、
プラズマデイスプレィ、液晶デイスプレィなど解像度が
異なったり、制御の方法が異なる表示装置をエミュレー
ションできるようにしたものである。
や装置のためにはかれたプログラムを使用したい場合や
、アーキテクチャが変更されるとき従来との互換性を保
ちたい場合に用いられる。この発明は９表示装置をエミ
ュレーションするために考え出されたもので、モニタ、
プラズマデイスプレィ、液晶デイスプレィなど解像度が
異なったり、制御の方法が異なる表示装置をエミュレー
ションできるようにしたものである。
以下、液晶デイスプレィなどのパネル表示装置を例にし
て、従来の技術を説明する。
て、従来の技術を説明する。
第４図は従来のパネル表示装置を示すブロック図である
。図において、１１１はパネルコントローラ。
。図において、１１１はパネルコントローラ。
（ｊａ）はシステムバス、 （１ｂ）はシステムバス
（１ａ）カラのアドレスバス、（１ｅ）Ｉｔコマンドバ
ス＋ （’ｄ）はシステムデータバスである。（２１
はデータバッファ、 （２ａ）はデータバッファ（２
）からのデータバスである。（３）はパネル表示部であ
る。（４）は水晶、 （４ａ）は水晶（４）から出力
されるクロックである。（５（は表示用のビデオメモ！
Ｊ−，Ｃ５Ｂ’）はビデオメモ！ｊ−＋５１を制御する
メモリー制御信号。
（１ａ）カラのアドレスバス、（１ｅ）Ｉｔコマンドバ
ス＋ （’ｄ）はシステムデータバスである。（２１
はデータバッファ、 （２ａ）はデータバッファ（２
）からのデータバスである。（３）はパネル表示部であ
る。（４）は水晶、 （４ａ）は水晶（４）から出力
されるクロックである。（５（は表示用のビデオメモ！
Ｊ−，Ｃ５Ｂ’）はビデオメモ！ｊ−＋５１を制御する
メモリー制御信号。
（５ｂ）はビデオメモリー（５］と入出力するメモリー
アドレス／データバスである。（６）はキャラクタジェ
ネレータ、 （６ａ）はキャラクタジェネレータ（６
）から出力されるキャラクタデータである。（７）はキ
ャラクタデータ（６ａ）を制御するデータ制御回路。
アドレス／データバスである。（６）はキャラクタジェ
ネレータ、 （６ａ）はキャラクタジェネレータ（６
）から出力されるキャラクタデータである。（７）はキ
ャラクタデータ（６ａ）を制御するデータ制御回路。
（７ａ）はデータ制御信号である。（８）はパネルイン
ターフェースバッファ、 （８ａ） ｌ；！パネルデ
ータ。
ターフェースバッファ、 （８ａ） ｌ；！パネルデ
ータ。
（Ｅｌｂ） ＋−１／Ｒネル表示部＋３１へのインター
フェース信号である。［１７）は表示コントローラ部で
ある。
フェース信号である。［１７）は表示コントローラ部で
ある。
■はパネルコントローラｉｌｌ内の内部レジスタ群であ
る。
る。
次に動作について説明する。
パネルコントローラ＋１１には、内部レジスタ群■があ
り、パネル表示部（３）の仕様にあわせた制御データが
格納される。たとえば１表示できる行数。
り、パネル表示部（３）の仕様にあわせた制御データが
格納される。たとえば１表示できる行数。
表示できる列数１表示できる縦横のドツト数、カーソル
位置、カーソルの形状などの制御データが格納される。
位置、カーソルの形状などの制御データが格納される。
これらの制御データは、アプリケーションソフトウェア
やシステムソフトウェアなどのプログラムニヨって設定
されるものであり、システムバス（１ａ）を介して、パ
ネルコントローラ１１１に伝えらレテ（ル。パネルコン
トローラ＋１１はアドレスバス（Ｉｂ）、 コマンドバ
ス（ｊｃ） 、 及びデータバス（２ａ）より制御デー
タを入力し、これを内部レジスタ群（１）の所定の内部
レジスタに設定する。またパネル表示部１３＋に表示す
るデータは、データバス（２ａ） 、アドレスバス（１
ｂ） 、 及びコマンドバス（１ｃ）よりパネルコント
ローラ＋１１に人力され、メモリーアドレス／データバ
スで、ビデオメモリー（５）の指定の位置に書きこまれ
る。
やシステムソフトウェアなどのプログラムニヨって設定
されるものであり、システムバス（１ａ）を介して、パ
ネルコントローラ１１１に伝えらレテ（ル。パネルコン
トローラ＋１１はアドレスバス（Ｉｂ）、 コマンドバ
ス（ｊｃ） 、 及びデータバス（２ａ）より制御デー
タを入力し、これを内部レジスタ群（１）の所定の内部
レジスタに設定する。またパネル表示部１３＋に表示す
るデータは、データバス（２ａ） 、アドレスバス（１
ｂ） 、 及びコマンドバス（１ｃ）よりパネルコント
ローラ＋１１に人力され、メモリーアドレス／データバ
スで、ビデオメモリー（５）の指定の位置に書きこまれ
る。
次いで表示させる場合の動作について説明する。
パネルコントローラ１１）は内部レジスタ群■の設定に
応じて２表示動作を行う。まず、メモリーアドレス／デ
ータバス（５ｂ）とメモリ制御信号（５ａ）でアドレス
θ番地のデータを読み出す。このデータがキャラクタジ
ェネレータ（６）により、キャラクタ−データ（６ａ）
となり、データー制御回路（７）を介して、再びパネル
コントローラ１１＋に入力される。
応じて２表示動作を行う。まず、メモリーアドレス／デ
ータバス（５ｂ）とメモリ制御信号（５ａ）でアドレス
θ番地のデータを読み出す。このデータがキャラクタジ
ェネレータ（６）により、キャラクタ−データ（６ａ）
となり、データー制御回路（７）を介して、再びパネル
コントローラ１１＋に入力される。
パネルコントローラ１１】はこのデータを変更して。
パネル表示用のパネルデータ（８日）とする。パネルデ
ータ（１３ａ）はパネルインターフ二一スバッファ（８
）により、インターフェース信号（８ｂ）となり。
ータ（１３ａ）はパネルインターフ二一スバッファ（８
）により、インターフェース信号（８ｂ）となり。
パネル表示部（３目ご入力され表示される。以下のデー
タ読み出し、変換、出力の動作をメモリーアドレス０番
地から盲側面分のアドレスまで順に増加し、繰り返し、
さらに、この１画面分の動作を繰り返して表示をリフレ
ッシュすることにより２表示動作を行う。
タ読み出し、変換、出力の動作をメモリーアドレス０番
地から盲側面分のアドレスまで順に増加し、繰り返し、
さらに、この１画面分の動作を繰り返して表示をリフレ
ッシュすることにより２表示動作を行う。
次に、パネル制御信号について述べる。パネル制御信号
は、パネルコントローラ山の内部レジスタ群■に設定さ
れた制御データに基づいてパネルコントローラ＋１＋
ヨリパネルインターフェースバッファ（８］を介し、イ
ンターフェース信号（８ｂ）として出力される。
は、パネルコントローラ山の内部レジスタ群■に設定さ
れた制御データに基づいてパネルコントローラ＋１＋
ヨリパネルインターフェースバッファ（８］を介し、イ
ンターフェース信号（８ｂ）として出力される。
従来のパネル表示装置は以下のように構成されているの
で、適切な表示を行なわせるため１どは。
で、適切な表示を行なわせるため１どは。
パネルコントローラ１１）の内部レジスタ群■をパネル
の仕様に合わせ適切に設定することが必要であり、内部
レジスタ群ωを直接好き換えるようなアプリケーション
ソフトウェアが設定値の適切でない制御データをセット
する場合、正常な表示が行なわれないなどの問題点があ
った。
の仕様に合わせ適切に設定することが必要であり、内部
レジスタ群ωを直接好き換えるようなアプリケーション
ソフトウェアが設定値の適切でない制御データをセット
する場合、正常な表示が行なわれないなどの問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、内部レジスタ群を、不適切値に！き換えるよ
うなアプリケーションソフトウェアに対して、不適切値
の書き換えを禁止するとともに、不適切値を正常値に変
換して書き換え、エミュレーションとして正常に表示す
ることが可能な表示エミュレーション装置を得ることを
目的とする。
たもので、内部レジスタ群を、不適切値に！き換えるよ
うなアプリケーションソフトウェアに対して、不適切値
の書き換えを禁止するとともに、不適切値を正常値に変
換して書き換え、エミュレーションとして正常に表示す
ることが可能な表示エミュレーション装置を得ることを
目的とする。
この発明に係る表示エミュレーション装置は。
従来の表示装置に以下のエミュレーション回路部とエミ
ュレーション制御部を設けたものである。
ュレーション制御部を設けたものである。
（ｄ）以下の要素をもつエミュレーション回路部（ｄ２
）バスからの制御データを保管する仮レジスタ群 （ｄ２） ｔ＜スからの制御データを保管したレジスタ
を仮レジスタ群から識別するレジスタ識別手段 （ｄ ３’）バスからのエミュレーション有効信号によ
りエミュレーション中はバスからのＩＩＩ Ｈｆ −タ
の行先をエミュレーション回路部の仮レジスタ群とし、
エミュレーション中でないときはバスからの制御データ
の行先を表示コントローラ部の内部レジスタ群とする行
先切替え手段 （ｄ４）エミュレーション制御部を起動する手段（ｅ）
以下の手段をもつエミュレーション制御ｆ［１部（
ｅ２）エミュレーション回路部のレジスタ識別手段によ
り、仮レジスタ群内の制御データを保管したレジスタを
識別する手段 （ｅ２）識別されたレジスタに保管され制御データの値
が適正値でないときこれを適正値に変換する手段 （ｅ３）上記の適正値に変換された制御データを表示コ
ントローラ部の内部レジスタ群にセットする手段。
）バスからの制御データを保管する仮レジスタ群 （ｄ２） ｔ＜スからの制御データを保管したレジスタ
を仮レジスタ群から識別するレジスタ識別手段 （ｄ ３’）バスからのエミュレーション有効信号によ
りエミュレーション中はバスからのＩＩＩ Ｈｆ −タ
の行先をエミュレーション回路部の仮レジスタ群とし、
エミュレーション中でないときはバスからの制御データ
の行先を表示コントローラ部の内部レジスタ群とする行
先切替え手段 （ｄ４）エミュレーション制御部を起動する手段（ｅ）
以下の手段をもつエミュレーション制御ｆ［１部（
ｅ２）エミュレーション回路部のレジスタ識別手段によ
り、仮レジスタ群内の制御データを保管したレジスタを
識別する手段 （ｅ２）識別されたレジスタに保管され制御データの値
が適正値でないときこれを適正値に変換する手段 （ｅ３）上記の適正値に変換された制御データを表示コ
ントローラ部の内部レジスタ群にセットする手段。
この発明に係る表示エミュレーション装置は。
（１）エミュレーション回路部により、バスから送られ
て（る制御データの格納を表示コントローラ部の内部レ
ジスタ群か、自己の仮レジスタ群か選択し、エミュレー
ション中は、制御データを仮レジスタ群に格納し９表示
コントローラ部の内部レジスタ群への占きこみを禁止す
る。
て（る制御データの格納を表示コントローラ部の内部レ
ジスタ群か、自己の仮レジスタ群か選択し、エミュレー
ション中は、制御データを仮レジスタ群に格納し９表示
コントローラ部の内部レジスタ群への占きこみを禁止す
る。
（２）エミュレーション制御部は、仮レジスタ群に新し
い制御データが爵きこまれたとき、この値が適正値でな
いとき適正値に修正して表示コントローラ部の内部レジ
スタ群に設定する。
い制御データが爵きこまれたとき、この値が適正値でな
いとき適正値に修正して表示コントローラ部の内部レジ
スタ群に設定する。
以下のことから、他の表示装置のために書かれたプログ
ラムが、この装置で実行されこの装置に対して適切でな
い制御データを設定しようとしても、直接、内部レジス
タ群に書きこまれることはなく、可能な範囲の適正値に
おきかえられて設定されるようになりエミュレーション
が可能となる。
ラムが、この装置で実行されこの装置に対して適切でな
い制御データを設定しようとしても、直接、内部レジス
タ群に書きこまれることはなく、可能な範囲の適正値に
おきかえられて設定されるようになりエミュレーション
が可能となる。
以下、この発明の一実施例をブロック図について説明す
る。第１図において、 ＩＩＪ〜（ａｂ） 、 ａ力。
る。第１図において、 ＩＩＪ〜（ａｂ） 、 ａ力。
■は第４図と同じである。（９）はエミュレーション起
動 エミュレーション−１ｌｌ信号であり、 （９ｂ）は
パネルコントローラ＋１）の内部レジスタの書き込み読
み出しの有効／無効を決定するためのゲート制御信号で
ある。ａ〔はゲート制御信号（９ｂ）によりパネルコン
トローラロ１の内部レジスタ書き込み、読み出し信号の
有効／無効の動作をするコマンドゲート回路である。
動 エミュレーション−１ｌｌ信号であり、 （９ｂ）は
パネルコントローラ＋１）の内部レジスタの書き込み読
み出しの有効／無効を決定するためのゲート制御信号で
ある。ａ〔はゲート制御信号（９ｂ）によりパネルコン
トローラロ１の内部レジスタ書き込み、読み出し信号の
有効／無効の動作をするコマンドゲート回路である。
第２図において、エミュレーションサポート回路（９）
の内部ブロック図について説明する。ｔｔｎはデータゲ
ート回路、 （Ｉｌａ）はデータゲート回路σ旧こよ
り、制御されるエミユレーション用データバスである。
の内部ブロック図について説明する。ｔｔｎはデータゲ
ート回路、 （Ｉｌａ）はデータゲート回路σ旧こよ
り、制御されるエミユレーション用データバスである。
αりはコマンドデコーダー１ （ｊ２８）はデータゲ
ート回路ｔｉｎを制御するデータゲート信号。
ート回路ｔｉｎを制御するデータゲート信号。
（１２ｂ）はファイルレジスタ制御信号、 （１２０
）はフラグレジスタ制御信号１ （１２ｄ）はインタ
ーフェース制御回路信号である。（１３はアドレスデコ
ーダー（ｔ５ａ）はアドレスデコード信号、（１５ｂ）
はエミュレーションフラグａＱに書き込むデータとなる
フラグ書き込み信号である。α尋はインターフェース制
御回路である。ａｅは仮レジスタ群である。ａｅは仮レ
ジスタ群のレジスタを識別するエミュレーションフラグ
である。
）はフラグレジスタ制御信号１ （１２ｄ）はインタ
ーフェース制御回路信号である。（１３はアドレスデコ
ーダー（ｔ５ａ）はアドレスデコード信号、（１５ｂ）
はエミュレーションフラグａＱに書き込むデータとなる
フラグ書き込み信号である。α尋はインターフェース制
御回路である。ａｅは仮レジスタ群である。ａｅは仮レ
ジスタ群のレジスタを識別するエミュレーションフラグ
である。
本発明の動作について説明する。表示のためのビデオメ
モリーへの赴き込み動作９表示動作に関しては従来技術
と同じである。本積では本発明のエミュレーションの主
動作に関して説明する。
モリーへの赴き込み動作９表示動作に関しては従来技術
と同じである。本積では本発明のエミュレーションの主
動作に関して説明する。
まずシステムからシステムバス（ｆａ）を介し。
エミュレーション有効信号が伝えられる。このとき、エ
ミュレーションを有効とするため、インターフェース制
御回路α尋はゲート制御信号（９ｂ）を有効とし、コマ
ンドゲート回路α０はパネルコントローラ＋１１の内部
レジスタ群■への釘き込みを禁止する。そして以後送ら
れてくる制御データの行先はエミュレーション回路部α
りの仮レジスタ群α９となる。
ミュレーションを有効とするため、インターフェース制
御回路α尋はゲート制御信号（９ｂ）を有効とし、コマ
ンドゲート回路α０はパネルコントローラ＋１１の内部
レジスタ群■への釘き込みを禁止する。そして以後送ら
れてくる制御データの行先はエミュレーション回路部α
りの仮レジスタ群α９となる。
次に、アプリケーションソフトウェアが実行される。こ
の時、アプリケーションソフトウェアが画面サイズ等を
変更する場合を考える。例えば。
の時、アプリケーションソフトウェアが画面サイズ等を
変更する場合を考える。例えば。
アプリケーションソフトウェアが、内部レジスタ群（支
）の内部レジスタＲｏをパネルに対して、不適切な値で
あるデータｘｏに書きかえるとする。この場合、コマン
ドゲート回路α１は書き込み禁止となっているため、パ
ネルコントローラ（１）の内部レジスタＲＯは変更され
ない。同時Ｃζ、アドレスデコーダー〇にて、レジスタ
Ｒｏのレジスタアドレスに対応するエミレーションフラ
グαＱのビットがセットされ、また仮レジスタ群α９の
内部レジスタＲＯに対応するレジスタにデータ値が書き
込まれム側に対してエミュレーション制御部の起動をう
ながす。エミュレーション制御部は、第４図に示す流れ
図に従い動作する。エミュレーション制御部は、エミュ
レーションフラグαＧから、仮レジスタ群ａ９のどのレ
ジスタが更新されたかを認別し。
）の内部レジスタＲｏをパネルに対して、不適切な値で
あるデータｘｏに書きかえるとする。この場合、コマン
ドゲート回路α１は書き込み禁止となっているため、パ
ネルコントローラ（１）の内部レジスタＲＯは変更され
ない。同時Ｃζ、アドレスデコーダー〇にて、レジスタ
Ｒｏのレジスタアドレスに対応するエミレーションフラ
グαＱのビットがセットされ、また仮レジスタ群α９の
内部レジスタＲＯに対応するレジスタにデータ値が書き
込まれム側に対してエミュレーション制御部の起動をう
ながす。エミュレーション制御部は、第４図に示す流れ
図に従い動作する。エミュレーション制御部は、エミュ
レーションフラグαＧから、仮レジスタ群ａ９のどのレ
ジスタが更新されたかを認別し。
格納されている制御データを適正値にする。そして、内
部レジスタ群■への書きこみ禁止を解除して、適正値を
書きこみ、再び書きこみ禁止とする。
部レジスタ群■への書きこみ禁止を解除して、適正値を
書きこみ、再び書きこみ禁止とする。
以下の動作は、パネルコントローラＩＩ＋の内部レジス
タ全てにおいて同様に働き、どのようなアプリケーショ
ンプログラムに対しても、不適切なレジスタ書き込みを
禁止し、パネル表示部（３）の仕様に適するよう書き換
える。
タ全てにおいて同様に働き、どのようなアプリケーショ
ンプログラムに対しても、不適切なレジスタ書き込みを
禁止し、パネル表示部（３）の仕様に適するよう書き換
える。
このように、エミュレーション回路部とエミュレーショ
ン制御部を、あらかじめ装置に組みこんでおくことによ
り、アプリケーションプログラムに何ら変更を加えず、
そのプログラムのエミュレーション表示を可能とする。
ン制御部を、あらかじめ装置に組みこんでおくことによ
り、アプリケーションプログラムに何ら変更を加えず、
そのプログラムのエミュレーション表示を可能とする。
次に具体的例をあげて説明する。アプリケーションプロ
グラムが２００Ｘ１００ドツトを表示できる表示装置用
に書かれている場合、これを４００×２５０ドツトを表
示できるパネル表示装置で実行する場合を考えてみる。
グラムが２００Ｘ１００ドツトを表示できる表示装置用
に書かれている場合、これを４００×２５０ドツトを表
示できるパネル表示装置で実行する場合を考えてみる。
このアプリケーションプログラムはその実行にあたり２
画面を２００Ｘ１００ドツトに初期化するため、パネル
コントローラ１１１に対して制御データとして横ドツト
＝２００．縦ドツト＝１００を出力する。この値がその
まま内部レジスタ群囚の所定の内部レジスタに格納され
ると１本来４００×２５０の表示ができるのに、２００
Ｘ１０Ｇしか使わないことになる。つまり画面の左上１
／４のみの表示部に、データが表示される。この発明に
係る表示エミュレーション装置であれば、まず。
画面を２００Ｘ１００ドツトに初期化するため、パネル
コントローラ１１１に対して制御データとして横ドツト
＝２００．縦ドツト＝１００を出力する。この値がその
まま内部レジスタ群囚の所定の内部レジスタに格納され
ると１本来４００×２５０の表示ができるのに、２００
Ｘ１０Ｇしか使わないことになる。つまり画面の左上１
／４のみの表示部に、データが表示される。この発明に
係る表示エミュレーション装置であれば、まず。
このアプリケーションプログラムの実行前に、システム
スイッチや、システムプログラム等により。
スイッチや、システムプログラム等により。
エミュレーション開始を知らせるエミュレーション有効
信号をバスに出す。この信号により、コマンドゲート回
路α〔は制御データ２００と１００がパネルコントロー
ラｉｌｌへ行（のを禁止し、エミュレーション回路部−
がこれを入力する。エミュレーション制御部は、パネル
表示部（３）が４００Ｘ２５Ｇドツト表示できるので、
入力された横ピン）＝２００を２倍して４００とし、縦
ドツト＝１００も２倍し２００とする。この値をパネル
コントローラ１１）の内部レジスタ群■の所定の内部レ
ジスタにセットする。以下の動作により、このアプリケ
ーションのデータは、４００Ｘ２０Ｇドツトで表示され
るようになる。この場合縦５０ドツトは使用されない。
信号をバスに出す。この信号により、コマンドゲート回
路α〔は制御データ２００と１００がパネルコントロー
ラｉｌｌへ行（のを禁止し、エミュレーション回路部−
がこれを入力する。エミュレーション制御部は、パネル
表示部（３）が４００Ｘ２５Ｇドツト表示できるので、
入力された横ピン）＝２００を２倍して４００とし、縦
ドツト＝１００も２倍し２００とする。この値をパネル
コントローラ１１）の内部レジスタ群■の所定の内部レ
ジスタにセットする。以下の動作により、このアプリケ
ーションのデータは、４００Ｘ２０Ｇドツトで表示され
るようになる。この場合縦５０ドツトは使用されない。
なお、上記実施例では全レジスタに対して、エミュレー
ションフラグ及びレジスタ≠≠≠≠を設けたが、不適切
な値を設定されないと考えられるレジスタに対しては、
対応するエミューションフよい。
ションフラグ及びレジスタ≠≠≠≠を設けたが、不適切
な値を設定されないと考えられるレジスタに対しては、
対応するエミューションフよい。
また、上記実施例ではパネル表示装置を例にしたが、モ
ニタなど他の表示装置でもよい。
ニタなど他の表示装置でもよい。
また上記実施例では解像度のエミュレーションの場合を
例にしたが文字の行数２列数の変更でもよい。また、そ
の他の制御データの修正でもよい。
例にしたが文字の行数２列数の変更でもよい。また、そ
の他の制御データの修正でもよい。
以下のようにこの発明によれば、アプリケーションソフ
トウェアを変更せずにデータの表示ができ、従来からの
プログラムをそのまま使用できるという効果がある。
トウェアを変更せずにデータの表示ができ、従来からの
プログラムをそのまま使用できるという効果がある。
第１図はこの発明の一実施例による表示エミュレーショ
ン装置を示すブロック図、第２図はこの発明のエミュレ
ーション回路部の主要部を示すブロック図、第３図はエ
ミュレーション制御部の流れを示す図、第４図は従来か
らのパネル表示装置を示すブロック図である。 ＋１１はパネルコントローラ、 （ｌａ）はシステム
バス、（ｌｂ）ｉ１アドレスバス、（ｊｃ）ハコマント
バス、 （ｊｄ）はシステムデータバス、（２）はデ
ータバッファ、 （２ａ）はデータバス、Ｃ３１はパ
ネル、（５）はビデオメモリー、（６）はキャラクタジ
ェネレータ。 （７）はデータ制御回路、（８］はパネルインターフニ
ー第 ４ 図 ｌａ −ト制御信号、 Ｇ（Ｉはコマンドゲート回路、αυは
データゲート回路、 （ｎωはエミユレーション用デ
ータバス、αりはコマンドデコーダー、 （１２ａ）
はデータゲート信号１ （１２ｂ）はファイルレジス
タ制御信号１ （ｊ２ｃ）はフラグレジスタ制御信号
、（１２ｄ）はインターフェース制御回路信号、 ＋１
３はアドレスデコーダー （＋５６）はアドレスデコー
ド信号。 （１ｓ２））はフラグ書き込み信号、 ＋１４１はイン
ターフェース制御回路、＋１９は仮レジスタ群、αｅは
エミュレーションフラグ、ａツは表示コントローラ部、
σａはエミュレーション回路部。 なお１図中、同一符号は同−又は相当部分を示す。
ン装置を示すブロック図、第２図はこの発明のエミュレ
ーション回路部の主要部を示すブロック図、第３図はエ
ミュレーション制御部の流れを示す図、第４図は従来か
らのパネル表示装置を示すブロック図である。 ＋１１はパネルコントローラ、 （ｌａ）はシステム
バス、（ｌｂ）ｉ１アドレスバス、（ｊｃ）ハコマント
バス、 （ｊｄ）はシステムデータバス、（２）はデ
ータバッファ、 （２ａ）はデータバス、Ｃ３１はパ
ネル、（５）はビデオメモリー、（６）はキャラクタジ
ェネレータ。 （７）はデータ制御回路、（８］はパネルインターフニ
ー第 ４ 図 ｌａ −ト制御信号、 Ｇ（Ｉはコマンドゲート回路、αυは
データゲート回路、 （ｎωはエミユレーション用デ
ータバス、αりはコマンドデコーダー、 （１２ａ）
はデータゲート信号１ （１２ｂ）はファイルレジス
タ制御信号１ （ｊ２ｃ）はフラグレジスタ制御信号
、（１２ｄ）はインターフェース制御回路信号、 ＋１
３はアドレスデコーダー （＋５６）はアドレスデコー
ド信号。 （１ｓ２））はフラグ書き込み信号、 ＋１４１はイン
ターフェース制御回路、＋１９は仮レジスタ群、αｅは
エミュレーションフラグ、ａツは表示コントローラ部、
σａはエミュレーション回路部。 なお１図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 以下の要素を有する表示エミュレーション装置 （ａ）データを表示する表示部 （ｂ）以下の情報を伝送するバス （ｂ１）上記の表示部に表示する表示データ （ｂ２）上記の表示部をコントロールする制御データ （ｂ３）エミュレーションの開始と終了を知らせるエミ
ュレーション有効信号 （ｃ）以下の要素をもつ表示コントローラ部 （ｃ１）バスからの制御データを保管する内部レジスタ
群 （ｃ２）バスからの表示データを保管するメモリ （ｃ３）メモリに保管した表示データを内部レジスタ群
に保管した制御データに従つて表示部に表示する手段 （ｄ）以下の要素をもつエミュレーション回路部 （ｄ１）バスからの制御データを保管する仮レジスタ群 （ｄ２）バスからの制御データを保管したレジスタを仮
レジスタ群から識別するレジスタ識別手段 （ｄ３）バスからのエミュレーション有効信号によりバ
スからの制御データの行先をエミュレーション回路部の
仮レジスタ群か表示コントローラ部の内部レジスタ群か
にする行先切替え手段 （ｄ４）エミュレーション制御部を起動する手段 （ｅ）以下の手段をもつエミュレーション制御部 （ｅ１）エミュレーション回路部のレジスタ識別手段に
より、仮レジスタ群内の制御データを保管したレジスタ
を識別する手段 （ｅ２）識別されたレジスタに保管され制御データの値
が適正値でないのときこれを適正値に変換する手段 （ｅ３）上記の適正値に変換された制御データを表示コ
ントローラ部の内部レジスタ群にセットする手段。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245284A JPH0293725A (ja) | 1988-09-29 | 1988-09-29 | 表示エミユレーシヨン装置 |
| KR1019890013501A KR920004434B1 (ko) | 1988-09-29 | 1989-09-20 | 표시 에뮬레이션 장치 |
| DE68925771T DE68925771T2 (de) | 1988-09-29 | 1989-09-27 | Emulatorsystem für eine Anzeige |
| EP89117841A EP0361434B1 (en) | 1988-09-29 | 1989-09-27 | Display emulating system |
| CA000614423A CA1324839C (en) | 1988-09-29 | 1989-09-29 | Display emulating system |
| US07/414,955 US5179690A (en) | 1988-09-29 | 1989-09-29 | System for display emulation by intercepting and changing control data stored in one of multiple temporary registers to suitable display control data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63245284A JPH0293725A (ja) | 1988-09-29 | 1988-09-29 | 表示エミユレーシヨン装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0293725A true JPH0293725A (ja) | 1990-04-04 |
Family
ID=17131377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63245284A Pending JPH0293725A (ja) | 1988-09-29 | 1988-09-29 | 表示エミユレーシヨン装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5179690A (ja) |
| EP (1) | EP0361434B1 (ja) |
| JP (1) | JPH0293725A (ja) |
| KR (1) | KR920004434B1 (ja) |
| CA (1) | CA1324839C (ja) |
| DE (1) | DE68925771T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0388160B1 (en) * | 1989-03-15 | 1997-05-21 | Canon Kabushiki Kaisha | Output apparatus |
| US5379376A (en) * | 1990-06-04 | 1995-01-03 | International Business Machines Corporation | Bi-directional graphics attribute conversion profile |
| JPH05189574A (ja) * | 1991-07-23 | 1993-07-30 | Internatl Business Mach Corp <Ibm> | レンダリング構成要素における複数コマンド支援を行うための方法およびその装置 |
| US5307482A (en) * | 1992-01-28 | 1994-04-26 | International Business Machines Corp. | Computer, non-maskable interrupt trace routine override |
| US5742845A (en) | 1995-06-22 | 1998-04-21 | Datascape, Inc. | System for extending present open network communication protocols to communicate with non-standard I/O devices directly coupled to an open network |
| US5878246A (en) * | 1995-07-05 | 1999-03-02 | Sun Microsystems, Inc. | System for linking an interposition module between two modules to provide compatibility as module versions change |
| US5754748A (en) * | 1996-09-13 | 1998-05-19 | Lexmark International, Inc. | Download of interpreter to a printer |
| US6993506B2 (en) | 2000-12-05 | 2006-01-31 | Jgr Acquisition, Inc. | Method and device utilizing polymorphic data in e-commerce |
| US20210026950A1 (en) * | 2016-03-07 | 2021-01-28 | Crowdstrike, Inc. | Hypervisor-based redirection of system calls and interrupt-based task offloading |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3938101A (en) * | 1973-12-26 | 1976-02-10 | International Business Machines Corporation | Computer system with post execution I/O emulation |
| US3846763A (en) * | 1974-01-04 | 1974-11-05 | Honeywell Inf Systems | Method and apparatus for automatic selection of translators in a data processing system |
| US4330847A (en) * | 1976-10-04 | 1982-05-18 | International Business Machines Corporation | Store and forward type of text processing unit |
| US4463442A (en) * | 1981-10-09 | 1984-07-31 | International Business Machines Corporation | Emulation of data processing display terminals of variable screen size on the display of a text processor |
| US4603385A (en) * | 1983-05-11 | 1986-07-29 | International Business Machines Corp. | Integrated data processing/text processing system having a terminal with dual emulation and enhanced function capabilities |
| US4559614A (en) * | 1983-07-05 | 1985-12-17 | International Business Machines Corporation | Interactive code format transform for communicating data between incompatible information processing systems |
| US4713779A (en) * | 1985-03-08 | 1987-12-15 | Ing.C. Olivetti & Co. S.P.A. | Video converter |
| JPH084340B2 (ja) * | 1985-08-07 | 1996-01-17 | セイコーエプソン株式会社 | インタ−フエイス装置 |
| US5060140A (en) * | 1986-01-16 | 1991-10-22 | Jupiter Technology Inc. | Universal programmable data communication connection system |
| US4875186A (en) * | 1986-02-28 | 1989-10-17 | Prime Computer, Inc. | Peripheral emulation apparatus |
| US4920481A (en) * | 1986-04-28 | 1990-04-24 | Xerox Corporation | Emulation with display update trapping |
| US4965750A (en) * | 1987-03-31 | 1990-10-23 | Hitachi, Ltd. | Graphic processor suitable for graphic data transfer and conversion processes |
-
1988
- 1988-09-29 JP JP63245284A patent/JPH0293725A/ja active Pending
-
1989
- 1989-09-20 KR KR1019890013501A patent/KR920004434B1/ko not_active IP Right Cessation
- 1989-09-27 DE DE68925771T patent/DE68925771T2/de not_active Expired - Fee Related
- 1989-09-27 EP EP89117841A patent/EP0361434B1/en not_active Expired - Lifetime
- 1989-09-29 US US07/414,955 patent/US5179690A/en not_active Expired - Fee Related
- 1989-09-29 CA CA000614423A patent/CA1324839C/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0361434A3 (en) | 1991-12-27 |
| DE68925771D1 (de) | 1996-04-04 |
| US5179690A (en) | 1993-01-12 |
| KR900005291A (ko) | 1990-04-13 |
| EP0361434B1 (en) | 1996-02-28 |
| EP0361434A2 (en) | 1990-04-04 |
| KR920004434B1 (ko) | 1992-06-05 |
| CA1324839C (en) | 1993-11-30 |
| DE68925771T2 (de) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0743581B2 (ja) | ディスプレイ制御装置 | |
| JPH056197B2 (ja) | ||
| CN103390397A (zh) | 一种基于Android系统的双屏显示装置及显示方法 | |
| JPH0293725A (ja) | 表示エミユレーシヨン装置 | |
| US5297271A (en) | Method and apparatus for performing a read-write-modify operation in a VGA compatible controller | |
| US5227772A (en) | Text display apparatus and a method of displaying text | |
| JPH03225393A (ja) | テキスト表示装置 | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| KR19990007860A (ko) | 논리 연산을 이용하여 메모리에 저장된 데이터를수정하기 위한 회로, 시스템 및 방법 | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JPS61176985A (ja) | Ｃｒｔ表示装置 | |
| KR0152347B1 (ko) | 비디오램의 데이타 액세스 방법 | |
| JPS60173588A (ja) | マルチウインドウ表示処理方式 | |
| JPS63163644A (ja) | メモリアクセス回路 | |
| JP3074378B2 (ja) | 表示制御方法及び装置 | |
| KR900001123B1 (ko) | Lcd 콘트롤러의 초기값 설정 레지스터 회로 | |
| JPS5946681A (ja) | ユ−ザ定義ｒａｍへのパタ−ン書込装置 | |
| JPH0535232A (ja) | メモリ制御回路 | |
| JPH0453991A (ja) | 液晶ディスプレイ制御装置 | |
| JPH02281293A (ja) | マルチウィンド表示制御装置 | |
| JPS60258586A (ja) | パタ−ン表示方式 | |
| JPH035755B2 (ja) | ||
| JPH1173167A (ja) | 表示制御装置 | |
| JPS6286391A (ja) | 表示装置 | |
| JPS649637B2 (ja) |