KR0152347B1 - 비디오램의 데이타 액세스 방법 - Google Patents

비디오램의 데이타 액세스 방법

Info

Publication number
KR0152347B1
KR0152347B1 KR1019950043976A KR19950043976A KR0152347B1 KR 0152347 B1 KR0152347 B1 KR 0152347B1 KR 1019950043976 A KR1019950043976 A KR 1019950043976A KR 19950043976 A KR19950043976 A KR 19950043976A KR 0152347 B1 KR0152347 B1 KR 0152347B1
Authority
KR
South Korea
Prior art keywords
video ram
data
osd
processing unit
central processing
Prior art date
Application number
KR1019950043976A
Other languages
English (en)
Other versions
KR970029102A (ko
Inventor
노정진
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950043976A priority Critical patent/KR0152347B1/ko
Publication of KR970029102A publication Critical patent/KR970029102A/ko
Application granted granted Critical
Publication of KR0152347B1 publication Critical patent/KR0152347B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory
    • G09G5/393Arrangements for updating the contents of the bit-mapped memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222Control of the character-code memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/12Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야:
본 발명은 반도체장치에 관한 것으로, 특히 영상데이타를 화면상에 출력하는 비디오램의 액세스방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
현재 사용되는 비디오램은 싱글포트구조가 대부분이며, 이러한 비디오램의 구조상 중앙처리장치에서 비디오램의 데이타를 갱신하기 위해 데이타를 라이트할 때 문제가 발생하게 된다. 종래의 OSD제어장치의 구조는 중앙처리장치에서 비디오램을 갱신하기 위해 데이타를 라이트하면 상기 제1도의 멀티플렉서에서는 시피유 선택신호에 의해 시피유 어드레스가 비디오램 어드레스가 되고, 시피유클럭은 비디오램 클럭으로 작동하게 된다. 이때는 롬어드레스도 다른 값이 나오므로 RGB신호도 이상한 값이 나오게 된다. 즉, 시피유에서 데이타를 라이트할 때 상기 OSD디스플레이가 이상하게 실행되는 문제점이 발생한다. 이러한 기존의 구조에 따른 제약을 해결하기 위한 다른 방법으로는 상기 비디오램을 듀얼포트구조로 만드는 방법이 있으나, 상기 듀얼포트구조의 설계방식에 따른 어려움과 단점이 수반된다. 이러한 문제점들을 해결하는 것이 본 발명의 과제이다.
3. 발명의 해결방법의 요지:
소정의 화상정보를 저장하는 비디오램과, 상기 비디오램에 데이타를 액세스하기 위한 중앙처리장치와, 상기 비디오램의 화상정보를 스크린상에 디스플레이하는 OSD제어회로와, 상기 중앙처리장치 및 OSD제어회로와 비디오램사이에 접속되고 상기 OSD클럭에 제어되는 어드레스 동기로직을 구비하는 비디오램의 데이타 액세스방법에 있어서, 상기 OSD제어회로에서 출력되는 OSD클럭에 응답하여 상기 어드레스 동기로직의 출력이 소정시간 동안 상기 중앙처리장치의 동작을 멈추게 하고 비디오램에 데이타를 액세스하는 동작을 시분할하여 실행함을 특징으로 하는 비디오램의 데이타 액세스방법을 구현하므로써 상기 과제를 해결하게 된다.
4. 발명의 중요한 용도:
안정적으로 데이타를 액세스할 수 있는 비디오램.

Description

비디오램의 데이타 액세스방법.
제1도는 종래기술에 따른 비디오램의 액세스과정을 보여주는 도면.
제2도는 본 발명의 실시예에 따른 비디오램의 액세스과정을 보여주는 도면.
제3도는 제2도에 따른 동작 타이밍도.
본 발명은 반도체장치에 관한 것으로, 특히 화상데이타를 화면상에 출력하는 비디오램의 데이타 액세스방법에 관한 것이다.
반도체장치는 크게 다수의 데이타를 저장하는 메모리장치와, 상기 메모리장치에 저장된 데이타의 액세스를 제어하는 제어장치와, 상기 메모리 장치와 상기 제어장치사이에 접속된 주변장치로 나눌 수 있다. 상기 제어 장치는 시피유(CPU:central process unit)라고 불리우는 중앙처리장치가 대표적이다. 상기 메모리장치는 사용상태에 따라 램(RAM), 롬(ROM)등으로 다양하게 나뉘어진다. 상기 램, 롬등과 같은 메모리는 또한, 통상적인 비트정보를 사용하기 위해 노멀램, 소정의 화상정보를 나타내기 위한 비디오램등과 같이 분류되고 있다. 상기 화상정보는 음극선관(CRT:cathode ray tube)과 같은 디스플레이장치로 출력되어 소정의 화상정보를 디스플레이하게 된다. 상기 음극선관은 온스크린 디스플레이(On-Screen Display:이하 OSD라고 함) 제어회로에 의해 제어된다.
제1도는 종래기술에 따른 비디오램의 액세스과정을 보여주는 도면이다.
제1도를 참조하면, 리드/라이트 제어회로(10)에는 시피유에서 출력되는 리드/라이트 제어신호 φWR이 입력된다. 상기 리드/라이트 제어회로(10)에서는 시피유 어드레스 CPUA와 시피유 데이타 CPUD와 시피유클럭 CPUCLK가 출력된다. OSD 제어회로(12)에서는 OSD 어드레스 OSDA와 OSD클럭 OSDCLK이 출력된다. 또, 상기 리드/라이트 제어회로(10)에서는 시피유 선택신호 CS가 출력된다. 상기 리드/라이트 제어회로(10)의 출력신호들과 상기 OSD 제어회로(12)의 출력신호들은 멀티플렉서(14)로 입력된다. 상기 멀터플렉서(14)에서는 비디오램 어드레스 VRAMA와 비디오램 데이타 VRAMD와 비디오램 클럭 VRAMCLK가 출력된다. 상기 멀티플렉서(14)의 출력은 비디오램(16)으로 입력된다. 상기 비디오램(16)에서는 롬어드레스 ROMA가 출력되어 폰트롬(18)으로 전달된다. 상기 폰트롬(18)의 출력단에서는 칼라신호 RGB가 출력된다.
초기상태에서 OSD 제어회로(12)에서 발생된 스크린 디스플레이용의 OSD어드레스 OSDA는 멀티플렉서(14)를 경유하여 비디오램(16)으로 전달되어 상기 어드레스에 해당되는 비디오램(16)의 데이타를 출력하게 되는데, 상기 비디오램(16)의 출력은 폰트롬(18)의 데이타를 지정하는 롬어드레스 ROMA로 작용하여 상기 폰트롬의 데이타가 최종 칼라신호 RGB가 된다. 상기 OSD 제어회로(12)가 작동상태에서는 텔레비젼 스크린을 주사하고 있는 주사선의 위치에 따라 OSD어드레스 OSDA가 변화한다. 상기 OSD어드레스 OSDA의 변화는 주사선중 수평축을 나타내는 수평신호 Hsync 및 OSD문자폰트의 사이즈(size)에 따른 각 문자카운터등에 의해 결정되어, 해당되는 OSD문자를 칼라신호 RGB로 출력하게 된다.
현재 사용되는 비디오램은 싱글포트(single port) 구조가 대부분이며, 이러한 비디오램의 구조상 시피유에서 비디오램의 데이타를 갱신하기 위해 데이타를 라이트할때 문제가 발생된다. 즉, 종래의 OSD 제어회로(12)의 구조에서 시피유에서 비디오램의 데이타를 갱신하기 위해 데이타를 라이트하면 상기 멀티플렉서(14)에서는 시피유선택신호 CS에 의해 시피유어드레스 CPUA가 비디오램 어드레스 VRAMA가 되고, 비디오램 클럭 VRAMCLK도 시피유클럭 CPUCLK가 사용된다. 이때는 롬어드레스 ROMA도 다른 값으로 나오게 되므로 상기 폰트롬(18)의 출력인 칼라신호 RGB의 값도 이상한 값이 출력된다. 따라서 일반적으로 비디오램의 데이타를 라이트하는 경우 스크린의 주사선중 수직축을 나타내는 수직신호 Vsync구간에 수행하게 되어 칼라신호 RGB에 의한 텔레비젼 스크린이 영향을 받지 않도록 한다. 상기와 같은 기존의 구조에 따른 제약을 해결하기 위한 다른 방법으로는 비디오램을 듀얼포트(dual port)구조로 만드는 방법이 있으나, 듀얼포트의 설계방식에 다른 어려움과 칩사이즈가 커지는등 나름대로의 단점이 수반된다.
따라서 본 발명의 목적은 액세스타이밍을 분할하여 사용하므로써 시피유의 원할한 라이트동작을 수행하는 비디오램의 데이타 액세스방법을 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위하여 소정의 화상정보를 저장하는 비디오램과, 상기 비디오램에 데이타를 액세스하기 위한 중앙처리장치와, 상기 비디오램의 화상정보를 스크린상에 디스플레이하는 OSD제어회로와, 상기 중앙처리장치 및 OSD제어회로와 비디오램 사이에 접속되고 상기 OSD 클럭에 제어되는 어드레스 동기로직을 구비하는 본 발명에 따른 비디오램의 데이타 액세스방법은,
상기 OSD제어회로에서 출력되는 OSD클럭에 응답하여 상기 어드레스 동기로직의 출력이 소정시간동안 상기 중앙처리장치의 동작을 멈추게 하고 비디오램에 데이타를 액세스하는 동작을 시분할하여 실행함을 특징으로 한다.
이하 첨부된 도면을 사용하여 본 발명에 따른 비디오램의 바람직한 데이타 액세스방법을 설명하겠다.
제2도는 본 발명의 실시예에 따른 비디오램의 데이타 액세스과정을 보여주는 도면이다.
제2도를 참조하면, 리드/라이트 제어회로(20)에는 시피유에서 출력되는 리드/라이트 제어신호 φWR이 입려된다. 상기 리드/라이트 제어회로(20)에서는 시피유 어드레스 CPUA와 시피유 데이타 CPUD가 출력된다. OSD 제어회로(22)에서는 OSD어드레스 OSDA와 도트카운터신호 DotC와 OSD클럭 OSDCLK이 출력된다. 상기 리드/라이트 제어회로(20)의 출력신호들과 상기 OSD제어회로(22)의 출력신호들은 어드레스 동기로직(24)으로 입력된다. 상기 어드레스 동기로직(24)에서는 비디오램 어드레스 VRAMA와 비디오램 데이타 VRAMD가 출력된다. 또, 상기 어드레스 동기로직(24)에서는 웨이트 신호 WS가 출력되어 상기 리드/라이트 제어회로(20)로 패드백 입력된다. 상기 어드레스 동기로직(24)의 출력은 비디오램(26)으로 입력된다. 한편 상기 OSD제어회로(22)에서 출력되는 OSD클럭 SODCLK는 비디오램(26)으로 전달된다. 상기 비디오램(26)에서는 롬어드레스 ROMA가 출력되어 폰트롬(28)으로 전달된다. 상기 폰트롬(28)의 출력단에서는 칼라신호 RGB가 출력된다.
제2도에서와 같은 본 발명의 특징은 기존의 멀티플렉서를 대신하여 어드레스 동기로직을 사용한다. 어드레스 동기로직은 OSD클럭과 문자폰트를 카운터한 도트카운터에 의해 시피유의 출력신호들과 OSD제어회로의 출력신호들을 시분할하여 비디오램으로 내보내게 된다. 이러한 방식에 의해 제1도에서와 같은 기존의 OSD제어회로에서 생기는 시피유의 데이타 라이트시의 문제점을 해결하게 된다.
제3도는 상기 제2도에 따른 동작타이밍도이다.
문자폰트의 사이즈가 18×16도트인 OSD를 기준으로 하여 웨이트신호 발생의 한 예를 들어보겠다. 도트카운터는 0-15까지를 카운트하게 되므로, 제3도에서와 같이 도트카운터를 4개의 구간 즉, 0-3, 4-7, 8-11, 12-15로 분리하였다. 4개의 도트를 카운트하는 구간을 한 단위로 하여 이때 비디오램(26)의 액세스가 이루어진다. 도트카운터가 0-3일때와 8-11일 때는 비디오램 어드레스 VRAMA으로는 OSD어드레스 OSDA가 연결되고, 비디오램(26)의 출력은 폰트롬(28)의 어드레스가 되어 칼라신호 RGB를 발생시킨다. 도트카운터가 4-7일때와 12-15일때는 시피유에서 비디오램에 라이트하기 위한 타이밍이다. 제1도와 같은 방식에서는 시피유 라이트신호들은 OSD신호를 디스에이블(disable)시키고 직접 비디오램(26)으로 액세스하지만, 제2도의 본 발명에서는 시피유신호들은 어드레스 동기로직(24)에서 OSD클럭 OSDCLK과 도트카운터값 DotC에 의해 어드레스 동기로직(24)의 래치수단에 잠시 저장된다. 래치된 신호들은 도트카운터가 4-7일때 혹은 12-15일때 비디오램의 라이트 데이타로 출력된다.
이러한 방식의 동기화회로는 OSD회로동작에 비해 시피유의 속도가 매우 빠르게 동작할 경우는 상기 어드레스 동기로직에 래치된 시피유신호들이 비디오램에 라이트되기 전에 시피유에서 다시 라이트명령을 수행하는 문제가 발생할 수 있다. 이때는 이전의 시피유 명령은 수행되기 전에 지워지는 문제가 발생된다. 이러한 문제를 방지하기 위해 어드레스 동기로직은 제3도와 같은 웨이트신호를 발생시킨다. 시피유는 웨이트신호에 의해 명령수행이 잠지 멈추게 되며 어드레스 동기로직에서 비디오램으로 데이타를 라이트하는 동작이 종료된 후 웨이트신호가 '로우'로 디스에이블되면 시피유는 계속적으로 다음 명령을 수행하게 된다. 상기 웨이트신호는 시피유에서 비디오램에 대한 라이트명령발생시 '하이'로 인에이블되어, 시피유는 그 다음 명령수행을 잠시 대기하게 되고, 어드레스 동기로직에서 제3도와 같은 타이밍에 따라 비디오램에 라이트하는 동작이 종료되면 웨이트신호는 '로우'로 디스에이블되어 시피유는 다음 명령을 계속 수행하게 된다.
이상과 같은 동작에 의해 비디오램의 액세스는 시피유와 OSD에 의해 언제나 가능하므로 시피유는 OSD데이타를 Vsync구간뿐만 아니라 언제든지 갱신할 수 있게 된다.

Claims (2)

  1. 소정의 화상정보를 저장하는 비디오램과, 상기 비디오램에 데이타를 액세스하기 위한 중앙처리장치와, 상기 비디오램의 화상정보를 스크린상에 디스플레이하는 OSD제어회로와, 상기 중앙처리장치 및 OSD제어회로와 비디오램사이에 접속되고 상기 OSD클럭에 제외되는 어드레스 동기로직을 구비하는 비디오램의 데이타 액세스방법에 있어서, 상기 OSD제어회로에서 출력되는 OSD클럭에 응답하여 상기 어드레스 동기로직의 출력이 소정시간동안 상기 중앙처리장치의 동작을 멈추게 하고 비디오램에 데이타를 액세스하는 동작을 시분할하여 실행함을 특징으로 하는 비디오램의 데이타 액세스방법.
  2. 제1항에 있어서, 중앙처리장치의 동작속도를 상기 어드레스 동기로직에서 출력되는 웨이트신호에 의해 제어함을 특징으로 하는 비디오램의 데이타 액세스방법.
KR1019950043976A 1995-11-27 1995-11-27 비디오램의 데이타 액세스 방법 KR0152347B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043976A KR0152347B1 (ko) 1995-11-27 1995-11-27 비디오램의 데이타 액세스 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043976A KR0152347B1 (ko) 1995-11-27 1995-11-27 비디오램의 데이타 액세스 방법

Publications (2)

Publication Number Publication Date
KR970029102A KR970029102A (ko) 1997-06-26
KR0152347B1 true KR0152347B1 (ko) 1998-10-15

Family

ID=19435899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043976A KR0152347B1 (ko) 1995-11-27 1995-11-27 비디오램의 데이타 액세스 방법

Country Status (1)

Country Link
KR (1) KR0152347B1 (ko)

Also Published As

Publication number Publication date
KR970029102A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US4694288A (en) Multiwindow display circuit
JPH06214550A (ja) コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法
US4574277A (en) Selective page disable for a video display
US5477242A (en) Display adapter for virtual VGA support in XGA native mode
KR100196686B1 (ko) 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치
JP2697800B2 (ja) ディスプレイシステム
JPS5912176B2 (ja) デイジタル・テレビジヨン・デイスプレイのためのカ−ソル回路
EP0166739B1 (en) Semiconductor memory device for serial scan applications
US5448257A (en) Frame buffer with matched frame rate
US5303350A (en) Circuit for initializing registers using two input signals for writing default value into D-latch after a reset operation
KR0152347B1 (ko) 비디오램의 데이타 액세스 방법
US5504503A (en) High speed signal conversion method and device
JPH09244621A (ja) Tvのオンスクリーングラフィックのための複数層のスプライトグラフィック具現装置
US5233331A (en) Inking buffer for flat-panel display controllers
JPH0120748B2 (ko)
US4956640A (en) Method and apparatus for controlling video display priority
KR950004966A (ko) 외부 메모리에 의한 osd 문자 데이타 지원 시스템
JPH0443594B2 (ko)
US5197119A (en) External synchronism control circuit
JP3874781B2 (ja) イメージデータをモニタへ供給する方法及び図形メモリ制御装置
JPH03134698A (ja) デイスプレイ・システム
JPS6374090A (ja) 文字発生器のアクセス方式
JPS61190624A (ja) グラフイツク表示画面のハ−ドコピ−方式
KR0148894B1 (ko) 그래픽스 가속 시스템
US20050030428A1 (en) On-screen display device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee