JPS649637B2 - - Google Patents

Description

【発明の詳細な説明】 ＜技術分野＞ 本発明は、例えばパーソナルコンピユータ等に
おいて、複数の表示情報を瞬時に表示画面上に分
割表示できる画面分割表示制御装置に関する。

＜従来技術＞ 一般に、表示装置の画面上に表示されるべき表
示データは表示メモリーに記憶されており、表示
期間中は常に表示メモリーから表示データの読み
出しを行つている。CPU（中央処理装置）から表
示メモリーに対するアクセスはブランク期間中
（表示期間外）に行うことにより表示画面を乱す
ことなく行えるが、表示データを表示メモリーか
ら読し出す時間を半分にし、残りの半分の時間で
CPUから表示メモリーをアクセスすることによ
り、高速に表示メモリーのアクセスを行うことが
可能となる。

しかしながら、従来、一般にLSi化されたCRT
コントローラは連続した表示アドレス信号を発生
するため表示メモリー上の連続した領域しか表示
画面上に表示できず（第５図参照）、瞬時に表示
装置の一画面上に複数の情報を表示できないとい
う欠点があつた。

＜目的＞ 本発明は上記従来の欠点を除去するためになさ
れたもので、CPUから表示メモリーをアクセス
する期間に、表示アドレス信号を動的に加工・変
換させることにより、瞬時に複数の内容を表示装
置の一画面上に分割して表示させることができる
画面分割表示制御装置を提供することを目的とす
る。

＜実施例＞ 一般に、例えば表示制御装置をもつ電子計算機
のシステムブロツクは第１図のように構成され
る。１は各種の処理を行う中央処理装置（CPU）
であり、２のメインメモリー内にあるプログラム
やデータを処理する。３は表示装置６以外の入出
力装置であり、キーボード、プリンタ、デイスク
装置等である。表示装置６への表示はCPU１が
表示メモリー４に表示データを書き込み、表示制
御部５が順次表示データを読み出し、表示装置６
に送り出している。

第２図は特に第１図の表示制御回路部５の具体
的回路ブロツク構成図である。

図において、５１はCRTコントローラで一般
にLSi化されており、連続した表示アドレス信
号、同期信号を発生する。５２は全体のタイミン
グ信号を発生するタイミング制御回路である。５
３はCRTコントローラ５１から発生される表示
アドレス信号を実際に表示メモリー４に加える表
示アドレス信号に変換するアドレス変換回路であ
る。４は表示データを貯える表示メモリーであ
り、５４，５５は表示メモリーへのアクセスが表
示のためか、CPUからのアクセスかを分けるア
ドレスのマルチプレクサー及びデータのバツフア
である。６は表示データを表示する表示装置であ
る。

次に第２図の各部の働きについて説明する。

CRTコントローラー５１からは第３図のａの
如き表示メモリーの表示アドレス信号が出力され
るが、この周期と同じ周期のｂの如きタイミング
信号を第２図のタイミング制御回路５２で発生さ
せ、このタイミング信号の前半でCPU１から表
示メモリー４をアクセスし、後半で表示メモリー
から表示データを読み出すようにマルチプレクサ
ー５４、バツフア５５を制御する。このように構
成すれば、表示データを乱すことなく、CPU１
から表示メモリー４をアクセスできる。次に、
CRTコントローラー５１から出力される表示ア
ドレス信号ａは第３図のＡ点で確定するが、実際
に表示メモリー４に加えられるのはＢ点からであ
る（第３図Ｃ）。

本発明によれば、CPU１から表示メモリー４
をアクセスする期間（Ａ点からＢ点までの時間）
を利用してアドレス変換回路５３で表示アドレス
信号CA，CA＋１，CA＋２を加工・変換するも
のである。一般にLSi化されたCRTコントローラ
は連続した表示アドレス信号を発生するので、第
５図１のように表示メモリー上の連続した領域し
か、表示装置２に表示できないが、本発明によれ
ば、例えば第４図のように表示メモリー１上の所
定領域の表示データを一画面構成の表示装置２の
所定の表示画面上に瞬時に分割して表示すること
ができる。上記アドレス変換回路５３は加算器
（アダー）を含み、例えば表示アドレス表示信号
のアドレス変換はCPUからの命令に基づくアド
レス加算による方法で行わせることができる。つ
まり、表示メモリー上のアドレスアからイへのア
ドレス変換は行と列に対するアドレスを加算処理
することにより行うことができる。

第４図において、Ａの部分を表示しているとき
は、CRTコントローラ５１からの表示アドレス
信号ａをそのまま表示メモリー４に加えるが、Ｂ
の部分ではアドレス変換回路５３（例えばアダー
を含む）によりイからのアドレス表示信号のアド
レスに変換して表示メモリー４に加え、同様にＣ
の部分ではウからのアドレス、Ｄの部分ではエか
らのアドレスに変換して表示メモリー４に加える
ようにする。このようにして、表示アドレス変換
回路５３の変換内容を変えることにより、瞬時に
表示メモリー４上の任意の位置の表示データを表
示装置６上に複数個表示でき、表示メモリーへの
CPUからのアクセスも表示アドレスの変換を行
つているときにできるので高速であるために表示
内容を高速に変えることができる。

＜効果＞ 以上説明したように本発明によれば、CPU（中
央処理装置）から表示メモリーをアクセスする期
間に表示メモリーのアドレスを変換するアドレス
変換回路を設けたから、瞬時に複数の表示内容を
表示画面に分割表示できる利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例による画面分割表示
制御装置を有する電子計算機のシステムブロツク
図、第２図は表示制御回路部の具体的構成図、第
３図は各部信号波形図、第４図は画面分割による
表示制御方法の説明に供する図、第５図は従来の
表示制御方法の説明に供する図である。 符号の説明、１：CPU、４：表示メモリー、
５：表示制御部、６：表示装置、５１：CRTコ
ントローラー、５２：タイミング制御回路、５
３：アドレス変換回路。

Claims (1)

1. 【特許請求の範囲】 １ 複数の領域に分割された表示画面の各分割画
   面に、表示メモリーの所定領域の表示データを表
   示させるため、前記表示メモリーへの表示アドレ
   ス信号を変換して前記分割画面に対応したメモリ
   ー領域へのアクセスを行わせる表示制御部を備え
   た画面分割表示制御装置において、 上記表示制御部は、 表示メモリーの読出しを行うため所定周期で順
   次表示アドレス信号を出力するCRTコントロー
   ラと、 前記表示アドレス信号の出力される各周期内の
   前半に、上記CPUからの表示データ書込みのた
   めのアクセス期間をまたその後半に表示データ読
   出し期間を設定するタイミング制御回路と、 上記タイミング制御回路のタイミング制御に基
   づき、CRTコントローラからの表示アドレス信
   号を前記アクセス期間に変換処理するアドレス変
   換手段と、 前記タイミング制御回路のタイミング制御に基
   づく前記アクセス期間にCPUからのアドレスを
   表示メモリーへまた前記表示データ読出し期間に
   上記アドレス変換手段からの表示アドレス信号を
   表示メモリーへ与える様に切換制御する切換手段
   とを備え、 上記表示アドレス信号を前記アクセス期間にア
   ドレス変換して続く表示データ読出し期間に該変
   換したアドレスで表示メモリーをアクセスさせる
   ことにより、表示メモリーの所定領域のデータを
   表示装置の一画面上に、瞬時に分割表示できるよ
   うにしたことを特徴とする画面分割表示制御装
   置。