KR940004554B1 - 평판형 디스플레이장치 - Google Patents
평판형 디스플레이장치 Download PDFInfo
- Publication number
- KR940004554B1 KR940004554B1 KR1019910020695A KR910020695A KR940004554B1 KR 940004554 B1 KR940004554 B1 KR 940004554B1 KR 1019910020695 A KR1019910020695 A KR 1019910020695A KR 910020695 A KR910020695 A KR 910020695A KR 940004554 B1 KR940004554 B1 KR 940004554B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- horizontal
- scan
- generating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 평판형 디스플레이장치의 디스플레이 화면제어 블럭도를 나타내는 것이다.
제2도는 본 발명에 따른 평판형 디스플레이장치의 수평 디스플레이 위치조정회로의 블럭도를 나타내는 것이다.
제3도는 본 발명에 따른 일실시예의 평판형 디스플레이장치의 수평 디스플레이 위치조정회로를 나타내는 것이다.
제4도는 제3도의 회로의 동작을 설명하기 위한 타이밍도를 나타내는 것이다.
본 발명은 평판형 디스플레이장치에 관한 것으로, 특히 평판형 디스플레이장치의 수평 디스플레이 위치조정회로에 관한 것이다.
일반적으로 평판형 디스플레이장치는 화면의 크기를 결정하는 입력모드 형태에 맞는 디스플레이 화면크기로 화면의 좌측 상단부터 디스플레이 되도록 회로장치가 구성되거나, 데이타모드와 스캔모드로 구분하여 볼때, 동일한 데이타모드에 대해 스캔모드의 변화를 받아 들여 수직위치조정이 가능하도록 구성되어 있다. 그러나, 디스플레이 화면크기가 대형화됨에 따라서 특정한 입력모드에만 동작되도록 하기 보다는, 주어지는 입력모드에 따라 디스플레이 화면의 크기가 가능하게 되고, 또한 자동적인 화면의 위치조정이 가능하게 되어야만 한다. 따라서 데이타라인의 수평위치조정이 필연적으로 요구된다.
본 발명의 목적은 입력모드 형태에 따라 디스플레이 화면의 수평위치조정이 가능한 평판형 디스플레이장치의 수평위치 조정회로를 제공하는데 있다.
이와 같은 목적을 달성하기 위하여 본 발명의 평판형 디스플레이장치의 제어회로는 입력신호를 받아 데이타와 관련된 신호들을 발생시키는 데이타변환부와, 상기 데이타에 관련되는 휘도신호를 발생시키는 데이타제어부와, 상기 데이타변환부로부터의 신호에 해당하는 휘도신호를 발생시키는 데이타구동부와, 스캔제어동기신호를 발생시키는 스캔제어부와, 상기 스캔제어부에 의해서 스캔을 구동하는 스캔구동부를 구비한 평판형 디스플레이장치에 있어서, 상기 데이타변환부와 상기 데이타제어부 사이에 데이타의 수평 디스플레이 위치조정을 하는 수평 디스플레이 위치조정회로를 구비한 것을 특징으로 한다.
첨부한 도면을 참조로 하여 본 발명에 따른 평판형 디스플레이장치의 제어회로를 설명하기 전에 종래의 평판형 디스플레이장치의 제어회로를 설명하면 다음과 같다.
제1도는 종래의 평판형 디스플레이장치의 제어회로를 나타내는 것이다.
제1도에 있어서, 입력모드에 따른 인터페이스 입력신호원(1)과, 입력신호를 버퍼링하는 입력신호버퍼부(2)와, 버퍼링된 신호들을 받아 데이타와 관련된 신호들을 발생시키는 데이타변환부(3)와 데이타구동부(4)를 동작시키기 위한 제어신호들을 발생시키는 데이타콘트롤부(5)와, 스캔구동부(6)를 동작시키기 위한 스캔콘트롤 동기신호를 발생시키는 스캔콘트롤부(7)로 구성되어 있다. 그래서 데이타구동부(4)는 입력모드에 의해 결정되어 있는 데이타 갯수와 동일한 수의 래치로 구성되어 있어, 데이타콘트롤부(5)에서 주어지는 쉬프트 래지스터 클럭(shift register clock)과 래치클럭(latch clock)에 의해 데이타용 전극을 구동시키게 된다.
따라서, 특정한 입력모드에만 동작하고, 자동적인 화면의 위치조정이 가능하지 못하였다.
제2도는 본 발명에 따른 평판형 디스플레이장치의 제어회로를 나타내는 것이다.
제2도에 있어서, 수평위치조정회로(12)는 선택회로(8), 래치발생부(9), 래치조정부(10), 수평조정신호발생부(11)로 구성되어 있다. 입력모드에 따라 데이타클럭 변환형태를 선택하는 선택회로(8)와, 선택회로(13)에 의해 결정된 변환데이타 클럭을 받아 수평조정이 필요한 모드인가 아닌가를 선택하는 데이타변환부(14)와 수평조정이 필요한 모드인 경우, 래치발생부(6)는 조정가능영역을 설정하고 그에 따라 결정되는 래치클럭을 받아 수평조정신호발생부(11)에서 변환된 래치클럭을 만들어낸다. 래치조정부(10)에서 동기된 래치클럭은 데이타콘트롤부(5)에 입력된다.
제3도는 본 발명에 따른 평판형 디스플레이장치의 제어회로의 실시예를 나타내는 것이다.
신호(SIG1)은 클럭분주회로(17)의 클럭입력단자(CK)에 입력하여 2분주 또는 4분주하여 출력한다. 멀티플렉서(18)는 단자들(A,B)에 클럭분주회로(17)의 출력신호를 각각 입력하여 선택신호(SEL1)에 의해 선택적으로 출력단자(Z)를 통하여 출력한다. 래치발생부(9)는 4비트 카운터회로들(19,20)과 D플립플롭(21,22)로 구성되어 있다. 즉, 4비트 카운터회로들(19,20)은 멀티플렉서(18)의 출력신호를 클럭입력단자(CK)에 각각 입력하여 출력단자(RC)를 통하여 출력한다. 4비트 카운터회로(29)의 데이타입력단자(BI)는 전원전압에 연결되어 있다.
그리고 4비트 카운터회로들(19,20)의 출력신호는 각각 D플립플롭들(21,22)의 클럭입력단자(CK)에 입력한다. D플립플롭들(21,22)의 데이타입력단자(D)에는 전원전압이 인가된다. 신호(SIG2)는 4비트 카운터회로들(19)의 클리어입력단자()와, 4비트 카운터회로(20)의 로드입력단자(), D플립플롭(21)의 클리어입력단자()에 각각 인가한다. D플립플롭(21)의 출력신호는 4비트 카운터회로(20)의 클리어입력단자(CL)에 입력된다. 수평조정신호발생부(11)는 EXOR게이트(23)와 AND게이트(24)로 구성되어 있다. 즉, 4비트 카운터회로(22)의 출력신호와 신호(SIG2)를 배타논리합하는 EXOR게이트(23)과 EXOR게이트의 출력신호와 멀티플렉서(18)의 출력신호를 입력하여 논리합하여 신호(SIG3)를 출력하는 AND게이트(24)로 구성되어 있다.
래치조정부(10)는 OR게이트(25)와 멀티플렉서(26)으로 구성되어 있다. 즉, 신호들(SIG3,SIG4)을 논리합하는 OR게이트(25)의 출력신호와 신호(SIG4)를 입력하여 선택신호(SIG2)에 의해 선택적으로 신호(SIG5)를 출력하는 멀티플렉서(26)로 구성되어 있다.
제3도의 동작을 제4도의 동작타이밍도를 이용하여 설명하면 다음과 같다.
제4도에 있어서, 수평동기신호(Hsync)에 의해서 인에이블신호(ENA)를 제4도에 도시된 바와 같이 형성하고 신호(SIG1)는 데이타클럭신호(DCLK)를 사용하고, 신호(SIG2)는 인에이블신호(ENA)와 수평동기신호(Hsync)의 배타논리합한 신호이다. 신호(SIG4)는 인에이블신호(ENA)를 그대로 사용하고 신호(SIG3)는 신호들(SIG1,SIG2)에 의해서 제3도의 회로를 통하여 형성된 신호이고, 신호(SIG5)는 신호들(SIG3,SIG4)에 의해서 제3도의 회로를 통하여 형성된 신호이다.
각 신호들의 주기(tT)는 tT(SIG1) 《tT(SIG3) 《tT(SIG4)로 나타내어진다. 여기에서, 최종적으로 사용되는 화면의 크기는 1024×768이고, 입력모드가 640×480이라고 가정하면, 화면의 중심을 맞추기 위해서는 화면의 좌우로 192개의 데이타 라인에 데이타가 실리지 않아야 한다.
주파수분주회로(17)는 신호(SIG1), 즉 데이타출력신호(DCLK)를 2분주 또는 4분주한다. 멀티플렉서(18)는 선택신호(SEL1)에 따라 2분주 또는 4분주된 신호를 출력한다. 선택신호(SEL1)가 "하이"레벨이 되어 4분주된 신호가 출력된다고 하면, 192개의 데이타라인에 해당되는 래치영역을 결정하기 위해, 4분주된 데이타출력을 4비트 카운터(19)에서 카운트한다. D플립플롭(21)은 상기 4비트 카운터(19)가 "1111"을 카운트할때마다 "하이"레벨의 신호를 출력한다. 4비트 카운터(20)은 192가 되기 위해서는 "1111"이 12번 카운트되어야 하므로 "1100"으로 값을 설정하여 두고 다운카운트하여 12가 카운트되면, D플립플롭(22)는 "하이"레벨을 출력한다. 그리고 신호(SIG2)에 의해서 4비트 카운터들(19,20)과 D플립플롭(21,22)는 클리어된다. 또한, 신호(SIG2)와 D플립플롭(22)의 출력신호는 EXOR게이트(23)에 의해 배타논리합되어 "로우"레벨의 신호를 출력한다. 4분주된 데이타클럭신호와 EXOR게이트(23)의 출력신호는 AND게이트(24)에 의해서 논리곱되어 "로우"레벨이 된다. 신호(SIG3)는 무효데이타영역을 결정짓는 신호이다. 그리고 OR게이트(25)는 신호(SIG3)는 유효데이터영역을 결정짓는 신호(SIG4)를 논리합한다. 멀티플렉서(26)는 상기 OR게이트(25)의 출력신호 또는 신호(SIG4)를 선택하여 무효데이타와 유효데이타가 동시에 존재하는 영역을 결정짓는 신호(SIG5)를 출력한다. 그래서 기간(t1)에는 신호(SIG3)를 출력하고 기간(t2)에는 신호(SIG4)를 출력한다.
본 발명에 따른 평판형 디스플레이장치의 제어회로는 특정 입력모드의 데이타 주파수에만 사용되지 않고 다양한 입력모드를 디스플레이 할 수 있다. 또한, 디스플레이 화면에 표시되는 데이타의 수평위치 조정이 가능하므로 디스플레이의 질이 향상된다.
Claims (2)
- 입력신호를 받아 데이타와 관련된 신호들을 발생시키는 데이타변환부와, 상기 데이타에 관련되는 휘도신호를 발생시키는 데이타제어부와, 상기 데이타변환부로부터의 신호에 해당하는 휘도신호를 발생시키는 데이타구동부와, 스캔제어 동기신호를 발생시키는 스캔제어부와, 상기 스캔제어부에 의해서 스캔을 구동하는 스캔구동부를 구비한 평판형 디스플레이장치에 있어서, 상기 데이타변환부와 상기 데이타제어부 사이에 데이타의 수평 디스플레이 위치조정을 하는 수평 디스플레이 위치조정회로를 구비한 것을 특징으로 하는 평판형 디스플레이장치.
- 제1항에 있어서, 상기 수평 디스플레이 위치조정회로는 입력모드에 따라 데이타 클럭변환형태를 선택하는 선택회로와, 상기 선택회로에 의해 결정된 변환데이타 클럭을 받아 수평조정이 필요한 모드인가 아닌가를 선택하는 데이타변환부와, 수평조정이 필요한 모드인 경우, 조정가능영역을 설정하고 그에 따라 결정되는 래치클럭을 입력하는 래치발생부와, 상기 래치발생부로부터의 신호를 입력하여 변환된 래치클럭을 만들어 내는 수평조정신호발생부와, 상기 선택회로와 상기 수평조정신호발생부로 부터의 신호를 입력하여 상기 래치클럭을 조정하여 상기 데이타제어부에 출력하는 래치조정부를 구비한 것을 특징으로 하는 평판형 디스플레이장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910020695A KR940004554B1 (ko) | 1991-11-20 | 1991-11-20 | 평판형 디스플레이장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910020695A KR940004554B1 (ko) | 1991-11-20 | 1991-11-20 | 평판형 디스플레이장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930011672A KR930011672A (ko) | 1993-06-24 |
KR940004554B1 true KR940004554B1 (ko) | 1994-05-25 |
Family
ID=19323131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910020695A KR940004554B1 (ko) | 1991-11-20 | 1991-11-20 | 평판형 디스플레이장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940004554B1 (ko) |
-
1991
- 1991-11-20 KR KR1019910020695A patent/KR940004554B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930011672A (ko) | 1993-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920004826B1 (ko) | 플라즈마 디스플레이 컨트롤러 시스템 | |
US7714854B2 (en) | Method and apparatus for driving liquid crystal display device | |
KR930000455B1 (ko) | 플라즈마 디스플레이 컨트롤 시스템 및 방법 | |
US5049865A (en) | Display apparatus | |
US5103218A (en) | Source electrode driving circuit for matrix type liquid crystal display apparatus | |
US6340970B1 (en) | Liquid crystal display control device, liquid crystal display device using the same, and information processor | |
US7253810B2 (en) | Liquid crystal display having data driver and gate driver | |
KR940002290B1 (ko) | 평판형 화상 표시장치 | |
KR970005937B1 (ko) | 데이타 인에이블 신호 입력시 엘.씨.디 제어신호 출력회로 | |
US20020089484A1 (en) | Method and apparatus for driving liquid crystal display | |
EP0435661A2 (en) | A column electrode driving circuit for a display apparatus | |
KR940004554B1 (ko) | 평판형 디스플레이장치 | |
KR100277367B1 (ko) | 상이한 타임스케일의 신호파형 표시장치 및 방법 | |
KR100339459B1 (ko) | 액정표시장치 | |
JPH11133931A (ja) | 液晶階調表示回路 | |
JPS5913741B2 (ja) | デイスプレイ装置 | |
JPH0443249B2 (ko) | ||
KR100206583B1 (ko) | 액정 표시 장치용 동기신호의 극성 감지회로 | |
JPS6012581A (ja) | 表示装置 | |
JP2891730B2 (ja) | 液晶表示装置と液晶駆動装置 | |
JPH03136094A (ja) | Crt画面の他の2次元画面への変換装置 | |
KR20000018765A (ko) | 동기 신호를 이용한 해상도 검출 장치 및 그 방법 | |
KR890003517B1 (ko) | Crt 문자 발생장치 | |
KR920004991Y1 (ko) | 평판 표시기용 수평 동기신호 제어회로 | |
JP2521651Y2 (ja) | 画像表示装置の表示回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20000429 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |