JPS5913741B2 - デイスプレイ装置 - Google Patents

Description

【発明の詳細な説明】 本発明は陰極線管（ＣＲＴ）アースプレイ装置２５に係
り、特にラスタースキャン型ＣＲＴディスプレイのスキ
ャンモードを切換えられるＣＲＴディスプレイ装置に関
する。

本発明の目的はノンインタレース、インタレースのいず
れのスキャンモードにも対応できる汎用３０性の高いＣ
ＲＴディスプレイ装置を提供する事にある。

本発明の他の目的はスイッチ操作またはプロセッサの指
示によりスキャンモードをダイナミックに切換えること
のできるＣＲＴディスプレイ装置３５を提供する事にあ
る。

本発明の特徴はノンインタレーススキャンのタイミング
発生回路とインタレーススキャンのタイミング発生回路
とスキヤンモードを切換えるスイツチ手段とフイールド
切換回路とによりスキャンモードをダイナミツクに切換
えることである。

従来のＣＲＴデイスプレイ装置はユニツト毎に固定した
スキヤンモードで設計されている。ノンインタレースス
キヤンは表示画面のちらつきがない反面、多文字を表示
するには解像度の高い高価なモニタを必要とする欠点が
ある。一方、インタレーススキャンでは長残光のモニタ
を使えば安価なモニタで表示画面のちらつきも少く多文
字を表示できる利点があり、市場には再タイプのデイス
プレイ装置が出回つている。したがつて、ＬＳ技術など
によつて標準的なデイスプレイコントローラを作る場合
、ノンインタレース、インタレースのいずれのスキヤン
モードにも対応できるように設計すると極めて汎用性の
高いものにすることができる。本発明は以上の点に鑑み
てなされたものであり、以下図面に従つて説明する。

第１図は従来のノンインタレーススキヤン型ＣＲＴデイ
スプレイ装置の例を示している。

図において１０は汎用のプロセツサであり、インタフエ
ース制御回路３０を介してリフレツシユメモリ４０との
間で表示データの出し入れを行う。２０はキーボードで
あり、キーインしたデータがインタフエース装置３０を
介してリフレツシユメモリ４０に書込まれる。

１００はタイミング制御回路であり、その主要部が第２
図に示されている。

第２図において、１１０はクロツク発生器、１２０はド
ツトカウンタであり、１文字の水平ドツト数を規定する
ものである。１３０はキヤラクタカウンタであり、走査
線１本あたりの総キヤラクタ数を規定するものである。

１４０はデコーダであり、水平同期信号１４５を発生す
る。

１５０はラスタカウンタであり、１文字の垂直ドツト数
を規定する。

１６０はラインカウンタであり、１フレームの総ライン
数を規定するものである。

１７０はデコーダであり、垂直同期信号を発生する。

上記、１２０，１３０，１５０、のそれぞれのカウンタ
のキヤリ一信号が次のカウンタのクロツクとなり、クロ
ツク発生器１１０の出力を順次カウントダウンすること
により、ノンインタレーススキヤンに必要なすべてのタ
イミング信号が発生される。第３図は第２図の主要部の
タイムチヤートを示したものである。再び第１図に戻つ
て説明する。

タイミング制御回路からは水平同期信号１４５と垂直同
期信号１７５がＣＲＴ表示器７０に供給され、所定のラ
スタースキンが行われる。また、タイミング制御回路１
００からのキヤラクタカウンタの出力１３５とラインカ
ウンタの出力１６５がアドレス変換器８０に供給され、
その出力８５がリフレツシユメモリ４０の読出しアドレ
スとなる。指定されたアドレスに従つて読出された表示
データ４５はキャラクタジェネレータ５０に供給される
。キャラクタジェネレータには表示データの他にタイミ
ング制御回路１００からラスタアドレス信号１５５が供
給されており、指定されたデータのラスタアドレス毎の
並列ドツトパターン５５が読出され、並一直列変換器６
０に供給される。並一直列変換器６０の出力６５はシリ
マルなビデオ信号であり、ＣＲＴ表示器７０に供給され
、所定の文字表示が行われる。こＸでアドレス変換器８
０とは次のような計算を実行するものであり、例えばＲ
ＯＭと加算器を使つた回路で容易に実現できるものであ
る。

ＭＡ＝ＭＶＡ＋ＨＡここで ｍ：ｌ行あたりの表示文字数 ＶＡ：垂直文字アドレス ＨＡ：水平文字アドレス ところで、インタレーススキヤンを行うためには次のよ
うな制御機能が必要である。

（１）偶数フイールドの垂直同期信号位置に対して奇数
フィールドの垂直同期信号位置をＨ／２だけずらす。

（ただし、Ｈは水平走査時間とする。）これにより、第
４図Ａのノンインタレーススキヤンに対して、同図Ｂの
ようなインタレースラスタスキャンが実行される。（２
）アドレス変換器８０へのラインアドレスをノンインタ
レーススキヤンの２倍の速さで更新する。

（３）偶数フイールドと奇数フイールドでキャラクタジ
ェネレータへのラスタアドレスを切換える。

上記の機能を実現するために、新たにフイールド切換え
回路、Ｈ／２毎にタイミングを出力する２倍水平走査タ
イミング発生回路、垂直同期信号をＨ／２だけシフトす
る垂直信号シフト回路、インタレースラスタカウンタ、
インタレースラインカウンタ、ラスタアドレス切換え回
路が必要である。第５図にフイールド切換え回路とその
タイムチヤートを示す。

図においてラインカウンタ１６０のキャリ一出力１６６
はインバータ２００で反転されてＤ−フリツプフロツプ
（以下、ＦＦと略す）２１０のクロツク端子Ｔに接続さ
れ、そのＱ出力はデータ入力Ｄに接続されているため、
Ｆ／Ｆの出力ＱおよびＯは１フイールド毎に反転して偶
数フイールド信号、奇数フイールド信号を発生する。第
６図Ａ，ｂは２倍水平走査タイミング発生回路とそのタ
イムチヤートを示している。２２０はドツトカウンタ１
２０の出力１２５をクロツクとするカウンタであり、こ
のカウンタはキヤラクタカウンタ１３０の１／２のカウ
ント数でキャリ一出力２２５が出るようになつている。

すなわち、タイムチヤートに示すようにキヤラクタカウ
ンタ１３０のキャリ一出力１３６が周期Ｈであるのに対
して周期Ｈ／２のパルスを発生する。第７図Ａ，ｂは垂
直同期信号をＨ／２だけシフトする垂直信号シフト回路
とそのタイムチヤートを示している。

Ｄ−ＦＦ２４Ｏのデータ入力Ｄに垂直同期信号１７５が
接続され、クロツク入力Ｔにはカウンタ２２０のキヤリ
一出力２２５がインバータ２３０で反転されて加えられ
ている。カウンタ２２０のキャリ一出力２２５は前述の
ようにＨ／２周期のパルスであるため、ＦＦ２４ＯのＱ
出力から垂直同期信号１７５よりＨ／２だけ位相のシフ
トした信号が得られ、この信号はインタレーススキャン
トの時の奇数フィールドの垂直同期信号となる。第８図
ａはインタレースラスタカウンタとインタレースライン
カウンタを示し、第８図ｂにインタレースラスタカウン
タのタイムチヤートを小している。

２５０はキヤラクタカウンタ１３０のキャリ一出力１３
６をクロツクとするインタレースラスタカウンタであり
、ノンインタレースラスタカウンタ１５０の丁度１／２
のカウント数でキヤリ一出力２５６が出るようになつて
いる。

したがつて、ラスタカウンタ１５０が４ビツト時、カウ
ンタ２５０は３ビツトのカウンタである。２６０はカウ
ンタ２５０のキヤリ一出力２５６をクロツクとするイン
タレースラインカウンタであり、ノンインタレースライ
ンカウンタ１６０の２倍の速さでカウントされ、カウン
タ１６０よりも１ビツト多いカウンタである。

第９図は１ラインあたりのテスタ数を１２（ラスタアド
レスＯ〜１１）とした時の各スキヤンモードにおいてキ
ャラクタジェネレータ５０に供給されるラスタアドレス
を示したものである。

ノンラスタスキャンの場合、ラスタカウンタ１５０の出
力ＲＱＯ〜ＲＱ３がそのまＸキャラクタジェネレータに
供給される。一方、インタレーススキャンの場合、図よ
り、明らかなように、偶数フイールドではＲＡＯが常に
゛０゛であり、奇数フィールドではＲＡＯが常に゛１゛
である。

すなわち、ラスタアドレスの２゛ビツトは偶数フイール
ドか奇数フイールドかによつてのみ決まり、ラスタアド
レスの２１〜２３はインタレースラスタカウンタ２５０
の出力ＲＱＯ′〜ＲＱγに同じであることが知れよう。
このことからインタレースの偶数フイールドではキャラ
クタジェネレータ５０の出力は偶数ラスタのデータのみ
が読出され、奇数フイールドでは奇数ラスタのデータの
みが読出されて表示され、偶数、奇数の２フイールドで
もつて完全な文字の表示が行われることが理解される。
第１０図ａは一画面の表示ライン数を１６とした時のノ
ンインタレーススキャンにおけるラインアドレスを小し
、同図ｂはインタレーススキャンの時のラインアドレス
を示す。

すなわち、第８図でも示したようにインタレーススキャ
ンの場合、ラインアドレスはノンインタレースの２倍の
速さで更新されるので、第１１図に示すようにノンイン
タレースで１６行表示できるデイスプレイはインタレー
ススキャンにすることにより３２行の表示が可能になる
。第１２図ａはノンインタレーススキャンの表示例を示
し、同図ｂはインタレーススキャンの表示例を示す。

この図からもノンインタレーススキヤンの１行表示エリ
アにインタレーススキャンでは２行の表示ができること
が理解されよう。第１３図は本発明の一実施例である。

図において、３００はスキャンモードを切換えるスイツ
チであり、このスイツチがオンのとき、インバータ３１
０の出力３１５が”１゛になり、インタレーススキヤン
モードが指定され、スイツチ３００がオフのときはノン
インタレーススキヤンモードが指定される。３２０はラ
インアドレスを切換えるマルチプレクサであり、ノンイ
ンタレースのときラインカウンタ１６０の出力１６５が
、またインタレースのときインタレースラインカウンタ
２６０の出力２６５が出力されてアドレス変換器８０に
供給される。

３３０はキャラクタジェネレータへのラスタアドレスを
切換えるマルチプレクサであり、ノンインタレースの時
はラスタカウンタ１５０の出力１５５が、また、インタ
レースの時はインタレースラスタカウンタ２５０の出力
２５５とフイールド切換回路２１０の出力２１６が出力
され、キャラクタジェネレータ５０へ供給される。

３４０は垂直同期信号を切換えるマルチプレクサであり
、ナンドゲート３５０，３６０による制御で次のような
切換え動作を行う。

すなわち、ノンインタレースのときおよびインタレース
で偶数フイールドのとき、垂直同期信号１７５をＣＲＴ
表示器７０に供給し、インタレースの奇数フイールドの
とき、垂直同期信号１７５に対してＨ／２位相のずれた
垂直同期信号２４５をＣＲＴ表示器、７０に供給する。
なお、リフレツシユメモリ４０はノンインタレース時の
一画面の表示文字数の少くとも２倍の容量を有するもの
である。かくして、モードスイツチ３００を操作する事
により、ノンインタレースまたはインタレースキヤンの
デイスプレイとする事ができるばかりでなく、デイスプ
レイの動作中に必要に応じてインタレーススキャンモー
ドに切換えオペレータへの情報提示量を２倍に増やすこ
とができる。第１４図はスキャンモードを切換える他の
実施例を示している。

図において３７０は１ビツトのスキャンモードレジスタ
であり、プロセツサ１０よりインタフエース制御回路３
０を介してスキヤンモードが指定される。すなわち、レ
ジスタ３７０の出力が゛１”の時、インタレーススキャ
ンモードであり、″０′２の時、ノンインタレーススキ
ヤンモードとなる、このように、プロセツサによりスキ
ャンモードを指定できるようにして、デイスプレイのタ
イミング制御回路をＬＳＩ化すると、より汎用性の高い
ものにすることができるばかりでなく、デイスプレイの
動作中にダイナミツクにスキャンモードを切換えてオペ
レータへの情報提示量を増減できるなど多くの効果が期
待できる。

【図面の簡単な説明】

第１図は従来のＣＲＴデイスプレイ装置、第２図はタイ
ミング制御回路の構成図、第３図はタイミング制御回路
の主要部のタイムチヤート、第４図はラスタースキヤン
の動作を示す図、第５図Ａ，ｂはフイールド切換え回路
とそのタイムチヤート、第６図Ａ，ｂはＨ／２タイミン
グ発生回路とそのタイムチヤート、第７図Ａ，ｂは垂直
同期信号シフト回路とそのタイムチヤート、第８図Ａ，
ｂはインタレースラスタカウンタ、インタレースライン
カウンタおよびそのタイムチヤート、第９図はキャラク
タジェネレータへのラスタアドレスの分類図、第１０図
はＡ，ｂはノンインタレーススキヤンとインタレースス
キヤンにおけるラインアドレスの対比を示す図、第１１
図はインタレーススキャンにより表示行数が２倍に増え
た事を示す図、第１２図Ａ，ｂはノンインタレーススキ
ヤンとインタレーススキャンの場合の文字表示の例、第
１３図は本発明によるＣＲＴデイスプレイ装置の実施例
を示す図、第１４図はスキャンモード切換え回路の他の
実施例を示す図である。 １１０・・．・・・クロック発生器、１２０・・・・・
・ドツトカウンタ、１３０・・・・・・キヤラクタカウ
ンタ、１４０・・・・・・デコーダ、１５０・・・・・
・ラスタカウンタ、１６０・・・・・・ラインカウンタ
、１７０・・・・・・デコーダ、２００・・・・・・イ
ンバータ、２１０・・・・・・フリツプフロップ、２２
０・・・・・・カウンタ、２３０・・・・・−インバー
タ、２４０・・・・・・フリツプフロツプ、２５０，２
６０・・・・・・カウンタ、３００・・・・・・切換ス
イツチ、３１０・・・・・・インバータ、３２０，３３
０，３４０・・・・・・マルチプレクサ、３５０・・・
・・・インバータ。

Claims (1)

1. 【特許請求の範囲】 １ リフレッシュメモリに記憶されているコード化され
   たデータをタイミング制御回路から出力されるタイミン
   グに同期してビデオ信号発生器にくり返し読出し、該ビ
   デオ信号発生器の出力を並直変換器を介して陰極線管に
   印加することにより情報を表示するディスプレイ装置に
   おいて、前記タイミング制御回路内にノンインタレース
   時のタイミング制御回路とインタレース時のタイミング
   制御回路と、該２つのタイミング制御回路のいずれかの
   出力をスキャンモードに応じて選択して出力する切換回
   路とを設け、該切換回路によつて選択された前記いずれ
   かのタイミング制御回路の出力に同期して前記リフレッ
   シュメモリのデータを前記ビデオ信号発生器に読出す如
   く構成したことを特徴とするディスプレイ装置。 ２ 特許請求の範囲第１項記載のディスプレイ装置にお
   いて、前記スキャンモードを出力する切換スイッチを設
   けたことを特徴とするディスプレイ装置。 ３ 特許請求の範囲第１項記載のディスプレイ装置にお
   いて、ノンインタレーススキャンとインタレーススキャ
   ンを切換えるための１ビットのレジスタを備え、該レジ
   スタをプロセッサで書換える事により、スキャンモード
   をダイナミックに切換えられるようにした事を特徴とす
   るディスプレイ装置。 ４ 特許請求の範囲第１項記載のディスプレイ装置にお
   いてノンインタレーススキャンで一画面に表示できる文
   字数の少くとも２倍の容量を持つリフレッシュメモリを
   備え、インタレーススキャン時は二画分のデータを表示
   できるようにした事を特徴とするディスプレイ装置。