KR860001450B1 - 그래픽 디스플레이 시스템 - Google Patents

그래픽 디스플레이 시스템 Download PDF

Info

Publication number
KR860001450B1
KR860001450B1 KR1019830003534A KR830003534A KR860001450B1 KR 860001450 B1 KR860001450 B1 KR 860001450B1 KR 1019830003534 A KR1019830003534 A KR 1019830003534A KR 830003534 A KR830003534 A KR 830003534A KR 860001450 B1 KR860001450 B1 KR 860001450B1
Authority
KR
South Korea
Prior art keywords
memory
period
display
blocks
memory blocks
Prior art date
Application number
KR1019830003534A
Other languages
English (en)
Other versions
KR840008070A (ko
Inventor
요시까즈 요시오까
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
제이. 에이취. 그래디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 제이. 에이취. 그래디 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR840008070A publication Critical patent/KR840008070A/ko
Application granted granted Critical
Publication of KR860001450B1 publication Critical patent/KR860001450B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
    • B62L—BRAKES SPECIALLY ADAPTED FOR CYCLES
    • B62L3/00—Brake-actuating mechanisms; Arrangements thereof
    • B62L3/04—Brake-actuating mechanisms; Arrangements thereof for control by a foot lever
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Abstract

내용 없음.

Description

그래픽 디스플레이 시스템
제1도는 종래의 그래픽 디스플레이 시스템 구성을 표시하는 도면.
제2도는 15인치 CRT에 대한 종래의 리프레시 메모리를 표시하는 도면.
제3도는 12인치 CRT에 대한 종래의 리프레시 메모리를 표시하는 도면.
제4도는 12인치 CRT에 대한 본 발명에 의한 리프레시 메모리의 기억구성을 표시하는 도면.
제5도는 본 발명의 그래픽디스플레이 시스템 구성을 표시하는 도면.
제6도는 타이밍 제어회로를 표시하는 도면.
제7도는 제6도의 타이밍 제어회로의 동작파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 마이크로프로세서 30 : 발진회로
40 : 멀티플렉서 60 : 병렬/직렬변환기
70 : 비디오 제어회로 120 : 타이밍 제어회로
130 : 리프레시 메모리 140, 150 : 분주회로
160 : 레지스터 170 : 카운터
180 : 로드펄스발생회로
본 발명은 라스터 주사형 디스플레이 시스템에 관한 것으로서, 상세하게 말하면 리프레시 메모리의 어드레스 지정이 용이한 한편 스크롤을 할 수 있는 음극선관 그래픽 디스플레이 시스템에 관한 것이다.
라스터 주사방식의 음극선관(이하 CRT라 한다)을 사용한 그래픽 디스플레이 시스템은 각 표시도트 즉, 화소에 대하여 1데이타 비트를 할당하도록한 비트 맵 방식의 리프레시 버퍼 메모리를 사용하는 것이 보통이다. 제1도는 이와같은 그래픽 디스플레이 시스템의 종래의 구성을 도시하고 있다. 리프레시 메모리(50)는 CRT(80)의 스크린에 표시하는 문자 혹은 도형등의 그래픽 패턴의 도트와 1대 1에 대응하는 비디오 도트 데이타를 기억한다.
리프레시 메모리(50)는 마이크로프로세서(MPU)(10) 또는 CRT 콘트롤러 (CRTC)(20)에 의해 어드레스된다. MPU(10)로 부터의 어드레스 및 CRTC(20)로 부터의 표시 어드레스는 멀티플렉서 (40)를 거쳐 리프레시 메모리(50)에 주어진다. 발진회로 (OSC)(30)의 출력은 클럭회로(32)에 주어져, 클럭회로(32)는 CRTC(20)로 클럭회로(CLK)를 준다. MPU(10)는 어드레스 버스에 어드레스를 주어 데이타버스를 거쳐 리프레시 메모리(50)에 대하여 데이타를 독해하여 써넣기를 한다.
CRTC(20)는 표시동작기간에 리프레시 메모리(50)에 표시 어드레스를 주어, 비디오 도트 데이타를 차례로 독해한다. CRTC(20)에 의해 리프레시 메모리(50)로 부터 독해된 비디오 도트 데이타는 병렬/직렬 변환기 (P/S)(60)에 주어져 직렬화되어 비디오제어회로(70)를 거쳐 CRT(80)에 주어진다. CRTC(20)는 수평동기신호 (HS)및 수직동기 신호(VH)를 비디오 제어회로(70)에 공급한다.
이와 같은 그래픽 디스플레이에 있어서 표시되는 도트수는 CRT의 칫수에 의해 달라지고 예를들면 15인치 CRT에서는 X(수평) 방향으로 1024도트 Y(수직)방향으로 768도트 표시하고 12인치 CRT에서는 X방향으로 720도트, Y방향으로 512도트 표시한다. 따라서 15인치 CRT의 경우 리프레시 메모리는 1024×768비트의 비디오 도트 데이타를 기억하고, 12인치 CRT의 경우 리프레시 메모리는 720×512 비트의 비디오도트 데이타를 기억한다.
MPU(10)로서 16비트의 마이크로프로세서를 사용한 경우는 리프레시 메모리(50)의 기억영역을 1×16비트의 기억 블럭으로 분할하고 기억블럭 단위로 어드레스하는 것이 유리하다. 15인치 CRT의 경우 1수평주사선은 1,024개의 도트를 포함하고 각 수평선은 각기 16개의 도트를 포함한 64개의 선세그멘트 즉 표시정보 단위로 분할되므로 각 수평주사선의 기간에는 리프레시 메모리(50)로부터 64래의 기억 블럭을 독해할 필요가 있다. 이에대하여 12인치 CRT의 경우는 1수평주사선으로써 720개의 도트가 표시되므로 각 수평선은 각기 16개의 도트를 포함하는 45개의 선 세그멘트로 분할되어, 따라서 각 수평주사선의 기간에는 리프레시 메모리로부터 45개의 기억 블럭을 독해할 필요가 있다.
이와같이 리프레시 메모리에 비디오 도트데이타를 기억하고 기억블럭단위로 리프레시 메모리를 어드레스하는 그래픽 디스플레이에 있어서 기억블럭에 연속하는 어드레스를 할당한 경우는 주사선당의 선 세그멘트의 수에 따라서 각 주사선마다에 독해되어야할 기억 블럭의 수가 2의 누승(2×2×2)에 의해 나타나게 되지않을 때는 어드레스의 계산이 대단히 번잡하게되는 문제가 있다. 다음에 제2도 및 제3도를 참조하여 이 문제에 대하여 설명한다.
제2도 및 제3도는 각기 15인치 CRT 및 12인치 CRT에 대한 리프레시 메모리를 도시하고 있다. 각기의 리프레시 메모리의 기억영역은 1×16비트의 기억블럭으로 분할되어 기억블럭단위로 어드레스된다. 기억블럭은 0.1…로 표시되는 것 같이 연속하는 어드레스를 할당하고 있고 표시동작기간에는 CRT에 의해 어드레스의 순서에 따라 차례로 독해된다.
지금 마이크로프로세서로 부터 각기의 리프레시 메모리의 기억블럭 A,B,C,D를 액세스하고 참조번호(90)로 표시하는 것 같이 기억블럭 A,B,C,D의 소정의 비트를 1에 셋트하는 경우를 생각하여본다. 이것은 기억블럭 A,B,C,D에 대응하는 선세그멘트의 소정의 도트를 온으로하여 수직인봉을 표시하는 경우에 대응한다. 이 경우는 데이타를 써넣기 위해 기억블럭 A,B,C,D를 차례로 액세스할 필요가 있다. 기억블럭의 어드레스는 연속하고 있으므로 기억블럭 (B)의 어드레스는 기억블럭(A)의 어드레스에 주사선당의기억블럭수를 더한것으로 되고 기억블럭 (C)의 어드레스는 기억블럭 (B)의 어드레스에 주사선당의 기억블럭 수를 더한것으로 되어 이하같음.
제2도의 경우 주사선당의 선세그멘트 수 따라서 기억블럭수는 64=26으로 2의 누승에 의해 나타내게 된다. 2진수로 나타내면 26은 1,000,000이다. 따라서 기억블럭 B,C,D의 어드레스는 각기 기억블럭 A,B,C의 어드레스에 2진수 1,000,000를 덧셈하므로서 간단하게 얻을 수가 있다. 바꿔말하면 기억블럭(A)의 어드레스의하위(6)비트를 변경하지 않고 7번째의 비트에 2진 1을 더하는 것만으로 기억블럭 B,C,D의 어드레스를 얻을 수가 있다. 또한 임의의 기억블럭의 어드레스도 간단하게 구할 수가 있다. 예를들면 기억블럭(A)이 Y번째의 거억블럭행의 X번째라고 하면 기억블럭(A)의 2진어드레스는 Y,26+X에 의해간단하게 구할 수가 있다.
이것에 대하여 제3도의 경우 주사선당의 기억블럭수는 45이고, 2의 누승에 의해 나타낼 수 없다. 2진수로 나타내면 45는 101101이고 따라서 기억블럭B,C,D의 어드레스를 구하기 위해서는 기억블럭A,B,C의 어드레스에 각기 2진수 101101을 덧셈하는 계산을 하지 않으면 안되며 어드레스 계산이 대단히 번거롭게 된다. 당연 임의의 기억블럭의 2진 어드레스를 구하는 경우도 복잡한 계산이 필요하게 된다. 또한 15인치 CRT와 12인치 CRT에서는 어드레스의 계산방법이 다르므로 CRT의 칫수에 따라 별개의 전용 프로그램을 준비하지 않으면 안된다.
다시 제2도 및 제3도와 같이 CRT 스크린의 표시도트수와 대응하는 비트용량의 리프레시 메모리를 사용한 경우는 리프레시 메모리의 데이타를 하나 하나 고쳐 쓰지않으면 스크롤을 달성할 수 없다. 리프레시 메모리의 데이타를 하나하나 다시 쓰는 것은 프로그램의 부담을 크게하므로 하드웨어로 간단하게 스크롤을 달성할 수 있는 것이 바람직스럽다.
따라서 본 발명의 목적은 주사선당의 선 세그멘트 즉 표시정보단위의 수가 2의 누승에 의해 나타낼수 없는 것 같은 그래픽 디스플레이에 있어서 리프레시 메모리의 기억블럭의 어드레스 지정을 용이하게 하기위한 기술을 제공하는 것이다.
본 발명의 다른 목적은 주사선에 대해서 선세그멘트 수가 2의 누승에 의해 나타낼 수 없는 것 같은 그래픽 디스플레이에 있어서 리프레시 메모리의 기억블럭의 어드레스 지정을 용이하게 하는 한편 스크롤을 달성하는 것이다.
본 발명은 주사선에 대하여 선세그멘트수를 M(M는 2의 누승에 의해 나타낼 수 없는 1보다 큰 정수)로 하였을 때 주사선당 N개( N는 M보다도 큰 한편 2의 누승에 의해 나타낼 수 있는 정수)의 기억블럭이 있는 리프레시 메모리를 사용하여 각 주사선 주기의 표시기간에 M개의 기억블럭을 액세스하고 비표시기간에 (N-M)개의 기억블럭을 액세스하는 것이다. 기억블럭에는 연속하는 어드레스가 할당된다. 본 발명에 의하면 리프레시 메모리의 기점 어드레스 즉 표시개시 어드레스를 변경하므로서 스크롤을 얻을 수가 있다.
다음에 본 발명의 양호한 실시예에 대하여 설명한다. 제4도는 720×512도트를 표시하는 12인치 CRT를 사용한 경우의 본 발명에 의한 리프레시 메모리의 기억구성을 예시하고 있다. 리프레시 메모리(100)의 기억영역은 1×16비트의 기억블럭으로 나누어지는 한편 기억블럭은 연속하는 어드레스를 할당하고 있다. 이예에서는 각 주사선 주기에서 실제로 표시를 위해 사용되는 선세그멘트 따라서 기점 어드레스를 0으로했을 때는 영역 110의 부분이 CRT 스크린에 표시된다. 각 수평주사선 주기의 표시기간에 CRT 콘트롤러(CRTC)는 M개의 기억블럭을 액세스하고 비표시기간에 (N-M)개의 기억블럭을 액세스한다. 이와 같이 각 주사선의 선세그멘트 수가 2의 누승이 아닌 경우에 주사선당 2의 누승개의 기억블럭이 있는 리프레시 메모리를 사용하여 기억블럭의 어드레스를 연속시키므로서 제2도에서 말한것과 같은 어드레스 지정방식을 사용할 수 있게된다. 또한 제4도의 리프레시 메모리에 있어서 64×768개의 기억블럭을 사용하면 프로그램을 변경함이 없이 15인치 CRT에서 표시를 행하게 할 수도 있다. 제4도에서는 X방향으로 64개의 기억블럭 Y방향으로 1,024개의 기억블럭이 표시되어 있으나 Y방향의 기억블럭 수는 반드시 2의 누승일 필요는 없고 수평주사선의 수 이상이면 된다.
제5도는 본 발명의 그래픽 디스플레이 시스템을 예시하고 있다. 제1도와 제5도의 구성의 주된 상이점은 제5도에서는 제4도에서 설명한 것과 같이 주사선당 2의 누승이 아닌 M개의 선세그멘트를 표시하는 CRT 디스플레이를 위한 리프레시 메모리로서 주사선당 2의 누승인 N개의 기억블럭이 있는 리프레시 메모리(130)를 포함하는 것 및 CRT(20)로의 기본 클럭 (CLK)의 주파수를 절환하는 타이밍 제어회로(120)를 포함하는 것이다.
마이크로프로세서(MPU)(10)는 예를들면 16비트 마이크로프로세서인 인텔(Intel)사의 상품형번 iAPX-86이며 CRT(20)는 히다찌 세이사꾸소사의 상품형변 HD 46505SP-2이다.
CRT(20)는 CRT(80)에서 표시를 만들기 위한 여러가지 동작조건 예를들면 수평주기, 수평주사선의 수, 각 주사선에서 액세스되어야할 기억블럭의 수를 MPU(10)에 의해 초기설정이 가능하다. 제3도의 리프레시 메모리를 사용하는 동래의 경우 각 주사선에서 액세스되는 기억블럭의 수는 45에 설정되어 있었으나 제4도의 리프레시 메모리를 사용하는 본 발명의 실시예의 경우 각 주사선에서 액세스되는 기억블럭의 수는 64에 설정된다. 그러나 본 발명의 경우는 CRT(80)의 수평주기와 각 수평주사선에서의 리프레시 메모리 액세스 시간과의 타이밍이 맞지 않게되는 문제가 있다. 즉12인치 CRT(80)에 720×512도트를 표시하는데 적합한 동작조건에서는 수평주기(T)는 예를들면 45.6㎲이다. 한편 표시기간에 각선세그멘트 마다에 하나의 기억블럭을 액세스하여 표시하는 데 800㎱ 걸리므로 실제로 표시되어야할 45개의 기억블럭의 액세스시간은 800㎱×45=36㎲로 되어 나머지 시간 45.6-36=9.6㎲은 나머지 19개의 기억블럭을 액세스하는데 불충분하다. 바꿔말하면 각 수평주기의 표시기간을 TD비표시기간을 TB로 하고 제4도와 같이 M=45N=64로 하였을 때는 [TD/M]>[TB/CN-M)]로 되어 CRTC(20)의 리프레시 메모리 액세스 속도가 일정할 경우는 각 수평주사선에서 64개의 기억블럭을 액세스할 수 없게 된다.
본 발명은 타이밍 제어회로(120)에 의해 표시기간 TH와 비표시기간 TB로써 CRTC(20)으로의 기본 클럭(CLK)의 주파수를 절환 한다. 이 예에서는 CRT(20)로의 클럭 (CLK)은 TB의 기간에 주기 800ns(주파수 1.25MHz)로 되어 TB의 기간에 주기 400ns(주파수 2.5MHz)로 된다. CRT(20)는 클럭신호(CLK)의 1주기로 하나의 기억블럭을 액세스하므로 기억블럭은 비표시기간에 표시기간의 2배의 속도로액세스된다. 따라서 비표시기간에는 19개의 기억블럭이 400ns×19=7.6㎲로 액세스된다. 따라서 CRT(20)는 각수평주사에 있어서 36㎲+7.6㎲=43.6㎲로 64개의 기억블럭을 액세스한다. CRT(20)는 클럭펄스(CLK)의 수에 의해 액세스된 기억블럭의 수를 판정한다. 또한 수평주기의 나머지의 시간 45.6㎲-43.6㎲-43.6㎲=2㎲는 동기를 위해 사용된다.
제6도는 타이밍 제어회로(120), 제7도는 그 동작파형을 도시하고 있다. 발진회로(OSC)(30)는 20MHz의 신호를 발생하고 그 신호는 분주회로(140)(150)에 의해 각기 주기 400ns, 800ns의 클럭신호로 변환된다. 주기 800ns의 클럭신호는 제7도의 파형(A)에 표시되어 주기 400ns의 클럭신호는 파형(B)에 표시되어 있다. 레지스터(160)에는 표시기간 TD의 사이에 45개의 기억블럭을 액세스하는데 필요한 800ns의 클럭펄스수 45가 프리셋트되어 이 카운트값은 각 표시기간 TD의 개시전에 로드 펄스에 의해 카운터(170)에 로드된다. 로드 펄스발생회로(180)는 CRTC(20)로부터 발생되는 수평동기신호(HS)(파형 C)및 주기 400ns의 클럭 신호를 수신하여 파형(D)에 표시하는 바와같이 수평동기신호(HS)의 동작종료를 기점으로하여 800ns의 후에 지속시간 800ns의 로레벨을 발생하고 로드펄스를 준다. 파형 (C)의 TH는 1수평 주기의 길이를 나타내고 있다.
카운터(170)에 로드된 카운트치는 800ns의 클럭펄스에 의해 카운트다운된다. 카운터(170)는 카운트값이 로드되었을 때 하이레벨을 발생하고 0까지 카운트다운 되었을 때 로레벨을 발생한다(파형 E). 카운터 출력은 인버터회로(I1)를 거쳐 AND회로(A1)에 인가됨과 함께 AND회로 (A2)에 인가된 AND회로 (A1)(A2)는 각기 400ns, 800ns의 클럭펄스를 또하나의입력으로서 수신한다. 따라서 카운터(170)의 출력이 하이레벨의 사이는 800ns의 클럭펄스가 OR회로를 거쳐 CRTC(20)로 게이트되어 로레벨의 사이는 400ns의 클럭펄스가 CRTC(20)로 게이트된다. 따라서 CRTC(20)에는 파형(F)의 클럭신호(CLK)가 인가된다. 따라서 각 주사선에서 표시되어야할 45개의 기억블럭은 800ns의 클럭펄스로 독해되어 나머지의 19개의 기억블럭은 400ns의 클럭펄스로 독해된다. 카운터(170)의 출력은 인버터(12)에 의해 반전되어, 비디오 제어회로로 브래킹 신호로서 공급된다(파형 G). 따라서 각 주사선주기중 45개의 기억블럭이 독해되는 기간 TD(36㎲)에는 표시가 허용되고 나머지의 기간TB(9.6㎲)에는 표시가 금지된다.
CRTC(20)는 표시개시 어드레스 레지스터(DSAR)(제5도)가 있고 이 레지스터(DSAR)에는 최초의 수평주사에 있어서 최초에 액세스되어야할 리프레시 메모리 기억블럭의 어드레스가 MPU(10)로 부터 셋트된다. CRTC(20)는 표시개시 어드레스 레지스터(DSAR)에 셋트된 어드레스를 기점으로하여 기억블럭을 연속적으로 어드레스한다. 이 예에서는 CRTC(20)는 64×512개의 기억블럭을 연속적으로 어드레스한다. 제4도와 같이 64×1,024의 기억블럭이 있는 리프레시 메모리(100)를 사용, 그중 45×512의 기억블럭을 표시하는 경우는 X,Y 양방향에서 여분의 메모리 스페이스가 얻어져, 따라서 표시개시 어드레스레지스터(DSAR)의 기점 어드레스를 바꾸므로서 X,Y양 방향에서 간단하게 스크롤을 얻을 수가 있다. X방향의 645개의 기억블럭은 6비트로 지정되고 Y방향의 1024행은 10비트로 지정되므로 임의의 기억블럭은 X의 6비트를 하위에 두어 Y의 10비트를 상위에둔 16비트로 지정할 수있다. 따라서 기점어드레스 비트를올 제로로 한때에는 제4도의 영역(110)이 표시되어 기점어드레스의 상위 10비트를 올 재료로 하여 하위비트의 값을 바꾸었을 때는 X방향으로 스크롤 되고, 하위 9비트를 올 제로로 하여 상위 비트이 값을 바꾸었을 때는 Y방향을 스크로 되며 양쪽을 바꾸었을 때는 경사방향으로 스크롤 된다.

Claims (2)

  1. 각 주사선에 있어서 M개(여기서 M은 2의 누승에 의해 나타낼수 없는 1보다 큰 정수)의 선세그멘트를 표시하는 라스터 주사형 디스플레이 장치와 이 디스플레이 장치의 각 주사선마다 N개(여기서 N은 M보다 크고 2의 누승에 의해 나타낼 수 있는 덩수)의 기억블럭이 있는 리프레시 메모리가 있어 상기 기억블럭은 연속하는 어드레스가 할당되어 있는 한편 각기 하나의 상기 선세그멘트에 대한 비디오 데이타를 기억할 수 있는 것과 각 주사선 주기의 표시기간에 M개의 기억블럭을 액세스하여 비표시기간에 (N-M)개의 기억블럭을 액세스하는 수단과, 각 주사선 주기에 있어서 M개의 기억블럭이 액세스된 것을 검출하는 카운터수단을 포함하며, 이 검출에 응답하여(N-M)개의 기억블럭의 액세스의 동안 상기 디스플레이 장치의 표시를 금지하는 제어수단이 있는 그래픽 디스플레이 시스템.
  2. 제1항에 의한 그래픽 디스플레이 시스템에 있어서, 각 주사선 주기의 표시기간을 TD비표시기간을 TB로 하였을 때 [TD/M>[TB/N-M)]이고 상기 제어수단은 기간 TB의 동안에 (N-M)개의 기억블럭의 액세스가 완료하도록 상기 카운터 수단에 응답하여 상기 액세스수단으로의 클럭주파수를 절환하는 것을 특징으로 하는 그래픽디스플레이 시스템.
KR1019830003534A 1983-02-24 1983-07-29 그래픽 디스플레이 시스템 KR860001450B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28635 1983-02-24
JP58028635A JPS59159196A (ja) 1983-02-24 1983-02-24 グラフイツク・デイスプレイ・システム

Publications (2)

Publication Number Publication Date
KR840008070A KR840008070A (ko) 1984-12-12
KR860001450B1 true KR860001450B1 (ko) 1986-09-25

Family

ID=12253992

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830003534A KR860001450B1 (ko) 1983-02-24 1983-07-29 그래픽 디스플레이 시스템

Country Status (8)

Country Link
US (1) US4617564A (ko)
EP (1) EP0120142B1 (ko)
JP (1) JPS59159196A (ko)
KR (1) KR860001450B1 (ko)
BR (1) BR8400757A (ko)
DE (1) DE3380712D1 (ko)
HK (1) HK20490A (ko)
PH (1) PH23858A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4755810A (en) * 1985-04-05 1988-07-05 Tektronix, Inc. Frame buffer memory
US4769637A (en) * 1985-11-26 1988-09-06 Digital Equipment Corporation Video display control circuit arrangement
US4780709A (en) * 1986-02-10 1988-10-25 Intel Corporation Display processor
JP2829958B2 (ja) * 1988-01-27 1998-12-02 ソニー株式会社 タイトル画像挿入装置
GB9021920D0 (en) * 1990-10-09 1990-11-21 Texas Instruments Ltd Improvements in or relating to raster-scanned displays
US5170251A (en) * 1991-05-16 1992-12-08 Sony Corporation Of America Method and apparatus for storing high definition video data for interlace or progressive access
KR950005650B1 (ko) * 1992-10-29 1995-05-27 대우전자주식회사 어드레스 변환 방법 및 장치
DE69430982T2 (de) * 1993-12-09 2003-03-13 Sun Microsystems Inc Verschachtelung von Bildelementdaten für eine Darstellungspeicherschnittstelle
US5596376A (en) * 1995-02-16 1997-01-21 C-Cube Microsystems, Inc. Structure and method for a multistandard video encoder including an addressing scheme supporting two banks of memory
JP4181645B2 (ja) * 1996-02-29 2008-11-19 富士通株式会社 データ処理装置
WO2004068974A1 (en) * 2003-02-03 2004-08-19 Panchapagesa Muthuswamy Murali A process of preparing a herbal filler composition for bidi cigarette and the like
JP4753873B2 (ja) * 2004-06-23 2011-08-24 パトレネラ キャピタル リミテッド， エルエルシー メモリ
JP4714590B2 (ja) * 2006-01-23 2011-06-29 パトレネラ キャピタル リミテッド， エルエルシー メモリ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3916402A (en) * 1973-12-17 1975-10-28 Ibm Synchronization of display frames with primary power source
JPS5858674B2 (ja) * 1979-12-20 1983-12-26 日本アイ・ビ−・エム株式会社 陰極線管表示装置
JPS5756885A (en) * 1980-09-22 1982-04-05 Nippon Electric Co Video address control device
JPS602669B2 (ja) * 1980-12-24 1985-01-23 松下電器産業株式会社 画面表示装置
US4435703A (en) * 1981-07-06 1984-03-06 Data General Corporation Apparatus and method for simultaneous display of characters of variable size and density

Also Published As

Publication number Publication date
HK20490A (en) 1990-03-23
US4617564A (en) 1986-10-14
EP0120142B1 (en) 1989-10-11
EP0120142A3 (en) 1987-02-25
PH23858A (en) 1989-11-23
JPS59159196A (ja) 1984-09-08
EP0120142A2 (en) 1984-10-03
JPS646478B2 (ko) 1989-02-03
KR840008070A (ko) 1984-12-12
DE3380712D1 (en) 1989-11-16
BR8400757A (pt) 1984-10-02

Similar Documents

Publication Publication Date Title
KR900008068B1 (ko) 표시 데이타의 변환 방법 및 그 장치
US4742344A (en) Digital display system with refresh memory for storing character and field attribute data
US5629717A (en) Display system
US4485378A (en) Display control apparatus
US5610621A (en) Panel display control device
US4203107A (en) Microcomputer terminal system having a list mode operation for the video refresh circuit
KR860001450B1 (ko) 그래픽 디스플레이 시스템
JPH06214550A (ja) コンピュータの出力表示のためのフレームバッファメモリを提供する装置および方法
US4356482A (en) Image pattern control system
EP0002617A2 (en) Method of operating a video game
EP0215984B1 (en) Graphic display apparatus with combined bit buffer and character graphics store
EP0525986A2 (en) Apparatus for fast copying between frame buffers in a double buffered output display system
JPS642955B2 (ko)
US4868554A (en) Display apparatus
US5905483A (en) Display control apparatus
US5329290A (en) Monitor control circuit
US4876533A (en) Method and apparatus for removing an image from a window of a display
US5371513A (en) Apparatus for generating programmable interrupts to indicate display positions in a computer
JPS6236312B2 (ko)
JPS6073674A (ja) デ−タ表示装置
JPS5913741B2 (ja) デイスプレイ装置
JP2623541B2 (ja) 画像処理装置
KR940000603B1 (ko) 디스플레이제어장치
JP3539386B2 (ja) 表示装置および電子機器
JPH02120791A (ja) 強誘電性液晶表示装置および表示制御装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19960828

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee