KR950005650B1

KR950005650B1 - 어드레스 변환 방법 및 장치

Info

Publication number: KR950005650B1
Application number: KR1019920020081A
Authority: KR
Inventors: 권오상
Original assignee: 대우전자주식회사; 배순훈
Priority date: 1992-10-29
Filing date: 1992-10-29
Publication date: 1995-05-27
Also published as: JPH06208615A; JP2677954B2; US5408251A; KR940010796A

Abstract

내용 없음.

Description

어드레스 변환 방법 및 장치

제1도는 종래의 메모리 소자를 어드레싱하는 메모리 장치의 블록도.

제2도는 본 발명에 따른 어드레스 변환의 일예를 도시하는 도면.

제3도는 본 발명에 따른 어드레스 변환 장치의 회로도.

* 도면의 주요부분에 대한 부호의 설명

10, 12, 100 : 어드레스 발생부 14, 140 : 메모리

110 : 어드레스 변환부 112, 114 : 지연부

116, 118, 120, 124 : 멀티플렉서

본 발명은 2차원 구조 데이타의 입력 및 출력을 위한 어드레스 변환 장치 및 방법에 관한 것이다.

종래에는 예를 들어 DSC-HDTV의 규격인 1280×720의 크기의 영상을 처리할 경우, 제1도에 도시된 바와 같이, 수직 어드레스 발생부(10)로부터 발생된 10개의 비트로 이루어진 수직 어드레스(AV) AV[9..0] 및 수평 어드레스 발생부(12)에 발생된 11개의 비트로 이루어진 수평 어드레스(AH) AH[10.0]를 메모리(14)의 물리적 어드레스에 직접 연결하여 사용하였다.

DSC-HDTV에서 1280×720크기의 영상을 처리할때 실제 필요한 메모리는 1280×720으로서 메모리의 크기가 2²⁰이하이면 되지만, 메모리 소자의 물리적 어드레스에 직접 연결함으로써 사용되는 메모리 크기는 2²¹이 된다. 즉, 실제 필요한 메모리용량보다 2배를 더 사용하였다.

따라서, 본 발명의 목적은 2차원 구조 데이타의 메모리 입력/출력을 위한 2차원 어드레스를 직접적으로 실제 메모리 어드레스에 사용할 경우에 나타나는 메모리 사용량의 비효율성을 제거할 수 있는 어드레스 변환 방법 및 장치를 제공함에 있다.

본 발명에 따른 어드레스 변환 방법은 m+1 비트의 수평 어드레스와 n+1 비트의 수직 어드레스로 표시되는 (2^m+x)×(2ⁿ+y)의 영상 데이타를 2^m+n+1크기의 메모리에 쓰거나 또는 상기 메모리로부터 상기 영상데이타를 읽기 위하여, x가 2^m-2이하이고, y가 2^n-1이하일 경우, 상기 (2^m+x)×(2ⁿ+y)를 전개하여 얻어지는 제1항 2^m+n, 제2항 2^my, 제3항 x2ⁿ및 제4항 xy에서 요구되는 각 메모리 크기 2^m+n, 2^m+n-1, 2^m+n-2및 2^m+n-3에 따라서 메모리 영역을 할당하고, 소정의 제어 신호 및 상기 수평 및 수직 어드레스에 따라서 할당된 상기 메모리 영역을 어드레싱할 수 있는 새로운 어드레스를 발생시킨다. 상기 소정의 제어 신호는 상기 수평 어드레스 및 수직 어드레스의 최상위 비트를 이용한다.

본 발명에 따른 어드레스 변환 장치는 (2^m+x)×(2ⁿ+y)의 영상 데이타를 2^m+n-1크기의 메모리에 쓰거나 또는 상기 메모리로부터 상기 영상 데이타를 읽기 위하여, 상기 영상 데이타의 m+1 비트의 수평 어드레스 및 n+1 비트의 수직 어드레스를 발생시키는 어드레스 발생수단과, x가 2^m-2이하이고 y가 2^n-1이하일 경우, 상기 (2^m+x)×(2ⁿ+y)를 전개하여 얻어지는 제1항 2^m+n, 제2항 2^my, 제3항 x2ⁿ및 제4항 xy에서 요구되는 각 메모리 크기 2^m+n, 2^m+n-1, 2^m+n-2및 2^m+n-3에 따라서 메모리 영역을 할당하고, 소정의 제어신호 및 상기 수평 및 수직 어드레스에 따라서 할당된 상기 메모리 영역을 어드레싱할 수 있는 새로운 어드레스를 발생시키는 어드레스 변환 수단을 포함한다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 어드레스 변환의 일예를 도시한다.

처리하고자 하는 2차원 영상 데이타가 p×q(예를 들면, DSC-HDTV일 경우 1280×720일 경우, 이를 (2^m+x)×(2ⁿ+y)로 표현할 수 있다. 여기에서, 2^m+x는 m+1 비트의 수평 어드레스로서, 2ⁿ+y는 n+1비트의 수직 어드레스로 나타낸다. 본 발명에 적용할 수 있는 데이타 규격을 알아보기 위하여, (2^m+x)×(2ⁿ+y)를 전개하면 다음과 같다.

(2^m+x)×(2ⁿ+y)=2^m+n+2^my+x2ⁿ+xy (1)

이때, x 및 y의 크기가 x≤2^m-2, y≤2^n-1일 경우, 식(1)은 다음과 같다.

(2^m+x)×(2ⁿ+y)≤2^m+n+2^m+n-1+2^m+n-2+2^m+n-3(2)

식(2)로부터 알 수 있는 점은, 전개된 4개의 항 중에서 제1항은 2^m+n비트의 메모리 용량으로 표현가능하며, 제2항은 제1항에서 필요한 메모리 용량의 1/2인 2^m+n-1비트의 메모리로써 표현가능하며, 제3항은 제2항에서 필요한 메모리 용량이 1/2인 2^m+n-2비트의 메모리로써 표현 가능하며, 제4항은 제3항에서 필요한 메모리 용량의 1/2인 2^m+n-3비트의 메모리로써 표현 가능하다는 점이다.

따라서, 영상 데이타를 처리하는데 필요한 실제적인 전체적인 메모리 용량은 2^m+n-1로서 충분하다(종래의 방법으로는 2^m+1×2ⁿ⁺¹=2^m+n+2로서 본 발명에서 제시하는 방법보다 2배 많은 메모리 용량이 필요하였다).

예를 들면, DSC-HDTV에서 11 비트의 수평 어드레스 AH[10..0]와 10비트의 수직 어드레스 AV[9..0]로 표현되는 1280×720의 영상 데이타 규격을 전술한 방법으로 전개하면 다음과 같다.

1280×720=(2^m+x)×(2ⁿ+y)

=(1024+256)×(512+208)

=(2¹⁰+2⁸)×(2⁹+208)

=2¹⁰×2⁹+2¹⁰×208+2⁸×2⁹+2⁸×208 (3)

여기에서, x, y는 본 발명의 조건 x≤2^m-2, y≤2^n-1을 만족한다.

식(3)에서 전개된 4개의 항 중 제1항(210×29)은 제2도의 (a)에 도시된 바와 같이, 메모리 영역을 할당하는 최상위 비트(0) 및 입력되는 수평 및 수직 어드레스를 대응시키는 나머지 19비트로 어드레스 변환된다. 마찬가지로, 제2항(2¹⁰×208)은 제2도의 (b)에 도시된 바와 같이, 제1항에 할당된 메모리 영역을 제외한 메모리 영역을 새롭게 할당하는 2비트(10) 및 입력되는 수평 및 수직 어드레스를 대응시키는 나머지 18비트로 어드레스 변환된다. 또한 제3항(2⁸×29)은 제2도의 (c)에 도시된 바와 같이, 제1항 및 제2항에 할당된 메모리 영역을 제외한 메모리 영역을 새롭게 할당하는 3비트(110) 및 입력되는 수평 및 수직 어드레스를 대응시키는 나머지 17비트로 어드레스 변환된다. 마지막으로 제4항(2⁸×208)은 제2도의 (d)에 도시된 바와 같이, 이전 3개의 항에 할당된 영역을 제외한 메모리에 새로운 영역을 할당하는 4비트(1110) 또는 (1111) 및 입력되는 수직 및 수평 어드레스를 대응시키는 나머지 어드레스로 변환된다. 여기에서, 제4항의 데이타를 처리할때 메모리 영역을 할당하는 4비트 중 마지막 비트는(제2도의 (d)에서는 0으로 표시되었지만) 무정의 조합(don t care combination)으로 처리된다. 이것은 제4항 이후에 또 다른 메모리 영역을 할당할 필요가 없으므로 제1항, 제2항 및 제3항에서 사용한 메모리를 제외한 남은 메모리를 모두 사용할 수 있다는 의미이다.

제3도는 제2도에서 제시한 방법으로 구현되는 어드레스 변환 장치의 블록도이다.

제3도에 도시된 바와 같이 어드레스 변환 장치는 어드레스 발생부(100), 어드레스 변환부(110), 메모리(140)로 구성된다.

어드레스 발생부(100)는 소정의 2차원 영상 데이타의 수평 및 수직 어드레스를 발생시킨다. 본 실시예에서는 처리하려는 2차원 데이타가 1280×720이므로 11 비트의 수평 어드레스 AH[10..0] 및 10비트의 수직 어드레스 AV[9..0]가 발생된다.

어드레스 변환부(110)는 제2도에 도시된 어드레스 형태로 어드레스 변환하기 위한 4개의 멀티플렉서(116), (118), (120), (124) 및 메모리로 입력되는 각 비트의 어드레싱 시간을 일치시키기 위한 지연부(112), (114)로 구성된다.

메모리(140)는 처리하는 영상 데이타를 기록하기 위한 것으로서, 본 실시예에서 2²⁰비트의 메모리 크기를 가진다.

제2도에 도시된 어드레스 형태를 구현하기 위하여 4개의 멀티플렉서 각 입력단부(In0)는 제2도의 (a)를, 입력단자(IN1)는 제2도의 (b)를, 입력단자(IN3)는 제2도의 (c)를, 입력단자(IN3)는 제2도의 (d)의 어드레스 형태를 나타낸다.

각 입력단자 중 하나를 선택하기 위한 선택 신호(S0, S1)는 표 1과 같다.

[표 1]

어드레스 발생부(100)에서 수직 및 수평 어드레스가 발생하면, 수직 및 수평 어드레스의 최상위 2비트를 선택 신호로 하여 멀티플렉서의 입력단자(IN0-IN3)중 하나를 선택함으로써 각 입력단자에 기설정된 입력신호를 메모리(140)로 출력한다. 이때, 멀티플렉서를 통과하는 어드레스의 시간지연만큼 어드레스(AH[7..0], AV[7..0])를 지연부(112), (114)로 통과시켜 어드레스 시간을 일치시킨다.

본 발명에 따른 어드레스 변환부를 어드레스 발생부와 메모리 사이에 설치함으로써 기존의 메모리 용량을 절반으로 줄일 수 있다.

Claims

m+1 비트의 수평 어드레스와 n+1 비트의 수직 어드레스로 표시되는 ((2^m+x)×(2ⁿ+y)의 영상 데이타를 2^m+n+1크기의 메모리에 쓰거나 또는 상기 메모리로부터 상기 영상 데이타를 읽기 위하여, x가 2^m-2, y가 2^n-1이하일 경우, 상기 (2^m+x)×(2ⁿ+y)를 전개하여 얻어지는 제1항 2^m+n, 제2항 2^my, 제3항 x2ⁿ및 제4항 xy에서 요구되는 각 메모리 크기 2^m+n, 2^m+n-1, 2^m+n-2및 2^m+n-3에 따라서 메모리 영역을 할당하고, 소정의 제어 신호 및 상기 수평 및 수직 어드레스에 따라서 할당된 상기 메모리 영역을 어드레싱할 수 있는 새로운 어드레스를 발생시키는 어드레스 변환 방법.
제1항에 있어서, 상기 소정의 제어 신호는 상기 수평 어드레스 및 수직 어드레스의 최상위 비트를 이용하는 어드레스 변환 방법.
(2^m+x)×(2ⁿ+y)의 영상 데이타를 2^m+n-1크기의 메모리에 쓰거나 또는 상기 메모리로부터 데이타를 읽기 위하여, 상기 영상 데이타의 m+1 비트의 수평 어드레스 및 n+1 비트의 수직 어드레스를 발생시키는 어드레스 발생수단(100)과, x가 2^m-2가, y가 2^n-1이하일 경우, 상기 (2^m+x)×(2ⁿ+y)를 전개하여 얻어지는 제1항 2^m+n, 제2항 2^my, 제3항 x2ⁿ및 제4항 xy에서 요구되는 각 메모리 크기 2^m+n, 2^m+n-1, 2^m+n-2및 2^m+n-3에 따라서 메모리 영역을 할당하고, 소정의 제어 신호 및 상기 수평 및 수직 어드레스에 따라서 할당된 상기 메모리 영역을 어드레싱할 수 있는 새로운 어드레스 변환 수단(110)을 포함하는 메모리 장치.