KR940010796A - 어드레스 변환 방법 및 장치 - Google Patents

어드레스 변환 방법 및 장치 Download PDF

Info

Publication number
KR940010796A
KR940010796A KR1019920020081A KR920020081A KR940010796A KR 940010796 A KR940010796 A KR 940010796A KR 1019920020081 A KR1019920020081 A KR 1019920020081A KR 920020081 A KR920020081 A KR 920020081A KR 940010796 A KR940010796 A KR 940010796A
Authority
KR
South Korea
Prior art keywords
address
memory
horizontal
term
image data
Prior art date
Application number
KR1019920020081A
Other languages
English (en)
Other versions
KR950005650B1 (ko
Inventor
권오상
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019920020081A priority Critical patent/KR950005650B1/ko
Priority to JP5272667A priority patent/JP2677954B2/ja
Priority to US08/146,425 priority patent/US5408251A/en
Publication of KR940010796A publication Critical patent/KR940010796A/ko
Application granted granted Critical
Publication of KR950005650B1 publication Critical patent/KR950005650B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/24—Systems for the transmission of television signals using pulse code modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Memory System (AREA)
  • Television Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 2차원 구조 데이타의 메모리 입력 및 출력을 위한 어드레스 변환 장치에 관한 것으로서, 어드레스 발생부(100)와 메모리(140)사이에 어드레스 변환부(110)를 설치하여, 입력되는 수평 및 수직 어드레스를 소정의 형태로 변환시켜 메모리(140)를 어드레싱한다.

Description

어드레스 변환 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 어드레스 변환의 일예를 도시하는 도면,
제3도는 본 발명에 따른 어드레스 변환 장치의 회로도.

Claims (3)

  1. m+1 비트의 수평 어드레스와 n+1 비트의 수직 어드레스로 표시되는 (2m+x)×(2n+y)의 영상 데이터를 (2m+n+1크기의 메모리에 쓰거나 또는 상기 메모리로부터 상기 영상데이타를 읽기 위하여, x가 2m-2, y가 2n-1)를 전개하여 얻어지는 제1항 2m+n, 제2항 2my, 제3항 x2n, 제4항 xy에서, 요구되는 각 메모리 크기 2m+n, 2m+n-1, 2m+n-2, 및 2m+n-3에 따라서 메모리 영역을 할당하고, 소정의 제어 신호 및 상기 수평 및 수직 어드레스에 따라서 할당된 상기 메모리 영역을 어드레싱할 수 있는 새로운 어드레스를 발생시키는 어드레스 변환방법.
  2. 제1항에 있어서, 상기 소정의 제어신호는 상기 수평 어드레스 및 수직 어드레스의 최상위 비트를 이용하는 어드레스 변환방법.
  3. (2m+x)x(2n+y)의 영상 데이타를 2m+n-1크기의 메모리에 쓰거나 또는 상기 메모리로부터 데이타를 읽기 위하여, 상기 영상데이타의 m+1 비트의 수평 어드레스 및 n+1 비트의 수직 어드레스를 발생시키는 어드레스 발생수단(100)과, x가 2m-2, y가 2n-1이하일 경우, 상기 (2m+x)x(2n+y)를 전개하여 얻어지는 제1항 2m+n제2항 2my, 제3항 x2n, 제4항 xy에서, 요구되는 각 메모리 크기 2m+n, 2m-1, 2m+n-2, 및 2m+n-3에 따라서 메모리 영역을 할당하고, 소정의 제어 신호 및 상기 수평 및 수직 어드레스에 따라서 할당된 상기 메모리 영역을 어드레싱할 수 있는 새로운 어드레스 변환 수단(100)을 포함하는 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920020081A 1992-10-29 1992-10-29 어드레스 변환 방법 및 장치 KR950005650B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920020081A KR950005650B1 (ko) 1992-10-29 1992-10-29 어드레스 변환 방법 및 장치
JP5272667A JP2677954B2 (ja) 1992-10-29 1993-10-29 メモリシステム
US08/146,425 US5408251A (en) 1992-10-29 1993-10-29 Memory system for storing two-dimensional digitized image signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920020081A KR950005650B1 (ko) 1992-10-29 1992-10-29 어드레스 변환 방법 및 장치

Publications (2)

Publication Number Publication Date
KR940010796A true KR940010796A (ko) 1994-05-26
KR950005650B1 KR950005650B1 (ko) 1995-05-27

Family

ID=19342038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920020081A KR950005650B1 (ko) 1992-10-29 1992-10-29 어드레스 변환 방법 및 장치

Country Status (3)

Country Link
US (1) US5408251A (ko)
JP (1) JP2677954B2 (ko)
KR (1) KR950005650B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596376A (en) * 1995-02-16 1997-01-21 C-Cube Microsystems, Inc. Structure and method for a multistandard video encoder including an addressing scheme supporting two banks of memory
US5886705A (en) * 1996-05-17 1999-03-23 Seiko Epson Corporation Texture memory organization based on data locality
US6680738B1 (en) 2002-02-22 2004-01-20 Neomagic Corp. Single-block virtual frame buffer translated to multiple physical blocks for multi-block display refresh generator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3974493A (en) * 1974-04-29 1976-08-10 Vydec, Inc. Cursor find system for the display of a word processing system
US4249172A (en) * 1979-09-04 1981-02-03 Honeywell Information Systems Inc. Row address linking control system for video display terminal
US4404554A (en) * 1980-10-06 1983-09-13 Standard Microsystems Corp. Video address generator and timer for creating a flexible CRT display
GB2130855B (en) * 1982-11-03 1986-06-04 Ferranti Plc Information display system
JPS59159196A (ja) * 1983-02-24 1984-09-08 インタ−ナシヨナル　ビジネス　マシ−ンズ　コ−ポレ−シヨン グラフイツク・デイスプレイ・システム
EP0184547B1 (en) * 1984-12-07 1991-11-21 Dainippon Screen Mfg. Co., Ltd. Processing method of image data and system therefor
JPH0715706B2 (ja) * 1986-03-27 1995-02-22 日本電気株式会社 メモリ制御装置

Also Published As

Publication number Publication date
KR950005650B1 (ko) 1995-05-27
US5408251A (en) 1995-04-18
JP2677954B2 (ja) 1997-11-17
JPH06208615A (ja) 1994-07-26

Similar Documents

Publication Publication Date Title
KR940022553A (ko) 시리얼 메모리
KR840006525A (ko) Ram 데이타 선택회로
KR880008330A (ko) 스테이틱 램의 프리차아지 시스템
KR890007285A (ko) Fifo버퍼 제어기
KR940008488A (ko) 병렬 구조를 갖는 기억 장치
KR850002617A (ko) 마이크로 컴퓨터의 기억페이징 시스템
KR940010796A (ko) 어드레스 변환 방법 및 장치
KR840001977A (ko) 벡터성분 어드레싱을 갖는 디지탈 송신기
KR930006722A (ko) 반도체 기억장치 및 그 출력제어 방법
KR930013999A (ko) 그래픽 콘트롤러의 블록별 레지스터 제어회로
KR860001377A (ko) 영상표시 제어장치
KR940017887A (ko) 동화상 복호 장치
KR900013396A (ko) Dram 콘트롤러
KR910004040A (ko) 비디오신호 데이타를 기억시키는 방법 및 그 방법을 실시하기 위한 회로
KR920001532A (ko) 이중포트메모리장치
JPS57193853A (en) Histogram generating device
KR880008140A (ko) 디지탈 신호 처리용 집적 회로
KR0147666B1 (ko) 비디오 시스템의 화면 생성장치
SU849195A1 (ru) Устройство дл преобразовани информацииВ ВидЕОСигНАл
KR970049392A (ko) 24 bpp 모드에서의 메모리 매핑 방법
ATE18308T1 (de) Verfahren und schaltungsanordnung zur adressierung von adressumsetzungsspeichern.
JPS60162287A (ja) 画像メモリのアクセス処理装置
KR910006909A (ko) 디스플레이 제어장치
KR910010347A (ko) 랜덤 메모리 억세스를 이용한 화상기록장치
KR900003746A (ko) 어드레스 메모리 유니트

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060425

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee