KR940017887A - 동화상 복호 장치 - Google Patents

동화상 복호 장치 Download PDF

Info

Publication number
KR940017887A
KR940017887A KR1019930027779A KR930027779A KR940017887A KR 940017887 A KR940017887 A KR 940017887A KR 1019930027779 A KR1019930027779 A KR 1019930027779A KR 930027779 A KR930027779 A KR 930027779A KR 940017887 A KR940017887 A KR 940017887A
Authority
KR
South Korea
Prior art keywords
address
image
horizontal
upper side
vertical
Prior art date
Application number
KR1019930027779A
Other languages
English (en)
Inventor
히로시 스미히로
히데끼 고야나기
세이이찌 에모또
도루 와다
Original Assignee
오오가 노리오
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오오가 노리오, 소니 가부시끼가이샤 filed Critical 오오가 노리오
Publication of KR940017887A publication Critical patent/KR940017887A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]

Abstract

화상 이미지 상의 수평 어드레스(X)를 하위측(LSB)에, 수직 어드레스(Y)를 상위측(MSB)에 배열하고, 동기형 DRAM의 하위측의 컬럼 어드레스(C) 및 상위측의 로우 어드레스(R)에 대해 상기 수평 어드레스(X) 및 수직 어드레스(Y)를 할당할 때, 뱅크 전환 어드레스(BS)를 상기 수평 어드레스(X)의 최상위 비트와 로우 어드레스(R)의 최하위 비트와의 사이의 BS 할당 범위 내에 위치시킨다.
데이타의 연속 독출이 가능해지고, 고속 억세스를 달성할 수 있으며, 또 데이타 버스의 사용 효율을 향상시킬 수 있다.

Description

동화상 복호 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 동화상(動畵像) 복호 장치의 구성을 도시한 블럭 회로도, 제2도는 동기형(Synchronous) DRAM의 화상 이미지를 도시한 도면, 제3도는 화상 이미지 상의 좌표에서 8×8크기의 데이타 블럭을 도시한 도면, 제4도는 SDRAM의 기본적인 기능을 설명하기 위한 타이밍챠트, 제5도는 본 실시예에 적용되는 SDRAM의 어드레스 할당을 도시한 도면, 제6도는 제5도에 도시한 어드레스 할당의 구체적인 예를 도시한 도면, 제7도는 제6도에 도시한 어드레스 할당을 사용한 SDRAM의 타이밍챠트, 제8도는 제6도에 도시한 어드레스 할당의 구체예에 의한 데이타 출력을 설명하기 위한 도면, 제9도는 제5도에 도시한 어드레스 할당의 구체예를 도시한 도면.

Claims (4)

  1. 화상 메모리에 대해 화상 데이타의 기입/독출을 행하여 동화상의 복호 처리를 행하는 동화상 복호 장치에 있어서, 상기 화상 메모리로서, 복수의 탱크를 가지고 이들 복수의 각 뱅크에 대해 공통의 열 어드레스 및 행 어드레스에 의해 억세스되어 각 뱅크가 뱅크 전환 어드레스에 의해 지정되는 동기형 DRAM을 사용하는 것을 특징으로 하는 동화상 복호 장치.
  2. 제1항에 있어서, 화상 이미지 상의 수평 어드레스를 하위측에, 수직 어드레스를 상위측에 배열하며, 상기 화상 메모리로서 사용되는 상기 동기형 DRAM의 하위측에 열 어드레스 및 상위측의 행 어드레스에 대해 상기 수평 어드레스 및 수직 어드레스를 할당할 때, 상기 뱅크 전환 어드레스 비트를 상기 수평 어드레스의 최상위 비트와 상기 행 어드레스의 최하위 비트 사이에 할당하는 것을 특징으로 하는 동화상 복호 장치.
  3. 제1항에 있어서, 화상 이미지 상의 수평 어드레스를 하위측에, 수직 어드레스를 상위측에 배열하여, 상기 화상 메모리로서 사용되는 상기 동기형 DRAM의 하위측의 열 어드레스 및 상위측의 행 어드레스에 대해 상기 수평 어드레스 및 수직 어드레스를 할당할 때, 상기 뱅크 전환 어드레스 비트를 상기 열 어드레스와 상기 행 어드레스 사이에 할당하는 것을 특징으로 하는 동화상 복호 장치.
  4. 제1항에 있어서, 화상 이미지 상의 수평 어드레스를 하위측에, 수직 어드레스를 상위측에 배열하여, 상기 화상 메모리로서 사용되는 상기 동기형 DRAM의 하위측의 열 어드레스 및 상위측의 행 어드레스에 대해 상기 수평 어드레스 및 수직 어드레스를 할당할 때, 상기 뱅크 전환 어드레스 비트를 상기 수직 어드레스의 최하위 비트에 할당하는 것을 특징으로 하는 동화상 복호 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930027779A 1992-12-01 1993-12-15 동화상 복호 장치 KR940017887A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-334768 1992-12-01
JP33476892A JPH06189292A (ja) 1992-12-15 1992-12-15 動画像復号装置

Publications (1)

Publication Number Publication Date
KR940017887A true KR940017887A (ko) 1994-07-27

Family

ID=18281019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930027779A KR940017887A (ko) 1992-12-01 1993-12-15 동화상 복호 장치

Country Status (5)

Country Link
US (1) US6008850A (ko)
EP (1) EP0602588A3 (ko)
JP (1) JPH06189292A (ko)
KR (1) KR940017887A (ko)
CN (1) CN1091884A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203243B1 (ko) * 1995-07-31 1999-06-15 윤종용 에스디알에이엠에 프레임의 영상신호를 기록하는 방법
JP3686155B2 (ja) * 1996-03-21 2005-08-24 株式会社ルネサステクノロジ 画像復号装置
US6307588B1 (en) * 1997-12-30 2001-10-23 Cognex Corporation Method and apparatus for address expansion in a parallel image processing memory
KR100282389B1 (ko) * 1997-12-31 2001-02-15 구자홍 에이치디티브이 비디오 디코더의 메모리 제어 방법
JP5147102B2 (ja) * 2005-05-30 2013-02-20 株式会社メガチップス メモリアクセス方法
KR101136900B1 (ko) * 2005-06-28 2012-04-20 엘지디스플레이 주식회사 오버 드라이빙 구동장치 및 구동방법
JP5700228B2 (ja) * 2013-03-13 2015-04-15 コニカミノルタ株式会社 メモリ制御装置および画像形成装置
TWI806641B (zh) * 2022-01-11 2023-06-21 旺宏電子股份有限公司 記憶體裝置及其操作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2555141B2 (ja) * 1988-04-15 1996-11-20 株式会社日立製作所 画像処理装置
US5195182A (en) * 1989-04-03 1993-03-16 Eastman Kodak Company Frame buffer architecture for storing sequential data in alternating memory banks
US4967397A (en) * 1989-05-15 1990-10-30 Unisys Corporation Dynamic RAM controller
US5353063A (en) * 1990-04-04 1994-10-04 Canon Kabushiki Kaisha Method and apparatus for processing and/or displaying image data based on control data received with the image data
CA2062200A1 (en) * 1991-03-15 1992-09-16 Stephen C. Purcell Decompression processor for video applications
JP2581341B2 (ja) * 1991-04-26 1997-02-12 日本ビクター株式会社 高能率符号化装置及び復号化装置
AU657510B2 (en) * 1991-05-24 1995-03-16 Apple Inc. Improved image encoding/decoding method and apparatus
US5315388A (en) * 1991-11-19 1994-05-24 General Instrument Corporation Multiple serial access memory for use in feedback systems such as motion compensated television
US5247355A (en) * 1992-06-11 1993-09-21 Northwest Starscan Limited Partnership Gridlocked method and system for video motion compensation

Also Published As

Publication number Publication date
EP0602588A2 (en) 1994-06-22
JPH06189292A (ja) 1994-07-08
US6008850A (en) 1999-12-28
CN1091884A (zh) 1994-09-07
EP0602588A3 (en) 1994-12-07

Similar Documents

Publication Publication Date Title
KR100817057B1 (ko) 동일한 픽셀 데이터 그룹에 포함되는 픽셀 데이터들을메모리의 동일한 뱅크 어드레스로 매핑하는 매핑 방법 및비디오 시스템
ATE36425T1 (de) Bildwiederholspeicher-architektur mit schnellem zugriff fuer eine graphische anzeigeeinrichtung.
KR860004356A (ko) 데이타 처리장치
DE69230188T2 (de) Sequentieller Speicherzugriff
KR920013133A (ko) 출력 디스플레이에 가속화된 수직라인의 기록을 제공하기 위한 vram의 액세스 배열용 방법 및 장치
CA2145365A1 (en) Method for Accessing Banks of DRAM
KR940017887A (ko) 동화상 복호 장치
KR870011615A (ko) 부분 서입 제어장치
KR850002620A (ko) 메모리 억세스 시스템
KR950015141A (ko) 공간 광 변조기용 단일 프레임 디스플레이 메모리 사용 방법
JPS593790A (ja) ダイナミツクメモリ素子を用いた記憶装置
KR920008672A (ko) 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식
KR940010796A (ko) 어드레스 변환 방법 및 장치
KR950033862A (ko) Ram과의 인터페이스 방법 및 장치
KR900015548A (ko) 텔레비젼 영상의 화소 데이타 기억용 기억장치
KR100329768B1 (ko) 마이크로컨트롤러의메모리어드레싱장치
KR960011728A (ko) 메모리 액세스방법 및 장치
JPS54116846A (en) Picture processing memory unit
KR910001640Y1 (ko) D-ram 확장회로
KR0147666B1 (ko) 비디오 시스템의 화면 생성장치
KR900006846A (ko) 캐릭터 출력장치
KR960011763A (ko) 화면용 메모리 제어장치를 구비한 그래픽 시스템
JPH05234370A (ja) 画像メモリのデータ転送方法
KR890008827A (ko) 다이나믹 메모리
KR960016542A (ko) 영상움직임 보상용 디램 제어시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application