KR920008672A - 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식 - Google Patents

영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식 Download PDF

Info

Publication number
KR920008672A
KR920008672A KR1019900017581A KR900017581A KR920008672A KR 920008672 A KR920008672 A KR 920008672A KR 1019900017581 A KR1019900017581 A KR 1019900017581A KR 900017581 A KR900017581 A KR 900017581A KR 920008672 A KR920008672 A KR 920008672A
Authority
KR
South Korea
Prior art keywords
frame data
memory
writing
reading
frame
Prior art date
Application number
KR1019900017581A
Other languages
English (en)
Other versions
KR920009770B1 (ko
Inventor
김용제
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019900017581A priority Critical patent/KR920009770B1/ko
Priority to GB9117389A priority patent/GB2249415A/en
Priority to JP20266891A priority patent/JPH06325566A/ja
Priority to DE19914127280 priority patent/DE4127280A1/de
Publication of KR920008672A publication Critical patent/KR920008672A/ko
Application granted granted Critical
Publication of KR920009770B1 publication Critical patent/KR920009770B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Television Signal Processing For Recording (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용되는 시스템의 일부 구성 블록도.
제2도는 본 발명에 의한 메모리내 프레임 데이타를 기입 및 독출하는 회로의 구성 블럭도.
제3a도 및 제3b도는 각각 종래 및 본 발명에 의한 메모리내 프레임 데이타 어드레싱 방법을 설명하기 위한 메모리의 상세 구성도들.
＊ 도면의 주요부분에 대한 부호의 설명
10 : A/D변환기 20 : TBC
30 : 메모리 소자부 31 : 제1프레임메모리
32 : 제2프레임 메모리 33 : 타이밍 블록
34 : 데이타 선택부 35 : 인버터
40 : 가산기 50 : 프레임콤부

Claims (11)

  1. 영상기록재생장치내에 1프레임 데이타를 기입하고 독출하기 위해 사용되는 소정수 메가바이트 용량의 메모리에 있어서, 상기 메모리를 복수개의 메모리영역으로 분할하는 단계와; 상기 분할된 메모리영역중의 한 영역에 1수평동기신호 구간동안 소정수의 프레임 데이타를 기입 및 독출하는 단계와; 상기 프레임 데이타 기입 및 독출하는 단계가 완료되면 다음 한 메모리영역에 다음 1수평동기신호구간동안 소정수의 프레임 데이타를 반복적으로 기입 및 독출하는 단계를 포함하는 것을 특징으로 하는 영상기록 재생장치에서 메모리내 프레임 데이타 어드레싱 방식.
  2. 제1항에 있어서, 상기 메모리영역 분할단계는 m로우어드레스×n컬럼 어드레스의 서브 메모리영역을 갖는 mㆍn개의 서브메모리영역으로 분할하는 것을 특징으로 하는 프레임 데이타 어드레싱 방식.
  3. 제2항에 있어서, 상기 프레임 데이타 기입 및 독출하는 단계는 상기 분할된 서브메로리영역중의 하나의 영역에 1수평동기신호구간동안 m×n×샘플링비트수의 프레임 데이타를 기입 및 독출하는 것을 특징으로 하는 프레임 데이타 어드레싱 방식.
  4. 제3항에 있어서, 상기 소정수의 프레임 데이타를 반복적으로 기입 및 독출하는 단계는 상기 하나의 서브 메모리영역에 m×n×샘플링비트수의 프레임 데이타의 기입 및 독출이 완료되면 로우어드레스를 1씩 증가시키고 컬럼어드레스를 변경하지 않고 n컬럼당 종속된 모든 로우어드레스영역이 완료될 때까지 기입 및 독출동작을 수행하고, 다음 n컬럼 즉 n＋1에서 2n까지의 컬럼 어드레스에서 상기 기입 및 독출동작을 수행하는 것을 특징으로 하는 프레임 데이타 어드레싱 방식.
  5. 제4항에 있어서, 상기 서브메모리영역은 16×32메모리영역임을 특징으로 하는 프레임 데이타 어드에싱 방식.
  6. 제5항에 있어서, 상기 메모리영역은 512×512메모리 영역임을 특징으로 하는 프레임 데이타 어드에싱 방식.
  7. 영상기록재생장치에서 1프레임 데이타를 기입하고 독출하기 위하여, 상기 1프레임 데이타중의 소정수의 데이타를 기입 및 독출하기 위해 데이타를 저장하는 메모리와; 상기 메모리에 타이밍 제어신호를 공급하는 타이밍 블록부와; 상기 타이밍 블록부로부터의 제어신호에 따라 상기 메모리로부터 기입 및 독출된 데이타를 선택하여 가산기로 공급하는 데이타 선택부로 구성됨을 특징으로 하는 영상기록 재생장치에서 메모리내 프레임 데이타 어드레싱 회로.
  8. 제7항에 있어서, 상기 메모리는 소정용량의 제1 및 제2프레임 메모리로 구성되어 있음을 특징으로 하는 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 회로.
  9. 제8항에 있어서, 상기 제1 및 제2프레임 메모리가 하나가 기입동작을 수행할대 다른 하나는 독출동작을 수행하도록 구성된 것을 특징으로 하는 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 회로.
  10. 제9항에 있어서, 상기 타이밍블록으로부터 제공된 신호를 받아서 상기 제1 및 제2프레임 메모리가 액티브로우동작되도록 상기 타이밍 블록의 출력단에 인버터를 추가로 포함하는 것을 특징으로 하는 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 회로.
  11. 제8항에 있어서, 상기 제1 및 제2프레임 메모리의 용량은 512×512×8비트 즉 2메가바이트임을 특징으로 하는 영상기록재생장치의 메모리내 프레임 데이타 어드레싱 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900017581A 1990-10-31 1990-10-31 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식 KR920009770B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019900017581A KR920009770B1 (ko) 1990-10-31 1990-10-31 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식
GB9117389A GB2249415A (en) 1990-10-31 1991-08-12 Addressing frame data in memory
JP20266891A JPH06325566A (ja) 1990-10-31 1991-08-13 メモリ内フレームデータのアドレシング方式
DE19914127280 DE4127280A1 (de) 1990-10-31 1991-08-17 Adressierverfahren und -schaltung zur bilddatenspeicherung in einem dram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900017581A KR920009770B1 (ko) 1990-10-31 1990-10-31 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식

Publications (2)

Publication Number Publication Date
KR920008672A true KR920008672A (ko) 1992-05-28
KR920009770B1 KR920009770B1 (ko) 1992-10-22

Family

ID=19305469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017581A KR920009770B1 (ko) 1990-10-31 1990-10-31 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식

Country Status (4)

Country Link
JP (1) JPH06325566A (ko)
KR (1) KR920009770B1 (ko)
DE (1) DE4127280A1 (ko)
GB (1) GB2249415A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2267590B (en) * 1992-05-29 1996-03-27 Gold Star Co Memory access delay control circuit for image motion compensation
KR970008412B1 (ko) * 1993-10-15 1997-05-23 엘지반도체 주식회사 디지탈 영상신호 처리용 메모리 시스템
DE19940923A1 (de) * 1999-08-27 2001-03-08 Forschungszentrum Juelich Gmbh Ein-/Ausleseverfahren zur Speicherung/Ausgabe eines Signalmusters unter Verwendung eines dynamischen Halbleiterspeichers
JP4964091B2 (ja) * 2007-10-30 2012-06-27 川崎マイクロエレクトロニクス株式会社 メモリアクセス方法およびメモリ制御装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137377A (ja) * 1982-02-09 1983-08-15 Victor Co Of Japan Ltd デイジタルビデオ信号伝送装置
US4587559A (en) * 1983-03-11 1986-05-06 Welch Allyn, Inc. Refreshing of dynamic memory
EP0249985B1 (en) * 1986-06-20 1993-09-08 Sony Corporation Video memory
DE3913599C1 (en) * 1989-04-25 1990-01-18 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De Intermediate image store e.g. for TV transmission - assigns separate control to each video channel for connection to all memory blocks

Also Published As

Publication number Publication date
DE4127280A1 (de) 1992-05-14
GB2249415A (en) 1992-05-06
DE4127280C2 (ko) 1993-01-07
KR920009770B1 (ko) 1992-10-22
JPH06325566A (ja) 1994-11-25
GB9117389D0 (en) 1991-09-25

Similar Documents

Publication Publication Date Title
KR950004854B1 (ko) 반도체 메모리 장치
KR870010551A (ko) 다이나믹 ram
KR840001729A (ko) 디지탈 테스터 국부 메모리 데이타 저장 시스템
US6035381A (en) Memory device including main memory storage and distinct key storage accessed using only a row address
KR960015587A (ko) 동기 반도체 메모리 장치 및 동기 동적 램의 감지 과정을 제어하는 방법
KR920009112A (ko) 디지탈 통신 단자 전원 보존기술
KR910008725A (ko) 반도체 기억장치 및 그 제어방법
KR870011615A (ko) 부분 서입 제어장치
KR920008672A (ko) 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식
KR880014761A (ko) 직접 메모리 억세스용 데이타 전송 제어장치
JPS593790A (ja) ダイナミツクメモリ素子を用いた記憶装置
KR940017887A (ko) 동화상 복호 장치
US5043825A (en) Intermediate picture field storage system for slow motion playback of video tape recording
KR950033868A (ko) 데이타 처리 장치
JPH0233158B2 (ko)
JPH0782751B2 (ja) 半導体記憶装置
KR900015548A (ko) 텔레비젼 영상의 화소 데이타 기억용 기억장치
SU1399819A1 (ru) Запоминающее устройство с диагональной адресацией
KR100331782B1 (ko) 멀티라이트동작이가능한반도체메모리장치
KR970029178A (ko) 전자 줌을 위한 수평지연 라인 메모리
KR950010594Y1 (ko) 반도체 기억시스템
KR0119516Y1 (ko) 가변속도 기록장치
SU1580375A1 (ru) Устройство дл адресации блоков пам ти
SU982084A1 (ru) Запоминающее устройство с последовательным доступом
SU1211737A1 (ru) Устройство управлени обращением к пам ти

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020930

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee