SU1399819A1

SU1399819A1 - Запоминающее устройство с диагональной адресацией

Info

Publication number: SU1399819A1
Application number: SU864166714A
Authority: SU
Inventors: Евгений Леонидович Полин; Валерий Викторович Шабадаш; Валентина Анатольевна Минченко; Александр Валентинович Дрозд; Владимир Николаевич Лацин
Original assignee: Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Политехнического Института
Priority date: 1986-12-24
Filing date: 1986-12-24
Publication date: 1988-05-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано в качестве оперативной пам ти ортогональной ЭВМ. Целью изобретени вл етс расширение функциональных возможностей устройства за счет варьировани кода начала считываемого разр дного столбца данных. Устройство содержит m блоков 3 пам ти , m сумматоров 1, регистр 4 ввода- вывода и m коммутаторов адреса 2. Цель изобретени достигаетс введением коммутаторов адреса, причем выходы коммутатора адреса каждого предыдущего разр да устройства, начина с первого, соединены с одними входами сумматора следующего разр да , выходы коммутатора адреса последнего разр да подключены к одним входам сумматора первого разр да устройства . 1 ил. с (Л

Description

со со

00

Изобретение относитс к вычислительной технике и может быть использовано в качестве оперативной пам ти ортогональной ЭВМ.

Цель изобретени - расширение области применени устройства за счет варьировани кода начала считываемого разр дного столбца данных.

На чертеже представлена структур- на схема запоминающего устройства с диагональной адресацией.

Устройство содержит m сумматоров 1, m коммутаторов адреса 2, выполненных в виде элементов 2И-2И-2ИЛИ, m блоков пам ти 3 с встроенными адресными дешифраторами, регистр ввода вывода 4, входы кода начала разр дного столбца 5, адресные входы устройства 6, информационные входы-вы- ходы устройства 7, вход 8 записи, вход 9 считывани , вход 10 сдвига вниз, вход 11 сдвига вверх, вход 12 внешнего приёма, вход 13 внутреннего приема.,

Устройство работает следующим образом.

Процедура записи в пам ть. Данные подлежащие записи в пам ть, поступаю на информационные входы-выходы устро ства 7 и при поступлении сигнала Прием внешний 12 помещаютс в сдвиговый регистр ввода-вывода 4, Затем при поступлении сигнала Сдвиг вниз на е разр дов 10, содержимое регист ра циклически сдвигаетс вниз на число разр дов е, определ емое младшими разр дами кода адреса. На входы кода начала разр дного столбца 5 поступает код 111-11, таким образом на входы адресных дешифраторов всех блоков пам ти 3 через злементы 2И-2И-2ИЛИ 2 транслируетс значение адреса, поданно го на адресные входы устройства 6. Далее после поступле- НИН сигнала Запись 8 происходит этап записи, и информаци из сдвигового регистра 4 заноситс в соответствующие чейки блоков пам ти 3.

Процедура считывани горизонталь- ного слова.

На входы задани кода начала разр дного столбца 5 поступает код 111-11. На адресные входы устройства Ь поступает код адреса считываемого слова. Далее после поступлени сигнала Чтение 9 происходит этап считывани и информаци из выбранных чеек блоков пам ти 3 по сигналу Прием

внутренний 13 заноситс в сдвиговый регистр ввода-вывода 4. Дл восстановлени первоначального пор дка элементов слово по сигналу Сдвиг вверх на е разр дов циклически сдвигаетс вверх, аналогично сдвигу при процедуре записи.

Процедура считывани разр дного столбца.

На входы кода начального разр дного столбца 5 поступает унитарный код (все нули и одна единица), причем единица указывает блок пам ти, в чейке которого хранитс первый разр д разр дного столбца. На входы встроенного адресного дешифратора выбранного блока пам ти 3 через элемент 2И-2И-2ИЛИ 2 транслируетс код адреса, поданный на адресные входы устройства 6, а на модули пам ти с последующими номерами - последовательно увеличенный на единицу. Далее происходит этап считывани , и информаци из выбранных чеек блоков пам ти 3 заноситс в сдвиговый регистр ввода-вывода 4. Дл восстановлени первоначального пор дка элементов, слово циклически сдвигаетс вверх, аналогично сдвигу или процедуре считывани горизонтального слова.

Claims

Формула изобретени

Запоминающее устройство с диагональной адресацией, содержащее блоки пам ти, информационные входы и выходы которых соединены с соответствующими выходами и входами регистра ввода-вывода, вход-выход которого вл етс информационным входом-выходом устройства, сумматоры по числу блоков пам ти,

отличающеес

тем, что, с целью расширени области применени устройства за счет варьировани кода начала считываемого разр дного столбца данных, в устройство введены коммутаторы адреса, управл ющие входы и информационные входы первой группы которых вл ютс соответственно входами кода начала разр дного столбца и адресными входами устройства, выходы сумматоров подключены к информационным входам второй группы соответствующих коммутаторов адреса, выходы которых соединены с адресными входами соответствующих блоков пам ти, входы записи и считывани которых объединены и вл ютс

313998

одноименными входами устройства, выходы коммутатора адреса каждого предыдущего разр да устройства, начина с первого, соединены с одними входами сумматора следующего разр да, причем выходы ком1 гутатора адреса последнего разр да подключены к одним

19

входам сумматора первого разр да устройства , другие входы сумматоров вл ютс входом логической единицы устройства , управл ющие входы сдвига вниз, вверх, внутреннего и внешнего приема регистра ввода-вьгаода вл ютс одноименными входами устройства.