SU1361623A1 - Запоминающее устройство - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам, и может най- . .ти применение в мини- и микроЭВМ и Т микропроцессорной технике. Цель изобретени  - повьшение быстродействи  устройства. Устройство содержит блоки 2 пам ти, организованные в физические страницы и зоны, дешифраторы 3 и 4 и регистры 5,  вл ющиес  программно доступными дл  записи. Выигрыш в быстродействии достигаетс  за счет того, что программным способом рабоча  страница пам ти организуетс  таким образом, чтобы в нее входили блоки пам ти из разных физических страниц, содержащие обрабатывающую программу и нужные операнды. В такой странице програьма будет работать, как в обычной нерасширенной пам ти, без переключений. По окончании обработки выбранных блоков 2 ifi

Description

информации можно произвести (оп ть же программным способом) переключение и организовать другую рабочую страницу с другими блоками информации , нужными дл  выполнени  програм1

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам, и может найти применение в мини- и микроЭВМ и микропроцессорной технике.

Цель изобретени  - повышение быстродействи  устройства. ; На чертеже изображена структурна  схема запоминающего устройства.

Устройство содержит матрицу 1 бло ков 2 пам ти. Блоки 2 одного столбца матрицы образуют физическую страницу пам ти, под которой понимаетс  кон- структивно законченный блок с мак- j симальным объемом пам ти, который позвол ет адресовать шина адреса процессора (не показан). Число блоко 2 пам ти в физической странице равно 2 где m - целое число. Блоки 2 пам ти одной строки матрицы образуют зону пам ти. Устройство также содержит первый 3 и второй 4 дешифраторы, регистры 5. Все блоки 2 пам ти в одной зоне занимают одну и ту же часть адресного пространства. Устройство имеет вход 6 записи-считывани  и двунаправленную шину 7 данных, соединенную с информационными входами- выходами блоков 2 пам ти и с информационными входами регистров 5. Причем п-разр дна  шина адреса устройства содержит группу 8 из m старших разр дов и группу 9 из (п - т) младших разр дов.

Блоки 2 пам ти могут иметь различ ную физическую реализацию, но должны иметь два входа выборки, включенных по схеме И. Если блоки пам ти реализованы на элементах полупроводниковой пам ти, которые имеют только один вход выборки (выбор кристалла) то каждый блок пам ти необходимо дополнить двувходовым элементом И, подключенным выходом к входу выборки блока 2 пам ти.

мы. Такие переключени  производ тс  довольно редко и практически не увеличивают времени выполнени  программ по сравнению с нерасширенной пам тью. 1 ил.

0 0 0

5 0 5

5

Дешифратор 4 имеет, кроме информационного , управл ющий вход (например , микросхема К155ИД4 или К555ИД4). На одном из выходов такого дешифратора сигнал по вл етс  только при подаче сигнала на его управл ющий вход. При этом длительность выходного сигнала равна длительности управл ющего (стробирующего) сигнала.

Устройство работает следующим образом.

Перед началом выполнени  прог- раммы, котора  в процессе работы должна обращатьс  к тому или иному блоку 2 пам ти в той или иной зоне накопител , необходимо произвести включение нужных блоков 2 пам ти, т.е. организовать рабочую страницу пам ти. Рабоча  страница содержит 2 блоков пам ти, по одному от.зоны. Это достигаетс  программным способом с помощью регистров 5. Эти регистры  вл ютс  программно доступными дл  записи в них информации. Обращатьс  к регистрам 5 можно или как к внешним устройствам, или как к  чейкам пам ти. В последнем случае каждому регистру присваиваетс  определенный адрес из адресного пространства процессора . В этом случае  чейки в блоках 2 пам ти, имеющие такие же адреса , как и регистры 5. не используютс ,. Дл  записи информации в какой-либо регистр 5 процессор выставл ет на шину адреса код адреса требуемого регистра, на шину 7 данных - унитарный код нужного блока 2 пам ти в соответствующей зоне (код содержит только одну единицу в одном из разр дов , а все остальные разр ды - нули), на вход 6 записи-считывани  подает сигнал записи. При этом на одном из выходов дешифратора 4 фор3136

мируетс  импульс, которьй стробирует запись- кода, выставленного на шину 7 данных, только в один регистр 5, а именно в тот, код адреса которого выставлен -на шину адреса. После этого один из выходов этого регистра , имеет, потенциал логической единицы , а все остальные - потенциал логического нул . Тот блок 2 пам ти дйнной зоны, второй вход выборки которого подключен к возбужденному выходу регистра 5. будем называть полувыбранным. Таким образом, в каждой зоне полувыбранным может быть только один блок 2 пам ти. Описанным способом производитс  включение нужных блоков 2 пам ти во всех остальных зонах.

Устройство позвол ет организовать рабочие страницы пам ти большим числом способом. Так, например, если известное устройство имеет К физических и столько же рабочих страниц пат м ти (К - кратность расширени  пам ти , показывающа , во сколько раз расширенна  пам ть больше пр мо адресуемой ) . то предлагаемое устройство

тлЗ

позвол ет организовать К различных рабочих страниц, у которых от каждой зоны беретс  только один блок пам ти (2 - это число зон). Число блоков 2 пам ти в различных зонах может быть разным.

В процессе выполнени  программы- процессор выставл ет на шину адреса различные коды, младшие (п - т) разр дов кода адреса подаютс  на адресные входы всех бхюков 2 пам ти, а га старших разр дов - на входы дешифратора 3. При этом получает возбуж- дение один из выходов дешифратора 3, а вместе с ним и первые входы выборки всех блоков пам ти одной из зон. Обращение процессора в данной зоне пам ти производитс  к полувыбранному блоку 2 пам ти, который в этом случае становитс  выбранным, так как сигналы логической единицы подаютс  теперь на его оба входа выборки..

Так как в процессе выполнени  программы на шине адреса процессора (и устройства) адреса могут мен тьс  во всем диапазоне адресного пространства , дешифратор 3 всегда будет

ВНИИПИ Заказ 6297/52

Тираж 588 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектна , 4

623

выбирать соответствующую зону пам ти и обращение к ней будет -производитьс  к блоку 2 пам ти, включенноg му в состав рабочей страницы (полувыбранному ) . Если обработка информации в каком-то блоке пам ти какой- либо зоны закончитс , можно взамен его описанным способом включить в

10 состав рабочей страницы новьй блок пам ти и далее производить обработку информации без переключений.

Claims (1)

1. Формула изобретени 

   Запоминающее устройство, содержащее матрицу блоков пам ти, первый дешифратор, регистр, причем входы записи-считывани  блоков пам ти

   объединены и  вл ютс  входом записи- считывани  устройства, информационные входы и выходы блоков пам ти объединены соответственно и  вл ютс  информационными входами и выходами

   устройства соответственно, адресные входы блоков пам ти объединены, входы первого дешифратора  вл ютс  старшими адресными входами устройства , выходы первого дешифратора подключены к первым входам выбора кристалла блоков пам ти соответствующих строк матрицы, отличающее- с   тем, что, с целью повьш1ени  быстродействи  устройства, в него введены второй дешифратор и дополнительные регистры, причем управл ющий вход второго дешифратора подключен к входу записи-считывани  устройства , один из входов второго дешифратора подключены к старшим входам

   адреса устройства, другие входы второго дешифратора и адресные входы блоков пам ти объединены соответственно и  вл ютс  младшими адресными входами устройства, выходы второго . дешифратора подключены к управл ющим входам регистров, информационные входы которых объединены соответственно и подключены к информационным входам и выходам блоков пам ти,  вл ютс  входом выбора блоков пам ти устройства , выходы каждого регистра подключены к вторым входам выбора кристалла блоков пам ти соответствующей

   строки матрицы.

   Тираж 588 Подписное