SU959159A1 - Оперативное запоминающее устройство - Google Patents

Description

(54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относитс  к запоми- . нающим устройствам и может быть использовано -в высокопроизводительных типовых модульных системах сбора и обработки информации.

Известно оперативное запоминающее устройство (ОЗУ) выполненное на микросхемах 527 PV2 Г.

Недостат1ком этого устройства  вл ютс  ограниченные функциональные возможности, что не позвол ет цспользовать его в системах сбора и обработки информации с высокой производительностью . Кроме того, система команд накладывает принципиальные ограничени  на объем пам ти.

Наиболее близким техническим решением к данному изобретению  вл етс  ОЗУ, содержащее накопители, . входные регистры, адресный регистр, мультиплексоры, схему управлени , блоки согласовани , логические элементы .С2 .

Недостатками известного ОЗУ  вл ютс  ограниченные функциональные возможности. В частности, невозможно использовать ОЗУ в качестве, таблийного вычислител  дл  коррекции записанных в него экспериментальных ланных. Кроме того, система команд

и архитектура накладывают ограничени  на увеличение объема ОЗУ, так как возможна только пр ма  адресаци  ОЗУ, что крайне усложн ет работу с большим массивом данных; при большом объеме ОЗУ ограничени  по мощности не дают возможности использовать быстрые микросхемы пам ти, что приводит к резкой потере быстро10 действи  выведение данных из больших массивов ОЗУ требует много времени , так как отсутствует возможность проведени  поисковых операций , предварительных операций с

15 массивами.

Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет выполнени  логи-д ческих и арифметических операций.

Claims (2)

1. Поставленна  цель достигаетс  тем, что в оперативное запоминающее устройство , содержащее первый и второй входные мультиплексоры, первый и второй в::одные регистры, регистр адре25 са, блок согласовани  уровней напр жени , регистр управл кадей информации, первый выходной мультиплексор, первый ,второй и третий накопители, первуй и вторую группы усилителей, при30 чем входы накопителей подключены к выходам регистра адреса, первого входного гггистра и второго входного мультиплексора, входы которого подключены к выходам второго входного регистра и первого входного регистр входы которого соединены с выходами первого входного мультиплексора, вы ходы первого выходного мультиплексора подключены к входам усил1ггелей п вой группы, одни из входов первого выходного мультиплексора подключены к выхоДс1М накопителей и выходам регистра управл ющей информации входы усилителей второй группы соединены с выходами третьего накопител , введены перва  и йтора  группы регистров, второй выходной мультиплексор , третий входной мультиплек сор, регистр команд, логический бло регистр кодов операций, дополнитель ный регистр адреса и четвертый нако питель, входы которого подключены к выходам регистра адреса, а выходы к одним из входов второго выходного мультиплексора, другие входы которого соединены с выходами первого входного регистра и дополнительного регистра адреса, вь1ходы логического блока подключены соо тветственно к одним из входов второго входного мультиплексора, входам регистра адре са, другим входам первого выходного мультиплексора и одним из входов первого входного мультиплексора, входы логического блока соединены соответственно с выходами регистра кодов операций и выходами регистров групп, одни из входов которых подключены к выходам регистра команд , а другие -, к выходам второго входного мультиплексора, другие входы которого соединены с выходами пер вого входного мультиплексораJи блока согласовани  уровней напр жени , вхо ды которого подключены к выходампервого выходного мультиплексора, входы регистра команд, регистра кодов операций, дополнительного регистра адреса  вл ютс  одними из входов устройства, выход второго выходного мультиплексора  вл етс  одним из выходов устройства. На чертеже изображена функг иональна  схема оперативного запоминающего устройства. Оперативное запоминающее устройство содержит первый 1 и второй 2 входные мультиплексоры, первую 3 и вторую 4 группу регистров, первый 5 и второй б входные регистры, логический блок 7, выполненный в .виде сборки стандартных микросхем 155 ИПЗ выполн квдей стандартный набор функций 3, третий входной мультиплексор8 , регистр 9 управл ющей информации, первый выходной мультиплексор 10 второй выходной мультиплексор 11, предназначенный дл  передачи на выход устройс ва Запроса обслуживани  однобитной информации, первый12, второй 13 и третий 14 накопители, четвертый йакопитель 15, предназначенный дл  проведени  операций над массивами данных, хран щихс  в накопител х 12 и 13, первую 16 и вторую 17 группы усилителей, регистр 18 адреса дополнительный регистр 19 адреса , предназначенный дл  хранени  кода, определ ющего номер бита информации , выводимого мультиплексором 11, регистр 20 команд, регистр 21 кода операций и блок22 согласовани  уровней., напр жений. ОЗУ может работать в режимах записи и считывани  информации, а также проведени  арифметических операций и операций над массивами. Возможны следующие режимы работы устройства: запись в регистр 5 и одновременно в регистр группы 4, загпись в один из регистров группы 3, запись информации в накопители 1214 , запись информации в регистр группы 4 и подготовка к считыванию из  чейки накопителей 13 и 14, запись кода операции в регистр 21, перезапись содержимого  чейки пам ти накопител  в регистр группы 3, подготовка к считыванию  чейки пам ти накопител , запись в накопитель 12 (13) содержимого регистра 5(6), считывание информации с выходов блока 7, вчитывание содержимого регистра 9. В качестве примера рассмотрим режим записи в накопители 12-14 12разр дного слова. -. Информаци , которую необходимо записать, поступает с входов устройства в регистр 5 и записываетс  в него по первому тактовому, импульсу . По второму тактовому импульсу генерируетс  сигнал Выбор кристалла дл  накопителей 12 и 13 и сигнал ответа нас выходе устройства. Лри обращении к накопител м 13; и 14 адрес формируетс  как сумма содержимого регистров групп 3 и 4. При организации цараллельной модульной магистральной системы на основе предложенного ОЗУ, в стандарте КАМАК возможна быстра  реализаци  алгоритмов. Поиск максимума записанной в модул х информации, В режиме,автоматического наращивани  адреса выбираетс  содержимое  чеек накопителей 12 и 13 и в накопитель 15 по , адресу, определ емому этим числом, записываетс  . По окончании этого процесса в режиме последовательного убывани  адреса производитс  считывание из. накопител  15. При считывании из накопител  15 1 модуль отключаетс . Аналогично можно производить поиск минимума. Модуль позвол ет производить сме щение информации по амплитуде на не которую величину. Предложенное устройство. такзце способно производить построение гис тограмм, имеетс  возможность организации режима многоканального ана лизатора, пам ти цифрового фильтра (обеспечиваетс  широкими возможност ми адресации) , режима, табличного вычислител  и другие функции. При ор|Ганизации параллельной структуры за счет возможности совме щени  операций достигаетс  устранение недостатбсов, св занных с малым быстродействием большого объёма пам ти . За счет возможности выведени  однобитной информации имеетс  возможность организации из модулей ОЗУ и специального вычислени  быстрых вычислительных структур. Формула изобретени  Оперативное запоминающее устройс во, содержащее первый и второй вход ные мультиплексоры, первый и второй входные регистры, регистр адреса, блок согласовани  уровней, напр жени  , регистр уп авл ш1ей информации первый выходной мультиплексор, первый , второй и третий накопители, . первую и вторую группы усилител ей, причем входы накопителей подключены , к выходам регистра адреса, первого входного регистра и второго входного мультиплексора, входы которого подключены к.выходам второго входного регистра и первого вход ного регистра, 9ходы которого соединены с выходами первого входного мультиплексора, выходы первого выходного мультиплексора подключены к входам усилителей первой группы, одни из Входов первого выходного мультиплексора подключены к выходам накопителей и выходам регистра управл ющей информации, входы усилителей второй группы соединены с вы . ходамк третьего накопител , отличающеес  тем, что, с целью расширени  функциональных возможностей устройства за счет выполнени  логических и арифметических . операций, оно содержит первую и вторую группы регистров, второй выходной мультиплексор, третий входной мультиплексор, регистр команд, логический блок, регистр кодо.в операций , дополнительный регистр адреса и четвертый накопитель, входы которого подключены к выходам регистра адреса, а выходы - к одним из входов второго выходного мультиплексора , другие входы которого соединены с выходами первого входного регистра и дополнительного регистра адреса, выходы логического блока подключены соответственно к одним из входов второго входного мультиплексора , входам регистра адреса, другим входам первого выходного мультиплексора и одним из входов перового входного мультиплексора, входы логического блока соединены соответственно с выходами регистра кодов операций и выходами регистров групп, одни из входов которых подключены к выходам регистра команд, а другие - к выходам второго входного мультиплексора, другие входы которрго соединены с выходами первого входного мультиплексора и блока согласовани  уровней напр жени , входы которого подключены к выходам первого выходного мультиплексора, входы регистра команд, регистра кодов операций, дополнительного регистра адреса  вл ютс  одними из входов устройства, вход второго выходного мультиплексора  вл етс  одним из выходов устройства. Источники информации, прин тые во внимание при экспертизе 1.Описание модул  ОЗУ 1. Каталог .модулей КАМАК. М., ИРЭА СО АН СССР,
2. 2.Проспект фирмы Enertec Sdiluraberger , САМАС Memory modnEe type УМТ-40, 1977 (прототип).