KR920009770B1 - 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식 - Google Patents

영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식 Download PDF

Info

Publication number
KR920009770B1
KR920009770B1 KR1019900017581A KR900017581A KR920009770B1 KR 920009770 B1 KR920009770 B1 KR 920009770B1 KR 1019900017581 A KR1019900017581 A KR 1019900017581A KR 900017581 A KR900017581 A KR 900017581A KR 920009770 B1 KR920009770 B1 KR 920009770B1
Authority
KR
South Korea
Prior art keywords
memory
frame data
frame
writing
reading
Prior art date
Application number
KR1019900017581A
Other languages
English (en)
Other versions
KR920008672A (ko
Inventor
김용제
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019900017581A priority Critical patent/KR920009770B1/ko
Priority to GB9117389A priority patent/GB2249415A/en
Priority to JP20266891A priority patent/JPH06325566A/ja
Priority to DE19914127280 priority patent/DE4127280A1/de
Publication of KR920008672A publication Critical patent/KR920008672A/ko
Application granted granted Critical
Publication of KR920009770B1 publication Critical patent/KR920009770B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식
제1도는 본 발명이 적용되는 시스템의 일부 구성 블록도.
제2도는 본 발명에 의한 메모리내 프레임 데이타를 기입 및 독출하는 회로의 구성 블럭도.
제3a도 및 제3b도는 각각 종래 및 본 발명에 의한 메모리내 프레임 데이타 어드레싱 방법을 설명하기 위한 메모리의 상세 구성도들.
＊ 도면의 주요부분에 대한 부호의 설명
10 : A/D변환기 20 : TBC
30 : 메모리 소자부 31 : 제1프레임메모리
32 : 제2프레임 메모리 33 : 타이밍 블록
34 : 데이타 선택부 35 : 인버터
40 : 가산기 50 : 프레임콤부
본 발명은 영상기록재생장치에서 프레임 데이타를 저장하거나 독출하기 위해 사용되는 메모리내 프레임 데이타 어드레싱 방식에 관한 것으로, 특히 DRAM 메모리를 사용하는 경우 메모리내 프레임 데이타를 DRAM메모리의 리프레쉬 사이클을 고려하여 한 수평동기신호구간동안의 1H 블록단위로 어드레싱하여 저장하는 방식에 관한 것이다.
일반적으로 영상기록장치에서는 영상신호를 기록할때나 재생할때, 1프레임 데이타를 지연소자를 통하여 지연시킨으로써 동신호 및 색신호를 분리하고 있다. 이때, 지연소자로서 통상적으로 메모리소자를 사용하고 있다. 즉, 본 발명이 적용되는 시스템의 일부 구성블록도를 나타내는 제1도에 도시한 바와 같이 A/D 변환기(10)로 입력된 아날로그 복합영상신호는 디지탈 영상신호로 변환되며 시간축 교정부(time base correction portion; TBC)(20)에서 시간축으로 규칙적으로 교정된 후 프레임콤부(50)에서 프레임콤된다.
상기 프레임콤(50)는 메모리 소자부(30)와 가산기(40)로 구성되어, 상기 TBC(20)로 부터 공급된 시간축 교정신호를 프레임콤하여 동신호 및 색신호 분리부로 보내는 것이다. 여기서, 메모리소자부(30)는 도면에서 도시되어 있지 않지만 메모리소자와 그 메모리소자의 기입 및 독출과정을 제어하는 제어회로를 포함하고 있다. 여기서, 본 발명이 적용되는 시스템에 사용되는 메모리소자로는 SRAM, 필드메모리 및 DRAM을 사용할 수가 있다. 이때, 메모리소자로서 SRAM 및 필드메모리를 사용하는 경우에는 DRAM을 사용하는 경우와는 달리 별도의 리프레쉬제어회로가 필요하지 않으나 소자의 값이 고가인 것이 단점으로 지적되고 있다. 또한, DRAM을 메모리로 사용할 경우에는 제3a도에 도시한 바와같이 DRAM메모리상에 프레임 데이타를 행별로(row by row)어드레싱함으로써 저장하는 경우에는 1프레임 데이타를 모두 저정하는데 걸리는 시간이 2메가바이트의 메모리를 기준으로 하면 512×63.5㎲≒30㎳가 걸리게 된다. 따라서, 통상적으로 3 내지 8㎳시간마다 리프에쉬를 하여야 하는 DRAM메모리는 1프레임 데이타를 메모리에 저장하기 위하여 별도의 리프레쉬 헤어회로없이는 리프에쉬 사이클을 맞출 수가 없었다. 이에 따라서, 메모리소자로 DRAM을 사용하는 경우에는 DRAM의 소자가격이 저가임에도 불구하고 시스템 설계상 전체장치 가격을 상승시키는 문제점이 지적되어 왔다.
그러므로, 본 발명의 목적은 상기한 문제점을 달성하기 위하여 영상기록재생장치내 사용되는 메모리 소자로서 DRAM을 사용하는 경우 별도의 리프레쉬 제어회로 없이 1프레임 데이타를 DRAM에 저장하고 독출하는 방식을 제공하는데 있다.
따라서, 본 발명의 상기한 목적을 달성하기 위하여 영상기록재생장치내 1프레임 데이타를 기입하고 독출하기 위하여 사용되는 소정의 메가바이트 용량의 DRAM 메모리에 있어서, 상기 메모리를 m개의 로우 어드레스×n개의 컬럼 어드레스를 갖는 복수개의 메모리영역으로 분할하는 단계와 ; 상기 분할된 메모리영역중의 하나의 영역에 1수평동기 신호구간동안 m×n×샘플링비트의 프레임 데이타를 기입 및 독출하는 단계와 ; 상기 기입 및 독출단계가 완료되면, 로우어드레스를 1씩 증가시키고 컬럼어드레스는 변경함이 없이 m＋1번째 로우어드레스로부터 m개의 로우어드레스×n개의 컬럼어드에스를 갖는 다음 메모리영역에 다음 1수평동기신호 구간동안 m×n×샘플링비트의 프레임 데이타를 기입 및 독출하는 단계와 ; 1프레임 데이타를 상기 분할된 메모리 영역에 기입 및 독출이 완료될 때까지 상기 단계를 반복하는 단계를 포함하는 것을 특징으로 하는 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식을 제공하고 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해서 상세히 설명하기로 한다.
제2도는 본 발명에 의한 메모리내 프레임 데이타를 기입 및 독출하는 회로의 구성블록도이다.
제2도에 의하면, 영상기록재생장치에서 사용되는 1프레임 데이타를 기입 및 독출하는 메모리는 통상 용량이 2메가바이트이상 필요하고, 여기서는 2메가 바이트 용량(512×512×8bit)의 메모리를 2개 사용하여 하나의 메모리가 기입동작을 수행할때 타 메모리는 독출동작을 수행하도록 하고 있다. 본 실시예에서는 메모리를 2개 사용하여 기입 및 독출동작을 수행하는 것을 설명할 것이나, 본 발명은 반드시 이에 국한되는 것은 아니고 소정용량을 갖는 하나의 메모리를 사용하여도 가능함을 밝혀둔다.
제2도에 의하면, TBC(20)로부터 시간축 교정된 디지탈 영상신호를 가산기(40) 및 데이타선택부(34)로 공급된다. 데이타선택부(34)에 공급된 영상신호, 즉 디지탈데이타는 제1 또는 제2프레임메모리(31, 32)에 기입되고 독출된다. 즉, 데이타선택부는(34)는 타이밍블록(33)의 신호에 따라서 제1프레임 메로리(31) 및 제2프레임 메모리(32)에 또는 그로부터 데이타를 기입 및 독출하여 가산기(40)로 공급하고 있다. 이때, 타이밍 블록(33)으로 부터의 기입 인에이블신호() 및 독출인에이블신호(는 액티브로우상태로 동작하고 있으므로, 타이밍 블록(33)으로 부터 하이신호가 출력되면 제1프레임(31)는신호가 인에이블되고, 제2프레임메모리(32)는신호가 인에이블된다. 한편, 타이밍블록(33)으로부터 로우신호가 출력되면 제1프레임메모리(31)는신호가 인에이블되고, 제2프레임 메모리(32)는신호가 인에이블된다. 즉, 제1프레임메모리(31)가 기입동작을 수행하고 있을 때는 제2프레임 메모리(32)는 독출동작을 수행하여 데이타선택부(34)는 상기 제1 및 제2프레임메모리(31, 32)로부터 데이타를 기입 및 독출하는 것이다. 이때, 타이밍 블록(33)에는 상기 제1 및 제2프레임메모리(31, 32)에 로우어드레스신호(RAS), 컬럼어드레스신호(CAS) 및 어드레스신호를 제공하여 메모리내 어드레스를 악세스하고 있다.
다을, 제3a도 및 제3b도를 참조하여 본 발명에 의한 메모리내 프레임 데이타 어드레싱 방식을 설명하기로 한다.
제3a도에 도시한 바와같이 기존에는 메모리에 프레임 데이타를 기입하기 위하여 메모리내 데이타를 로우별(row by row)로 저장하고 있다. 즉, 각각의 RAS신호가 입력될 때마다, 1H구간동안 메모리 영역의 로우(row)영역별로 프레임 데이타를 기입하고 있다. 그러므로 1프레임 데이타를 전부 기입하는데 걸리는 시간은 앞에서 설명하였듯이 본 실시예에 적용되는 512×512 메모리소자인 경우 총 30㎳정도가 걸리게 되어, DRAM메모리소자의 통상적인 리프레쉬사이클 즉, 4 내지 8㎳이상이 되므로 주기적으로 리프레쉬를 해주는 별도의 리프레쉬 제어회로가 필요하게 되었다. 따라서, 본 발명에서는 영상기록재생장치에서 1프레임데이타를 기입 및 독출할 때 저가인 DRAM 메모리소자를 사용하기 위하여, DRAM메모리 영역을 복수개의 메모리 영역으로 분할하고,각 분할된 메모리 영역에 소정수의 프레임 데이타를 1수평동기신호구간동안 기입 및 독출하며,상기 기입 또는 독출한 후, 다음 메모리영역에 다음 1수평 동기신호구간동안 소정수의프레임 데이타를 기입 및 독출하는 것을 1프레임 데이타가 상기 분할된 메모리영역에 기입 및 독출이 완료될때까지 반복하고 있다.
이하, 본 발명의 바람직한 일실시예로서 512×512 DRAM 메모리소자를 예로하여, 제3b도를 참조하면서 설명하기로 한다.
제3b도에 의하면, 본 발명의 512×512 DRAM메모리 소자는 512개의 16×32 메모리영역으로 분할되어 있다. 따라서, 수평동기신호 1H구간동안 16×32×16비트＝4096비트의 프레임 데이타는 타이밍 블록으로 부터의 RAS, Addr,, 및신호에 따라서 기입 및 독출작업을 하게 된다 이렇게 4096비트의 프레임 데이타를 상기 분할된 메모리영역에 기입완료되면 컬럼어드레스는 변경함이 없이 로우어드레스만 1증가된 메모리 영역 즉 17에서 32구간의 로우어드레스 구간에서 다음 1H 구간동안 4096비트의 프레임 데이타를 기입하게 된다. 이렇게 하여 1에서 32컬럼어드레스 구간에 종속된 모든 로우어드레스 메모리 영역 즉 본 실시예에서는 1에서 512 로우어드레스 구간에 프레임 데이타가 기입완료되면 33에서 64컬럼어드레스 구간내 종속된 로우어드레스 메모리영역에 프레임 데이타가 기입되는 것이다. 이런 식으로 512×512메모리소자의 모든 메모리영역에 프레임 데이타가 기입 또는 독출되는 것이다. 따라서, 32컬럼당 16로우 어드레스 씩 총 32개의 16×32 프레임 데이타가 각 1H구간의 총 32H구간동안 기입되는데 걸리는 시간은 32×63.5㎲≒2.4㎳정도이므로 DRAM메모리의 리프레쉬 사이클 이내에 다음 32컬럼으로 넘어간다. 그러므로, 메모리의 각 메모리영역을 일정주기마다 리프레쉬할 필요가 없다.
따라서, 본 발명에 의한 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방법은 고가의 SRAM 및 필드 메모리를 사용하지 않고 DRAM메모리를 사용하는 경우 주 메모리 영역을 복수개의 서브 메모리영역으로 분할하여 각 1H구만동안 m×n프레임 데이타를 n컬럼당 m로우어드레스씩 그 컬럼에 종속된 모든 로우어드레스 영역에 기입완료하면 다음 n컬럼에 대해서도 동일한 방식으로 m×n프레임 데이타를 기입함으로써, DRAM의 리프레쉬 사이클 이내에 1프레임 데이타의 기입이 완료하게 된다. 그러므로 본 발명은 저가의 DRAM메모리를 영상기록재생 장치내 사용하여 1프레임 데이타를 기입 및 독출함으로써 별도의 리프레쉬 제어회로를 부가할 필요가 없기 때문에 시스템 설계를 단순하게 하고 있다.

Claims (11)

  1. 영상기록재생장치내에 1프레임 데이타를 기입하고 독출하기 위해 사용되는 소정수 메가바이트 용량의 메모리에 있어서, 상기 메모리를 복수개의 메모리영역으로 분할하는 단계와; 상기 분할된 메모리영역중의 한 영역에 1수평동기신호 구간동안 소정수의 프레임 데이타를 기입 및 독출하는 단계와; 상기 프레임 데이타 기입 및 독출하는 단계가 완료되면 다음 한 메모리영역에 다음 1수평동기신호구간 동안 소정수의 프레임 데이타를 반복적으로 기입 및 독출하는 단계를 포함하는 것을 특징으로 하는 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식.
  2. 제1항에 있어서, 상기 메모리영역 분할단계는 m로우어드레스×n컬럼 어드레스의 서브 메모리영역을 갖는 mㆍn개의 서브메모리영역으로 분할하는 것을 특징으로 하는 프레임 데이타 어드레싱 방식.
  3. 제2항에 있어서, 상기 프레임 데이타 기입 및 독출하는 단계는 상기 분할된 서브메로리영역중의 하나의 영역에 1수평동기신호구간동안 m×n×샘플링비트수의 프레임 데이타를 기입 및 독출하는 것을 특징으로 하는 프레임 데이타 어드레싱 방식.
  4. 제3항에 있어서, 상기 소정수의 프레임 데이타를 반복적으로 기입 및 독출하는 단계는 상기 하나의 서브 메모리영역에 m×n×샘플링비트수의 프레임 데이타의 기입 및 독출이 완료되면 로우어드레스를 1씩 증가시키고 컬럼어드레스를 변경하지 않고 n컬럼당 종속된 모든 로우어드레스영역이 완료될 때까지 기입 및 독출동작을 수행하고, 다음 n컬럼 즉 n＋1에서 2n까지의 컬럼 어드레스에서 상기 기입 및 독출동작을 수행하는 것을 특징으로 하는 프레임 데이타 어드레싱 방식.
  5. 제4항에 있어서, 상기 서브메모리영역은 16×32메모리영역임을 특징으로 하는 프레임 데이타 어드에싱 방식.
  6. 제5항에 있어서, 상기 메모리영역은 512×512메모리 영역임을 특징으로 하는 프레임 데이타 어드에싱 방식.
  7. 영상기록재생장치에서 1프레임 데이타를 기입하고 독출하기 위하여, 상기 1프레임 데이타중의 소정수의 데이타를 기입 및 독출하기 위해 데이타를 저장하는 메모리와; 상기 메모리에 타이밍 제어신호를 공급하는 타이밍 블록부와; 상기 타이밍 블록부로부터의 제어신호에 따라 상기 메모리로부터 기입 및 독출된 데이타를 선택하여 가산기로 공급하는 데이타 선택부로 구성됨을 특징으로 하는 영상기록 재생장치에서 메모리내 프레임 데이타 어드레싱 회로.
  8. 제7항에 있어서, 상기 메모리는 소정용량의 제1 및 제2프레임 메모리로 구성되어 있음을 특징으로 하는 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 회로.
  9. 제8항에 있어서, 상기 제1 및 제2프레임 메모리가 하나가 기입동작을 수행할대 다른 하나는 독출동작을 수행하도록 구성된 것을 특징으로 하는 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 회로.
  10. 제9항에 있어서, 상기 타이밍블록으로부터 제공된 신호를 받아서 상기 제1 및 제2프레임 메모리가 액티브로우동작되도록 상기 타이밍 블록의 출력단에 인버터를 추가로 포함하는 것을 특징으로 하는 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 회로.
  11. 제8항에 있어서, 상기 제1 및 제2프레임 메모리의 용량은 512×512×8비트 즉 2메가바이트임을 특징으로 하는 영상기록재생장치의 메모리내 프레임 데이타 어드레싱 회로.
KR1019900017581A 1990-10-31 1990-10-31 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식 KR920009770B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019900017581A KR920009770B1 (ko) 1990-10-31 1990-10-31 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식
GB9117389A GB2249415A (en) 1990-10-31 1991-08-12 Addressing frame data in memory
JP20266891A JPH06325566A (ja) 1990-10-31 1991-08-13 メモリ内フレームデータのアドレシング方式
DE19914127280 DE4127280A1 (de) 1990-10-31 1991-08-17 Adressierverfahren und -schaltung zur bilddatenspeicherung in einem dram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900017581A KR920009770B1 (ko) 1990-10-31 1990-10-31 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식

Publications (2)

Publication Number Publication Date
KR920008672A KR920008672A (ko) 1992-05-28
KR920009770B1 true KR920009770B1 (ko) 1992-10-22

Family

ID=19305469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900017581A KR920009770B1 (ko) 1990-10-31 1990-10-31 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식

Country Status (4)

Country Link
JP (1) JPH06325566A (ko)
KR (1) KR920009770B1 (ko)
DE (1) DE4127280A1 (ko)
GB (1) GB2249415A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2267590B (en) * 1992-05-29 1996-03-27 Gold Star Co Memory access delay control circuit for image motion compensation
KR970008412B1 (ko) * 1993-10-15 1997-05-23 엘지반도체 주식회사 디지탈 영상신호 처리용 메모리 시스템
DE19940923A1 (de) * 1999-08-27 2001-03-08 Forschungszentrum Juelich Gmbh Ein-/Ausleseverfahren zur Speicherung/Ausgabe eines Signalmusters unter Verwendung eines dynamischen Halbleiterspeichers
JP4964091B2 (ja) * 2007-10-30 2012-06-27 川崎マイクロエレクトロニクス株式会社 メモリアクセス方法およびメモリ制御装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137377A (ja) * 1982-02-09 1983-08-15 Victor Co Of Japan Ltd デイジタルビデオ信号伝送装置
US4587559A (en) * 1983-03-11 1986-05-06 Welch Allyn, Inc. Refreshing of dynamic memory
DE3787324T2 (de) * 1986-06-20 1994-03-31 Sony Corp Videospeicher.
DE3913599C1 (en) * 1989-04-25 1990-01-18 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung Ev, 8000 Muenchen, De Intermediate image store e.g. for TV transmission - assigns separate control to each video channel for connection to all memory blocks

Also Published As

Publication number Publication date
GB9117389D0 (en) 1991-09-25
DE4127280A1 (de) 1992-05-14
JPH06325566A (ja) 1994-11-25
KR920008672A (ko) 1992-05-28
DE4127280C2 (ko) 1993-01-07
GB2249415A (en) 1992-05-06

Similar Documents

Publication Publication Date Title
EP0208325B1 (en) Image memory
US4821226A (en) Dual port video memory system having a bit-serial address input port
US4789960A (en) Dual port video memory system having semi-synchronous data input and data output
US4395764A (en) Memory device utilizing shift registers for data accessing
EP0048586A2 (en) Random access memory arrangements
US4823302A (en) Block oriented random access memory able to perform a data read, a data write and a data refresh operation in one block-access time
US5146430A (en) Self-refresh system for use in a field memory device
KR920009770B1 (ko) 영상기록재생장치에서 메모리내 프레임 데이타 어드레싱 방식
JPH03238990A (ja) メモリ制御回路
JP2606675B2 (ja) 半導体記憶装置
JP3525123B2 (ja) Ｓｄｒａｍ記録装置のリフレッシュ方法
JPS60211690A (ja) メモリ回路
JP2623612B2 (ja) ダイナミックメモリ
KR100217277B1 (ko) Pdp-tv의 sdram 인터페이스.
JPH0213396B2 (ko)
SU1377909A1 (ru) Устройство дл управлени регенерацией информации в динамической пам ти
JPH04153984A (ja) ダイナミックメモリの制御方法
JPH0159766B2 (ko)
JPH0782751B2 (ja) 半導体記憶装置
JP2797836B2 (ja) ダブルバッファメモリ方式
JPS6250791A (ja) ダイナミツク型半導体メモリ装置
JPH09102192A (ja) リフレッシュ制御方法
JPH11212532A (ja) 半導体記憶装置
JPH05282858A (ja) 半導体メモリ装置
JPH05176183A (ja) メモリ制御回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020930

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee