JP5147102B2 - メモリアクセス方法 - Google Patents
メモリアクセス方法 Download PDFInfo
- Publication number
- JP5147102B2 JP5147102B2 JP2006519711A JP2006519711A JP5147102B2 JP 5147102 B2 JP5147102 B2 JP 5147102B2 JP 2006519711 A JP2006519711 A JP 2006519711A JP 2006519711 A JP2006519711 A JP 2006519711A JP 5147102 B2 JP5147102 B2 JP 5147102B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bank
- memory
- row
- data group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0607—Interleaved addressing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/43—Hardware specially adapted for motion estimation or compensation
- H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Input (AREA)
Description
第4の発明に係るメモリアクセス方法は、第1及び第2のバンクを含む複数のバンクを有し、同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル以上の間隔を空けることが要求されるメモリを対象とした、メモリアクセス方法であって、前記メモリ内に格納されている2次元画像データは、一度のバースト転送によって転送可能なデータ量ごとに複数のデータ群に分割されて前記メモリから読み出され、前記メモリからの前記2次元画像データの読み出し動作は、同一バンクからの読み出しが連続しないよう、前記所定数のクロックサイクル内において、(a)前記複数のデータ群に含まれる第1のデータ群を、前記第1のバンクから読み出すステップと、(b)前記ステップ(a)の実行後に前記第1のデータ群に連続する第2のデータ群を、前記第2のバンクから読み出すステップとを有し、前記第1のデータ群は、前記2次元画像データの第(2N+1)(Nは0以上の整数)行におけるデータと、第(2N+3)行におけるデータとを有し、前記第2のデータ群は、前記第(2N+2)行におけるデータと、前記第(2N+4)行におけるデータとを有することを特徴とする。
第5の発明に係るメモリアクセス方法は、第4の発明に係るメモリアクセス方法であって、複数のバンク(70〜73)は前記第1のバンクと前記第2のバンクと第3のバンクと第4のバンクとを有する4つのバンクであって、前記所定数のクロックサイクル内において、(c)前記ステップ(b)の実行後に前記複数のデータ群に含まれる第3のデータ群(D2 3 )を、前記第3のバンクから読み出すステップと、(d)前記ステップ(c)の実行後に前記第3のデータ群に連続する第4のデータ群(D2 4 )を、前記第4のバンクから読み出すステップと、を更に有し、前記第1ないし前記第4のデータ群を更新して前記ステップ(a)〜(d)を繰り返して、前記2次元画像において行方向にデータを読み出した後に列方向にずらして再び行方向にデータを読み出し、前記2次元画像データの、前記第(2N+1)行における所定数のデータは前記第1のデータ群に含まれ、前記第(2N+1)行において前記第1のデータ群と隣り合う所定数のデータは前記第3のデータ群に含まれ、前記(2N+2)行における所定数のデータは前記第2のデータ群に含まれ、前記第(2N+2)行において前記第2のデータ群と隣り合う所定数のデータは前記第4のデータ群に含まれることを特徴とする。
図2〜4は、動き探索部3における第1の動きベクトル抽出処理を説明するための模式図である。図2を参照して、動き探索部3は、第nフレームの2次元画像データ内における着目ブロックBL0(縦横各16ピクセル)の位置と、復号器2から入力された動きベクトルV0に関するデータD3とに基づいて、第n−1フレームの2次元画像データ内において着目ブロックBL0の移動先と予想されるブロックBL1(縦横各16ピクセル)を割り出す。次に、動き探索部3は、ブロックBL1を中心として、ブロックBL1よりも縦方向及び横方向にそれぞれ±1ピクセル大きいサイズの参照ブロックBL2(縦横各18ピクセル)を規定する。そして、メモリ1内に格納されている第n−1フレームの2次元画像データの中から、参照ブロックBL2に対応する部分のデータD4を読み出す。メモリ1からのデータD4の読み出しシーケンスについては、後に詳述する。
図5は、動き探索部3における第2の動きベクトル抽出処理を説明するための模式図である。まず、動き探索部3は、第nフレームの2次元画像データ内における着目ブロックBL0の位置と、復号器2から入力された動きベクトルV0に関するデータD3とに基づいて、第n−1フレームの2次元画像データ内において着目ブロックBL0の移動先と予想されるブロックBL1を割り出す。次に、動き探索部3は、上下左右方向及び斜め方向でブロックBL1に隣接するブロックBL1a〜BL1h(いずれも縦横各16ピクセル)を規定する。これにより、ブロックBL1を中心とした、縦横各48ピクセルの領域RAが規定される。但し、領域RAのサイズは縦横各48ピクセルに限らず、ブロックBL1a〜BL1hのサイズを変更することにより、任意のサイズに設定することが可能である。
以下、図1に示したメモリ1として使用されるDDR2の読み出し特性及び書き込み特性について説明する。図6は、DDR2の読み出し特性を説明するためのタイミングチャートである。図6では、この順に読み出すべきデータD41,D42が、いずれも第0バンク70に書き込まれている場合を想定している。DDR2では、例えば12サイクルで同一バンクからのデータの読み出しが可能である。つまり、図6に示した例では、データD41の読み出しがクロックC0の立ち上がりから開始されているため、続くデータD42の読み出しは、クロックC12の立ち上がりから開始されることとなる。その結果、バースト長が8であることを考慮すると、データD41の読み出しが終了してからデータD42の読み出しが開始されるまでの間に、例えば8サイクルの空き時間が発生してしまう。
まず、復号器2からメモリ1への復号データD2の書き込みシーケンスについて説明する。図8は、メモリ1への復号データD2の書き込みシーケンスを説明するためのタイミングチャートである。図1,8を参照して、本実施の形態に係るトランスコーダ処理装置では、この順に書き込むべきデータD21,D22,D23,D24,D25,・・・が、それぞれ第0バンク70、第1バンク71、第2バンク72、第3バンク73、第0バンク70、・・・に書き込まれる。異なるバンクへの連続アクセスであるため、データD21とデータD22との間、データD22とデータD23との間、データD23とデータD24との間、及びデータD24とデータD25との間には、いずれも空き時間は発生しない。また、データD21,D25はいずれも第0バンク70へ書き込まれるが、データD21〜D24のバースト長がいずれも8であるため、データD21の書き込みが開始されてからデータD25の書き込みが開始されるまでの間には、15サイクル以上の16サイクルの間隔が空いている。従って、データD21の書き込みが終了してからデータD25の書き込みが開始されるまでの間にも、空き時間は発生しない。
次に、動き探索部3によるメモリ1からのデータD4の読み出しシーケンスについて説明する。図16は、メモリ1内に格納されている2次元画像データを示す図であり、図15に示した2次元画像データに対応する。以下、図16中に一点鎖線で示した箇所に参照ブロックBL2が規定されたものと仮定する。また、以下では、動き探索部3が第1の動きベクトル抽出処理(図2〜4参照)を行う場合の読み出し動作について説明するが、第2の動きベクトル抽出処理(図5参照)を行う場合であっても、基本的な動作の内容は同様である。
図18は、メモリ1内に格納されている2次元画像データの配置の変形例を示す図である。図15に示した例では、2次元画像データ内の全領域において、奇数行が第0バンク70及び第2バンク72に対応し、偶数行が第1バンク71及び第3バンク73に対応していた。これに対し、図18に示した2次元画像データでは、全列中の半分の列において、行の奇偶とバンク番号との対応関係が、図15に示した2次元画像データとは逆になっている。図18に示した例によると、メモリブロックMB12,MB22の第5〜16列、及びメモリブロックMB13,MB23の第1〜8列においては、図15に示した例とは逆に、奇数行が第1バンク71及び第3バンク73に対応し、偶数行が第0バンク70及び第2バンク72に対応している。
図19は、前後のアクセス間に空き時間が発生した場合の処理を説明するためのタイミングチャートである。ここでは、データD2W0の書き込みのために第0バンク70へアクセスしている途中に、第0バンク70からデータD4R0を読み出すためのアクセス要求が発生した場合を想定している。上記の通り、DDR2では、同一バンクに対する書き込みアクセス及び読み出しアクセスをこの順に連続させる場合には、12サイクルの空き時間が発生してしまう。つまり、図19に示した例では、データD2W0の書き込みがクロックC0の立ち上がりから開始されているため、データD4R0の読み出しは、クロックC16の立ち上がりから開始されることとなる。
Claims (8)
- 第1及び第2のバンクを含む複数のバンク(70〜73)を有し、同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル以上の間隔を空けることが要求されるメモリ(1)を対象とした、メモリアクセス方法であって、
前記メモリへ書き込むべき2次元画像データ(D2)は、一度のバースト転送によって転送可能なデータ量ごとに複数のデータ群に分割され、
前記メモリへの前記2次元画像データの書き込み動作は、同一バンクへの書き込みが連続しないよう、前記所定数のクロックサイクル内において、
(a)前記複数のデータ群に含まれる第1のデータ群(D21)を、前記第1のバンクに書き込むステップと、
(b)前記ステップ(a)の実行後に前記第1のデータ群に連続する第2のデータ群(D22)を、前記第2のバンクに書き込むステップと
を有し、
前記第1のデータ群は、前記2次元画像データの第(2N+1)(Nは0以上の整数)行におけるデータと、第(2N+3)行におけるデータとを有し、
前記第2のデータ群は、前記第(2N+2)行におけるデータと、前記第(2N+4)行におけるデータとを有する、メモリアクセス方法。 - 前記第1及び第2のデータ群はそれぞれ、前記メモリ内に格納された前記2次元画像データ内においては複数行に分割されて配置され、
前記第1のデータ群は奇数行に配置され、前記第2のデータ群は偶数行に配置される、請求項1に記載のメモリアクセス方法。 - 前記複数のバンク(70〜73)は前記第1のバンクと前記第2のバンクと第3のバンクと第4のバンクとを有する4つのバンクであって、前記所定数のクロックサイクル内において、
(c)前記ステップ(b)の実行後に前記複数のデータ群に含まれる第3のデータ群(D2 3 )を、前記第3のバンクに書き込むステップと、
(d)前記ステップ(c)の実行後に前記第3のデータ群に連続する第4のデータ群(D2 4 )を、前記第4のバンクに書き込むステップと、
を更に有し、
前記第1ないし前記第4のデータ群を更新して前記ステップ(a)〜(d)を繰り返して、前記2次元画像において行方向にデータを書き込んだ後に列方向にずらして再び行方向にデータを書き込み、
前記2次元画像データの、前記第(2N+1)行における所定数のデータは前記第1のデータ群に含まれ、前記第(2N+1)行において前記第1のデータ群と隣り合う所定数のデータは前記第3のデータ群に含まれ、前記(2N+2)行における所定数のデータは前記第2のデータ群に含まれ、前記第(2N+2)行において前記第2のデータ群と隣り合う所定数のデータは前記第4のデータ群に含まれる、請求項1または2に記載のメモリアクセス方法。 - 第1及び第2のバンクを含む複数のバンク(70〜73)を有し、同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル以上の間隔を空けることが要求されるメモリ(1)を対象とした、メモリアクセス方法であって、
前記メモリ内に格納されている2次元画像データ(D4)は、一度のバースト転送によって転送可能なデータ量ごとに複数のデータ群に分割されて前記メモリから読み出され、
前記メモリからの前記2次元画像データの読み出し動作は、同一バンクからの読み出しが連続しないよう、前記所定数のクロックサイクル内において、
(a)前記複数のデータ群に含まれる第1のデータ群(D4 1 )を、前記第1のバンクから読み出すステップと、
(b)前記ステップ(a)の実行後に前記第1のデータ群に連続する第2のデータ群(D4 2 )を、前記第2のバンクから読み出すステップと
を有し、
前記第1のデータ群は、前記2次元画像データの第(2N+1)(Nは0以上の整数)行におけるデータと、第(2N+3)行におけるデータとを有し、
前記第2のデータ群は、前記第(2N+2)行におけるデータと、前記第(2N+4)行におけるデータとを有する、メモリアクセス方法。 - 前記複数のバンク(70〜73)は前記第1のバンクと前記第2のバンクと第3のバンクと第4のバンクとを有する4つのバンクであって、前記所定数のクロックサイクル内において、
(c)前記ステップ(b)の実行後に前記複数のデータ群に含まれる第3のデータ群(D2 3 )を、前記第3のバンクから読み出すステップと、
(d)前記ステップ(c)の実行後に前記第3のデータ群に連続する第4のデータ群(D2 4 )を、前記第4のバンクから読み出すステップと、
を更に有し、
前記第1ないし前記第4のデータ群を更新して前記ステップ(a)〜(d)を繰り返して、前記2次元画像において行方向にデータを読み出した後に列方向にずらして再び行方向にデータを読み出し、
前記2次元画像データの、前記第(2N+1)行における所定数のデータは前記第1のデータ群に含まれ、前記第(2N+1)行において前記第1のデータ群と隣り合う所定数のデータは前記第3のデータ群に含まれ、前記(2N+2)行における所定数のデータは前記第2のデータ群に含まれ、前記第(2N+2)行において前記第2のデータ群と隣り合う所定数のデータは前記第4のデータ群に含まれる、請求項4に記載のメモリアクセス方法。 - 前記2次元画像データ内の着目ブロック(BL0)の動きベクトルを抽出するために、前記着目ブロックの移動先と予想されるブロック(BL1)内に含まれる複数のデータ群と、前記ブロックに隣接して規定される複数のブロック(BL1a〜BL1h)内に含まれる複数のデータ群とが、前記メモリから連続的に読み出される、請求項1ないし5のいずれかに記載のメモリアクセス方法。
- 前記第1のバンクにアクセスしている途中に、前記第1のバンクに対する他のアクセス要求が発生した場合において、前記第2のバンクに対するアクセス要求も発生しているときには、前記他のアクセス要求に応じた前記第1のバンクへのアクセスよりも、前記第2のバンクへのアクセスが優先される、請求項1ないし6の何れか一つに記載のメモリアクセス方法。
- いずれも異なるバンクに対応するn個(n:前記複数のバンクの個数)のデータ群が行方向に連続することによって構成されるデータ集合が、前記メモリ内に格納された前記2次元画像データの各行内において繰り返し配置されるように、前記2次元画像データを構成するデータ群が前記メモリに書き込まれる、請求項1ないし7の何れか一つに記載のメモリアクセス方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006519711A JP5147102B2 (ja) | 2005-05-30 | 2006-05-23 | メモリアクセス方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005157009 | 2005-05-30 | ||
JP2005157009 | 2005-05-30 | ||
JP2006519711A JP5147102B2 (ja) | 2005-05-30 | 2006-05-23 | メモリアクセス方法 |
PCT/JP2006/310196 WO2006129518A1 (ja) | 2005-05-30 | 2006-05-23 | メモリアクセス方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006129518A1 JPWO2006129518A1 (ja) | 2008-12-25 |
JP5147102B2 true JP5147102B2 (ja) | 2013-02-20 |
Family
ID=37481447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006519711A Expired - Fee Related JP5147102B2 (ja) | 2005-05-30 | 2006-05-23 | メモリアクセス方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7979622B2 (ja) |
JP (1) | JP5147102B2 (ja) |
WO (1) | WO2006129518A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015119282A (ja) * | 2013-12-17 | 2015-06-25 | 株式会社メガチップス | 画像処理装置 |
US10225569B2 (en) | 2014-03-31 | 2019-03-05 | Megachips Corporation | Data storage control apparatus and data storage control method |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008269348A (ja) * | 2007-04-20 | 2008-11-06 | Toshiba Corp | メモリ制御装置およびメモリ制御方法 |
US20080310515A1 (en) * | 2007-06-14 | 2008-12-18 | Yasutomo Matsuba | MPEG-2 2-Slice Coding for Simple Implementation of H.264 MBAFF Transcoder |
WO2009125572A1 (ja) * | 2008-04-08 | 2009-10-15 | パナソニック株式会社 | メモリ制御回路及びメモリ制御方法 |
JP5401909B2 (ja) * | 2008-10-16 | 2014-01-29 | 富士通株式会社 | トランスコード装置およびトランスコード方法 |
US8914580B2 (en) * | 2010-08-23 | 2014-12-16 | Apple Inc. | Reducing cache power consumption for sequential accesses |
JP6050583B2 (ja) | 2011-12-27 | 2016-12-21 | 株式会社メガチップス | 画像処理装置及びメモリアクセス制御方法 |
US20140105305A1 (en) * | 2012-10-15 | 2014-04-17 | Vixs Systems, Inc. | Memory cache for use in video processing and methods for use therewith |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08307875A (ja) * | 1995-05-02 | 1996-11-22 | Matsushita Electric Ind Co Ltd | 画像メモリ装置および動きベクトル検出回路 |
JP2002300597A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | ディジタルフィルタ処理装置 |
JP2002354400A (ja) * | 2001-05-28 | 2002-12-06 | Toyota Central Res & Dev Lab Inc | データ格納/読み出し方法及びその方法を用いた画像データ記憶装置並びにその記憶装置を用いた画像補正装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06189292A (ja) * | 1992-12-15 | 1994-07-08 | Sony Corp | 動画像復号装置 |
CA2145365C (en) * | 1994-03-24 | 1999-04-27 | Anthony M. Jones | Method for accessing banks of dram |
JP2000172556A (ja) * | 1998-12-07 | 2000-06-23 | Sanyo Electric Co Ltd | メモリ制御回路およびそれを備えるディジタルカメラ |
JP2002344971A (ja) | 2001-05-16 | 2002-11-29 | Nippon Telegr & Teleph Corp <Ntt> | 画像符号化データの再符号化装置、再符号化方法、再符号化プログラム、及び再符号化プログラムを記録した記録媒体 |
US6927776B2 (en) * | 2001-05-17 | 2005-08-09 | Matsushita Electric Industrial Co., Ltd. | Data transfer device and method |
US6912616B2 (en) * | 2002-11-12 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Mapping addresses to memory banks based on at least one mathematical relationship |
US7386651B2 (en) * | 2003-07-03 | 2008-06-10 | Broadcom Corporation | System, method, and apparatus for efficiently storing macroblocks |
-
2006
- 2006-05-23 JP JP2006519711A patent/JP5147102B2/ja not_active Expired - Fee Related
- 2006-05-23 US US11/916,127 patent/US7979622B2/en not_active Expired - Fee Related
- 2006-05-23 WO PCT/JP2006/310196 patent/WO2006129518A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08307875A (ja) * | 1995-05-02 | 1996-11-22 | Matsushita Electric Ind Co Ltd | 画像メモリ装置および動きベクトル検出回路 |
JP2002300597A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | ディジタルフィルタ処理装置 |
JP2002354400A (ja) * | 2001-05-28 | 2002-12-06 | Toyota Central Res & Dev Lab Inc | データ格納/読み出し方法及びその方法を用いた画像データ記憶装置並びにその記憶装置を用いた画像補正装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015119282A (ja) * | 2013-12-17 | 2015-06-25 | 株式会社メガチップス | 画像処理装置 |
US9807417B2 (en) | 2013-12-17 | 2017-10-31 | Megachips Corporation | Image processor |
US10225569B2 (en) | 2014-03-31 | 2019-03-05 | Megachips Corporation | Data storage control apparatus and data storage control method |
Also Published As
Publication number | Publication date |
---|---|
WO2006129518A1 (ja) | 2006-12-07 |
US7979622B2 (en) | 2011-07-12 |
JPWO2006129518A1 (ja) | 2008-12-25 |
US20100037013A1 (en) | 2010-02-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5147102B2 (ja) | メモリアクセス方法 | |
JP4910576B2 (ja) | 動画像処理装置 | |
JP6208993B2 (ja) | 画像復号装置及び画像復号装置の復号処理方法 | |
JPH11144451A (ja) | 半導体記憶装置 | |
CN110650346A (zh) | 一种3d-hevc深度图运动估计并行实现方法及结构 | |
KR101091054B1 (ko) | 동화상 부호화에 있어서의 움직임 탐색 장치 | |
JP5917907B2 (ja) | 画像処理装置 | |
JP5865696B2 (ja) | 画像処理装置 | |
US20080049035A1 (en) | Apparatus and method for accessing image data | |
JP6050583B2 (ja) | 画像処理装置及びメモリアクセス制御方法 | |
JP2017169022A (ja) | 動画像符号化装置、方法、プログラム、および動画像符号化システム | |
JP5261694B2 (ja) | 画像処理用メモリ | |
JP4332013B2 (ja) | 擬似多ポートメモリ装置および擬似多ポートメモリ装置の画素読み出し方法 | |
US20220377271A1 (en) | Image processing device, image processing method, and program | |
JP2006293693A (ja) | 2次元逆変換装置 | |
JP6084000B2 (ja) | 画像処理装置 | |
JP2005341368A (ja) | ビットモデリング演算器 | |
JP2023082579A (ja) | 画像処理装置 | |
JP5605225B2 (ja) | メモリ制御装置、メモリマッピング方法、及び、プログラム | |
JP4609109B2 (ja) | 信号処理装置及び方法、並びにプログラム | |
JPH06327000A (ja) | 動き補償方法 | |
JP4997418B2 (ja) | Dramアクセス方法 | |
JP2005165678A (ja) | メモリアクセス方法、及びメモリアクセス装置 | |
JP2009076989A (ja) | 画像回転処理方法、画像処理装置、画像回転処理プログラム及び記憶媒体 | |
JPH0198077A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5147102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |