JPWO2006129518A1 - メモリアクセス方法 - Google Patents

メモリアクセス方法 Download PDF

Info

Publication number
JPWO2006129518A1
JPWO2006129518A1 JP2006519711A JP2006519711A JPWO2006129518A1 JP WO2006129518 A1 JPWO2006129518 A1 JP WO2006129518A1 JP 2006519711 A JP2006519711 A JP 2006519711A JP 2006519711 A JP2006519711 A JP 2006519711A JP WO2006129518 A1 JPWO2006129518 A1 JP WO2006129518A1
Authority
JP
Japan
Prior art keywords
data
memory
bank
dimensional image
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006519711A
Other languages
English (en)
Other versions
JP5147102B2 (ja
Inventor
岡本　彰
彰 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2006519711A priority Critical patent/JP5147102B2/ja
Publication of JPWO2006129518A1 publication Critical patent/JPWO2006129518A1/ja
Application granted granted Critical
Publication of JP5147102B2 publication Critical patent/JP5147102B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Input (AREA)

Abstract

同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル以上の間隔を空けることが要求されるメモリを対象として、アクセス間の空き時間を解消してパフォーマンスを向上し得る、メモリアクセス方法を得る。データ（Ｄ２1，Ｄ２2，Ｄ２3，Ｄ２4）が、それぞれ第０バンク（７０）、第１バンク（７１）、第２バンク（７２）、第３バンク（７３）に書き込まれる。異なるバンクへの連続アクセスであるため、互いに連続するデータ間には空き時間は発生しない。また、データ（Ｄ２1〜Ｄ２4）のバースト長がいずれも８であるため、データ（Ｄ２1）の書き込みが開始されてからデータ（Ｄ２5）の書き込みが開始されるまでの間には、１５サイクル以上の１６サイクルの間隔が空いている。従って、データ（Ｄ２1）の書き込みが終了してからデータ（Ｄ２5）の書き込みが開始されるまでの間にも空き時間は発生しない。

Description

本発明は、メモリアクセス方法に関し、特に、トランスコーダ処理装置に用いられるメモリへのアクセス方法に関する。
画像符号化データを異なるビットレートに再符号化する従来のトランスコーダ処理装置が、下記特許文献１に開示されている。図２０は、下記特許文献１に示された従来のトランスコーダ処理装置の構成を示すブロック図である。図２０を参照して、復号器２０１は、画像符号化データを復号し、その小ブロック単位の第１の動きベクトルを抽出する機能手段を備える。変換処理部２０３は、第１の動きベクトルを縮小して第３の動きベクトルを算出する機能手段と、再符号化対象の小ブロックに含まれる第３の動きベクトルと周囲の第３の動きベクトルとのノルムの和が最小のものを第２の動きベクトルとする機能手段と、その最小値を評価値とする機能手段と、該評価値が表す動きベクトルの精度が高いほど狭くした再探索範囲を小ブロック毎に決定し、評価値又は再探索範囲に応じて優先度を決定する機能手段とを備える。再探索処理部２０４は、該優先度の順に該優先度に対応した再探索範囲で再探索し再符号化時の動きベクトルを求める。
特開２００２−３４４９７１号公報（要約書）
しかしながら、上記特許文献１に示された従来のトランスコーダ処理装置によると、復号器２０１から出力された復号画像データを格納しておくためのメモリとして、例えばＤＤＲ（Double Data Rate）メモリのような、同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル以上の間隔を空けることが要求されるメモリが採用された場合の対策がとられていないという問題がある。
本発明はかかる問題を解決するために成されたものであり、同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル以上の間隔を空けることが要求されるメモリを対象として、アクセス間の空き時間を解消してパフォーマンスを向上し得る、メモリアクセス方法を得ることを目的とする。
第１の発明に係るメモリアクセス方法は、第１及び第２のバンクを含む複数のバンクを有し、同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル以上の間隔を空けることが要求されるメモリを対象とした、メモリアクセス方法であって、前記メモリへ書き込むべき２次元画像データは、一度のバースト転送によって転送可能なデータ量ごとに複数のデータ群に分割され、前記メモリへの前記２次元画像データの書き込み動作は、同一バンクへの書き込みが連続しないよう、前記所定数のクロックサイクル内において、（ａ）前記複数のデータ群に含まれる第１のデータ群を、前記第１のバンクに書き込むステップと、（ｂ）前記第１のデータ群に連続する第２のデータ群を、前記第２のバンクに書き込むステップとを有することを特徴とする。
第２の発明に係るメモリアクセス方法は、第１の発明に係るメモリアクセス方法において特に、前記第１及び第２のデータ群はそれぞれ、前記メモリ内に格納された前記２次元画像データ内においては複数行に分割されて配置され、前記第１のデータ群は奇数行に配置され、前記第２のデータ群は偶数行に配置されることを特徴とする。
第３の発明に係るメモリアクセス方法は、第１及び第２のバンクを含む複数のバンクを有し、同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル以上の間隔を空けることが要求されるメモリを対象とした、メモリアクセス方法であって、前記メモリ内に格納されている２次元画像データは、一度のバースト転送によって転送可能なデータ量ごとに複数のデータ群に分割されて前記メモリから読み出され、前記メモリからの前記２次元画像データの読み出し動作は、同一バンクからの読み出しが連続しないよう、前記所定数のクロックサイクル内において、（ａ）前記複数のデータ群に含まれる第１のデータ群を、前記第１のバンクから読み出すステップと、（ｂ）前記第１のデータ群に連続する第２のデータ群を、前記第２のバンクから読み出すステップとを有することを特徴とする。
第４の発明に係るメモリアクセス方法は、第１又は第３の発明に係るメモリアクセス方法において特に、前記２次元画像データ内の着目ブロックの動きベクトルを抽出するために、前記着目ブロックの移動先と予想される参照ブロック内に含まれる複数のデータ群と、前記参照ブロックに隣接して規定される複数のブロック内に含まれる複数のデータ群とが、前記メモリから連続的に読み出されることを特徴とする。
第５の発明に係るメモリアクセス方法は、第１又は第３の発明に係るメモリアクセス方法において特に、前記第１のバンクにアクセスしている途中に、前記第１のバンクに対する他のアクセス要求が発生した場合において、前記第２のバンクに対するアクセス要求も発生しているときには、前記他のアクセス要求に応じた前記第１のバンクへのアクセスよりも、前記第２のバンクへのアクセスが優先されることを特徴とする。
第６の発明に係るメモリアクセス方法は、第１又は第３の発明に係るメモリアクセス方法において特に、いずれも異なるバンクに対応するｎ個（ｎ：前記複数のバンクの個数）のデータ群が行方向に連続することによって構成されるデータ集合が、前記メモリ内に格納された前記２次元画像データの各行内において繰り返し配置されるように、前記２次元画像データを構成するデータ群が前記メモリに書き込まれることを特徴とする。
第１の発明に係るメモリアクセス方法によれば、メモリへ２次元画像データを書き込む際に第１及び第２のバンクを切り換えることにより、第１及び第２のデータ群を連続して書き込むことができる。その結果、前後のアクセス間に生じる空き時間を回避又は低減でき、パフォーマンスの向上を図ることができる。
第２の発明に係るメモリアクセス方法によれば、メモリから第１のデータ群を読み出すことによって、２次元画像データのうちの奇数行のデータのみを読み出すことができ、メモリから第２のデータ群を読み出すことによって、２次元画像データのうちの偶数行のデータのみを読み出すことができる。その結果、インタレース方式の画像を容易に読み出すことが可能となる。
第３の発明に係るメモリアクセス方法によれば、メモリから２次元画像データを読み出す際に第１及び第２のバンクを切り換えることにより、第１及び第２のデータ群を連続して読み出すことができる。その結果、前後のアクセス間に生じる空き時間を回避又は低減でき、パフォーマンスの向上を図ることができる。
第４の発明に係るメモリアクセス方法によれば、バースト転送によって高速なデータ転送が可能なメモリを使用した場合に、多数のブロック内に含まれる多数のデータ群を１回の動作で連続的に転送することにより、少数のデータ群を複数回に分けて転送する方法と比較すると、データ転送の効率を高めることができる。
第５の発明に係るメモリアクセス方法によれば、第１のバンクに対する前後のアクセス間に生じる空き時間を有効に利用することができ、他のアクセス要求に応じた第１のバンクへのアクセスが完了した後に第２のバンクへアクセスする場合と比較すると、全体として処理時間の短縮化を図ることができる。
第６の発明に係るメモリアクセス方法によれば、メモリ内に格納されている２次元画像データを行方向へのスキャンによって読み出す場合、いずれも異なるバンクに対応するｎ個のデータ群が順番に読み出される。その結果、行方向へのスキャンを行う場合にも、前後のアクセス間に生じる空き時間を回避又は低減でき、パフォーマンスの向上を図ることができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態に係るトランスコーダ処理装置の構成を示すブロック図である。 動き探索部における第１の動きベクトル抽出処理を説明するための模式図である。 動き探索部における第１の動きベクトル抽出処理を説明するための模式図である。 動き探索部における第１の動きベクトル抽出処理を説明するための模式図である。 動き探索部における第２の動きベクトル抽出処理を説明するための模式図である。 ＤＤＲ２の読み出し特性を説明するためのタイミングチャートである。 ＤＤＲ２の書き込み特性を説明するためのタイミングチャートである。 メモリへの復号データの書き込みシーケンスを説明するためのタイミングチャートである。 メモリへの復号データのマッピング方法を順に説明するための図である。 メモリへの復号データのマッピング方法を順に説明するための図である。 メモリへの復号データのマッピング方法を順に説明するための図である。 メモリへの復号データのマッピング方法を順に説明するための図である。 メモリへの復号データのマッピング方法を順に説明するための図である。 メモリへの復号データのマッピング方法を順に説明するための図である。 メモリへの復号データのマッピング方法を順に説明するための図である。 メモリ内に格納されている２次元画像データを示す図である。 メモリからのデータの読み出しシーケンスを説明するためのタイミングチャートである。 メモリ内に格納されている２次元画像データの配置の変形例を示す図である。 前後のアクセス間に空き時間が発生した場合の処理を説明するためのタイミングチャートである。 従来のトランスコーダ処理装置の構成を示すブロック図である。
以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、異なる図面において同一の符号を付した要素は、同一又は相当する要素を示すものとする。
図１は、本発明の実施の形態に係るトランスコーダ処理装置の構成を示すブロック図である。本実施の形態に係るトランスコーダ処理装置では、一例として、ＭＰＥＧ２フォーマットで符号化された符号化データが、Ｈ．２６４フォーマットの符号化データに再符号化されるものとする。
トランスコーダ処理装置は、メモリ１、復号器２、動き探索部３、及び符号器４を備えている。メモリ１は、複数のバンクを有し、同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル（以下「サイクル」と略す）以上の間隔を空けることが要求されるメモリである。本実施の形態に係るトランスコーダ処理装置では、メモリ１として、バス幅が３２ビットであり、バースト長が８であり、４個のバンク（第０バンク７０、第１バンク７１、第２バンク７２、及び第３バンク７３）を有するＤＤＲ２を想定している。バス幅が３２ビットで、バースト長が８であるため、一度のバースト転送で２５６（＝３２×８）ビットのデータを転送することが可能である。また、メモリ１の記憶領域の一部は、バッファ領域５，６として割り当てられている。
ＭＰＥＧ２フォーマットで符号化された符号化データＤ１のビットストリームは、バッファ領域５に書き込まれる。本実施の形態に係るトランスコーダ処理装置では、符号化データＤ１は、一例として、８ビットのＹＵＶ４２０形式の画像データであるものとする。８ビットのＹＵＶ４２０形式の場合は、１ピクセルあたりのデータ量は１２ビットとなる。なお、本実施の形態に係るトランスコーダ処理装置は、８ビットのＹＵＶ４２０形式に限らず、他の任意の形式の画像データを処理することが可能である。
復号器２は、バッファ領域５から読み出した符号化データＤ１のビットストリームを復号して、復号データＤ２を出力する。復号データＤ２はメモリ１に書き込まれ、これにより、メモリ１内に２次元画像データが格納される。メモリ１内に格納された２次元画像データ、及びメモリ１への復号データＤ２の書き込みシーケンスについては、後に詳述する。また、復号器２は、符号化データＤ１内に含まれている動きベクトルに関する情報を抽出して、データＤ３として動き探索部３に入力する。
動き探索部３は、データＤ３に基づき、メモリ１内に格納されている２次元画像データの中から、参照ブロックに関するデータＤ４を読み出す。そして、ブロックマッチング法によって着目ブロックの動きベクトルを求め、データＤ５として符号器４に入力する。動き探索部３における処理については、後に詳述する。
符号器４は、データＤ５に基づいて、Ｈ．２６４フォーマットで再符号化された符号化データＤ６を作成し、符号化データＤ６のビットストリームをバッファ領域６に書き込む。符号化データＤ６のビットストリームは、バッファ領域６から読み出される。
なお、符号化データＤ１のビットストリームは、バッファ領域５を介さずに復号器２に直接入力されてもよいし、符号化データＤ６のビットストリームは、バッファ領域６を介さずに直接出力されてもよい。
＜動き探索部３における第１の処理＞
図２〜４は、動き探索部３における第１の動きベクトル抽出処理を説明するための模式図である。図２を参照して、動き探索部３は、第ｎフレームの２次元画像データ内における着目ブロックＢＬ０（縦横各１６ピクセル）の位置と、復号器２から入力された動きベクトルＶ０に関するデータＤ３とに基づいて、第ｎ−１フレームの２次元画像データ内において着目ブロックＢＬ０の移動先と予想されるブロックＢＬ１（縦横各１６ピクセル）を割り出す。次に、動き探索部３は、ブロックＢＬ１を中心として、ブロックＢＬ１よりも縦方向及び横方向にそれぞれ±１ピクセル大きいサイズの参照ブロックＢＬ２（縦横各１８ピクセル）を規定する。そして、メモリ１内に格納されている第ｎ−１フレームの２次元画像データの中から、参照ブロックＢＬ２に対応する部分のデータＤ４を読み出す。メモリ１からのデータＤ４の読み出しシーケンスについては、後に詳述する。
図３を参照して、次に、動き探索部３は、参照ブロックＢＬ２内で着目ブロックＢＬ０を順次移動させながら、各位置において類似度を判定し、参照ブロックＢＬ２内で着目ブロックＢＬ０に最も類似している箇所を求める。類似度の判定手法としては、周知のブロックマッチング法を用い、着目ブロックＢＬ０内の各ピクセルと参照ブロックＢＬ２内の各ピクセルとの画素値の差分を求め、差分の絶対値の総和によって類似度を判定する。ここでは、図３に示した着目ブロックＢＬ０の箇所（参照ブロックＢＬ２の左上隅）で、類似度が最も高かったものとする。
次に、動き探索部３は、参照ブロックＢＬ２の左上隅の着目ブロックＢＬ０を中心として、その着目ブロックＢＬ０よりも縦方向及び横方向にそれぞれ±１ピクセル大きいサイズの参照ブロックＢＬ３（縦横各１８ピクセル）を規定する。そして、メモリ１内に格納されている第ｎ−１フレームの２次元画像データの中から、参照ブロックＢＬ３に対応する部分のデータＤ４を読み出す。そして、上記と同様に、ブロックマッチング法によって、参照ブロックＢＬ３内で着目ブロックＢＬ０に最も類似している箇所を求める。図４には、参照ブロックＢＬ３内で着目ブロックＢＬ０に最も類似している箇所を、ブロックＢＬ４（縦横各１６ピクセル）として抜き出して示している。
図４を参照して、次に、動き探索部３は、ブロックＢＬ４を４個の小ブロックＢＬ４ａ〜４ｄ（いずれも縦横各８ピクセル）に区切り、その後、小ブロックＢＬ４ａを中心として、小ブロックＢＬ４ａよりも縦方向及び横方向にそれぞれ±１ピクセル大きいサイズの参照ブロックＢＬ５（縦横各１０ピクセル）を規定する。そして、メモリ１内に格納されている第ｎ−１フレームの２次元画像データの中から、参照ブロックＢＬ５に対応する部分のデータＤ４を読み出す。そして、上記と同様にブロックマッチング法によって類似判定を行うことにより、小ブロックＢＬ４ａに関する最適動きベクトルを求める。小ブロックＢＬ４ｂ〜ＢＬ４ｄについても同様の処理を行い、小ブロックＢＬ４ｂ〜ＢＬ４ｄに関する最適動きベクトルをそれぞれ求める。
＜動き探索部３における第２の処理＞
図５は、動き探索部３における第２の動きベクトル抽出処理を説明するための模式図である。まず、動き探索部３は、第ｎフレームの２次元画像データ内における着目ブロックＢＬ０の位置と、復号器２から入力された動きベクトルＶ０に関するデータＤ３とに基づいて、第ｎ−１フレームの２次元画像データ内において着目ブロックＢＬ０の移動先と予想されるブロックＢＬ１を割り出す。次に、動き探索部３は、上下左右方向及び斜め方向でブロックＢＬ１に隣接するブロックＢＬ１ａ〜ＢＬ１ｈ（いずれも縦横各１６ピクセル）を規定する。これにより、ブロックＢＬ１を中心とした、縦横各４８ピクセルの領域ＲＡが規定される。但し、領域ＲＡのサイズは縦横各４８ピクセルに限らず、ブロックＢＬ１ａ〜ＢＬ１ｈのサイズを変更することにより、任意のサイズに設定することが可能である。
次に、動き探索部３は、メモリ１内に格納されている第ｎ−１フレームの２次元画像データの中から、領域ＲＡに対応する部分のデータＤ４を連続的に読み出す。そして、領域ＲＡ内で着目ブロックＢＬ０を順次移動させながら、各位置においてブロックマッチング法によって類似度を判定することにより、領域ＲＡ内で着目ブロックＢＬ０に最も類似している箇所を探索する。次に、図４に示した処理と同様に、領域ＲＡ内で着目ブロックＢＬ０に最も類似しているブロックを４個の小ブロックに区切り、各小ブロックに関する最適動きベクトルをそれぞれ求める。
＜ＤＤＲ２の読み出し特性及び書き込み特性＞
以下、図１に示したメモリ１として使用されるＤＤＲ２の読み出し特性及び書き込み特性について説明する。図６は、ＤＤＲ２の読み出し特性を説明するためのタイミングチャートである。図６では、この順に読み出すべきデータＤ４1，Ｄ４2が、いずれも第０バンク７０に書き込まれている場合を想定している。ＤＤＲ２では、例えば１２サイクルで同一バンクからのデータの読み出しが可能である。つまり、図６に示した例では、データＤ４1の読み出しがクロックＣ０の立ち上がりから開始されているため、続くデータＤ４2の読み出しは、クロックＣ１２の立ち上がりから開始されることとなる。その結果、バースト長が８であることを考慮すると、データＤ４1の読み出しが終了してからデータＤ４2の読み出しが開始されるまでの間に、例えば８サイクルの空き時間が発生してしまう。
図７は、ＤＤＲ２の書き込み特性を説明するためのタイミングチャートである。図７では、この順に書き込むべきデータＤ２1，Ｄ２2を、いずれも第０バンク７０に書き込む場合を想定している。ＤＤＲ２では、例えば１５サイクルで同一バンクへのデータの書き込みが可能である。つまり、図７に示した例では、データＤ２1の書き込みがクロックＣ０の立ち上がりから開始されているため、続くデータＤ２2の書き込みは、クロックＣ１５の立ち上がりから開始されることとなる。その結果、バースト長が８であることを考慮すると、データＤ２1の書き込みが終了してからデータＤ２2の書き込みが開始されるまでの間に、例えば１１サイクルの空き時間が発生してしまう。
また、図６，７には示していないが、ＤＤＲ２では、同一バンクに対する読み出しアクセス及び書き込みアクセスをこの順に連続させる場合には、例えば７サイクルの空き時間が発生してしまい、同一バンクに対する書き込みアクセス及び読み出しアクセスをこの順に連続させる場合には、例えば１２サイクルの空き時間が発生してしまう。
そこで、本実施の形態に係るトランスコーダ処理装置では、前後のアクセス間に空き時間が発生しないように、メモリ１への復号データＤ２の書き込みシーケンス、及びメモリ１からのデータＤ４の読み出しシーケンスを、以下のように規定する。
＜メモリ１への書き込みシーケンス＞
まず、復号器２からメモリ１への復号データＤ２の書き込みシーケンスについて説明する。図８は、メモリ１への復号データＤ２の書き込みシーケンスを説明するためのタイミングチャートである。図１，８を参照して、本実施の形態に係るトランスコーダ処理装置では、この順に書き込むべきデータＤ２1，Ｄ２2，Ｄ２3，Ｄ２4，Ｄ２5，・・・が、それぞれ第０バンク７０、第１バンク７１、第２バンク７２、第３バンク７３、第０バンク７０、・・・に書き込まれる。異なるバンクへの連続アクセスであるため、データＤ２1とデータＤ２2との間、データＤ２2とデータＤ２3との間、データＤ２3とデータＤ２4との間、及びデータＤ２4とデータＤ２5との間には、いずれも空き時間は発生しない。また、データＤ２1，Ｄ２5はいずれも第０バンク７０へ書き込まれるが、データＤ２1〜Ｄ２4のバースト長がいずれも８であるため、データＤ２1の書き込みが開始されてからデータＤ２5の書き込みが開始されるまでの間には、１５サイクル以上の１６サイクルの間隔が空いている。従って、データＤ２1の書き込みが終了してからデータＤ２5の書き込みが開始されるまでの間にも、空き時間は発生しない。
このように本実施の形態に係るトランスコーダ処理装置によれば、メモリ１としてＤＤＲ２を用いた場合であっても、復号器２からメモリ１へ復号データＤ２を書き込む際に生じる空き時間を回避又は低減できるため、パフォーマンスの向上を図ることができる。
図９〜１５は、メモリ１への復号データＤ２のマッピング方法を順に説明するための図である。ここでは図面の簡略化のため、２行×３列の合計６個のマクロブロックＭＢ１１〜ＭＢ１３，ＭＢ２１〜ＭＢ２３（いずれも縦横各１６ピクセル）を代表的に示している。なお、一度のバースト転送で２５６ビットのデータを転送可能であり、１ピクセルあたりのデータ量は１２ビットであるため、一度のバースト転送で最大２１ピクセル分のデータを転送可能である。しかし、偶数個のピクセルのほうが扱いが容易であるため、本実施の形態に係るトランスコーダ処理装置では、一度のバースト転送で２０ピクセル分のデータが転送されるものとする。
図９を参照して、まず、第０バンク７０に書き込まれる２０ピクセル分のデータＤ２1が、１０ピクセル単位で２つに分割されて、マクロブロックＭＢ１１の第１行第１〜１０列と第３行第１〜１０列とに、それぞれ配置される。なお、各ピクセル内に付した数字は、そのピクセルのデータが書き込まれるバンクの番号を意味する。
図１０を参照して、次に、第１バンク７１に書き込まれる２０ピクセル分のデータＤ２2が、同様に１０ピクセル単位で２つに分割されて、マクロブロックＭＢ１１の第２行第１〜１０列と第４行第１〜１０列とに配置される。
バンクを切り換えながら下方向に向かって書き込みが進行し、データＤ２1，Ｄ２2と同様の処理がデータＤ２3〜Ｄ２8についても繰り返されることにより、図１１に示すように、マクロブロックＭＢ１１の第１〜１６行第１〜１０列までの配置が完了する。
図１２を参照して、第２バンク７２に書き込まれる２０ピクセル分のデータＤ２9が、同様に１０ピクセル単位で２つに分割されて、マクロブロックＭＢ１１の第１行第１１〜１６列と第３行第１１〜１６列とに、それぞれ配置される。なお、マクロブロックＭＢ１２にマスク処理を施すことによって、×印を付した部分のデータＤ２9がマクロブロックＭＢ１２に書き込まれることが防止される。
データＤ２9と同様の処理をデータＤ２10〜Ｄ２16についても繰り返すことにより、図１３に示すように、マクロブロックＭＢ１１の第１〜１６行第１１〜１６列までの配置が完了する。つまり、マクロブロックＭＢ１１へのデータの書き込みが完了する。
図１４を参照して、次に、データＤ２9〜Ｄ２16と同様の処理をデータＤ２17〜Ｄ２24についても繰り返すことにより、図１４に示すように、マクロブロックＭＢ１２の第１〜１６行第１〜４列までの配置が完了する。なお、マクロブロックＭＢ１１にマスク処理を施すことによって、×印を付した部分のデータＤ２17〜Ｄ２24がマクロブロックＭＢ１１に書き込まれることが防止される。
その後は、上記と同様の処理が繰り返されることにより、マクロブロックＭＢ１２，ＭＢ１３，ＭＢ２１，ＭＢ２２，ＭＢ２３の順で書き込みが進行し、図１５に示した２次元画像データが得られる。
＜メモリ１からの読み出しシーケンス＞
次に、動き探索部３によるメモリ１からのデータＤ４の読み出しシーケンスについて説明する。図１６は、メモリ１内に格納されている２次元画像データを示す図であり、図１５に示した２次元画像データに対応する。以下、図１６中に一点鎖線で示した箇所に参照ブロックＢＬ２が規定されたものと仮定する。また、以下では、動き探索部３が第１の動きベクトル抽出処理（図２〜４参照）を行う場合の読み出し動作について説明するが、第２の動きベクトル抽出処理（図５参照）を行う場合であっても、基本的な動作の内容は同様である。
まず、メモリブロックＭＢ１２の第９行第５〜１４列及び第１１行第５〜１４列に配置されている２０ピクセル分のデータＤ４1が、第０バンク７０から読み出される。次に、メモリブロックＭＢ１２の第１０行第５〜１４列及び第１２行第５〜１４列に配置されている２０ピクセル分のデータＤ４2が、第１バンク７１から読み出される。同様に、バンクを切り換えながら下方向に向かって読み出しが進行することにより、データＤ４3，Ｄ４4，Ｄ４5，・・・，Ｄ４10の順に読み出しが行われる。その後、列を切り換えて、データＤ４11〜Ｄ４20がこの順に読み出され、さらに列を切り換えて、データＤ４21〜Ｄ４30がこの順に読み出される。
図１７は、メモリ１からのデータＤ４の読み出しシーケンスを説明するためのタイミングチャートである。本実施の形態に係るトランスコーダ処理装置では、この順に読み出されるべきデータＤ４1，Ｄ４2，Ｄ４3，Ｄ４4，Ｄ４5，・・・が、それぞれ第０バンク７０、第１バンク７１、第２バンク７２、第３バンク７３、第０バンク７０、・・・に書き込まれている。従って、読み出しの際には異なるバンクへの連続アクセスとなるため、データＤ４1とデータＤ４2との間、データＤ４2とデータＤ４3との間、データＤ４3とデータＤ４4との間、及びデータＤ４4とデータＤ４5との間には、いずれも空き時間は発生しない。また、データＤ４1，Ｄ４5はいずれも第０バンク７０から読み出されるが、データＤ４1〜Ｄ４4のバースト長がいずれも８であるため、データＤ４1の読み出しが開始されてからデータＤ４5の読み出しが開始されるまでの間には、１２サイクル以上の１６サイクルの間隔が空いている。従って、データＤ４1の読み出しが終了してからデータＤ４5の読み出しが開始されるまでの間にも、空き時間は発生しない。
このように本実施の形態に係るトランスコーダ処理装置によれば、メモリ１としてＤＤＲ２を用いた場合であっても、動き探索部３がメモリ１からデータＤ４を読み出す際に生じる空き時間を回避又は低減できるため、パフォーマンスの向上を図ることができる。
なお、図１６を参照して、インタレース方式の参照ブロックＢＬ２が必要な場合には、データＤ４1，Ｄ４3，Ｄ４5，・・・，Ｄ４29の順に読み出しを行えばよい。例えばデータＤ４1は、１０ピクセル単位で２つに分割され、１０ピクセル分のデータが２次元画像データの奇数行に配置されている。従って、データＤ４1を読み出すことによって奇数２行分のデータが自動的に読み出されるため、インタレース方式の参照ブロックＢＬ２を容易に得ることができる。
また、データＤ４1〜Ｄ４30のうち図１６において砂地のハッチングを付した部分は、参照ブロックＢＬ２の外に配置されているため、本来ならば読み出しが不要なデータである。しかし、本実施の形態に係るトランスコーダ処理装置は、２０ピクセル分のデータ群を一単位としたバースト転送を想定しているため、これらの不要なデータもメモリ１から読み出されて動き探索部３に転送される。
参照ブロックＢＬ２のデータを読み出す場合と同様に、図３に示した参照ブロックＢＬ３のデータをメモリ１から読み出す場合にも、動き探索部３への不要なデータの転送が行われる。従って、図２〜４に示した方法によると、メモリ１から動き探索部３へ転送されるデータの全転送量のうち、不要なデータの転送量が占める割合が大きくなる。
一方、図５に示した方法によると、互いに隣接するブロックＢＬ１，ＢＬ１ａ〜ＢＬ１ｈ同士の境界では不要なデータは発生せず、領域ＲＡの外周部分でしか不要なデータは発生しない。そのため、メモリ１から動き探索部３へ転送されるデータの全転送量のうち、不要なデータの転送量が占める割合は、図２〜４に示した方法よりも少なくなる。
また、ＤＤＲ２ではバースト転送によって高速なデータ転送が可能であるため、少量のデータを複数回に分けて転送する図２〜４に示した方法よりも、多量のデータを１回で転送する図５に示した方法のほうがデータ転送の効率が高い。
＜２次元画像データの配置の変形例＞
図１８は、メモリ１内に格納されている２次元画像データの配置の変形例を示す図である。図１５に示した例では、２次元画像データ内の全領域において、奇数行が第０バンク７０及び第２バンク７２に対応し、偶数行が第１バンク７１及び第３バンク７３に対応していた。これに対し、図１８に示した２次元画像データでは、全列中の半分の列において、行の奇偶とバンク番号との対応関係が、図１５に示した２次元画像データとは逆になっている。図１８に示した例によると、メモリブロックＭＢ１２，ＭＢ２２の第５〜１６列、及びメモリブロックＭＢ１３，ＭＢ２３の第１〜８列においては、図１５に示した例とは逆に、奇数行が第１バンク７１及び第３バンク７３に対応し、偶数行が第０バンク７０及び第２バンク７２に対応している。
その結果、図１８に示した２次元画像データの例えば第１行を参照すると、左端のピクセルを含む最初の１０列分が第０バンク７０に対応し、次の１０列分が第２バンク７２に対応し、さらに次の１０列分が第１バンク７１に対応し、さらに次の１０列分が第３バンク７３に対応している。つまり、１行内で連続する４０列分のデータ集合の中に、第０バンク７０から第３バンク７３までの全てのバンクに対応するデータが含まれている。そして、実際にはマクロブロックの個数は多数であるため、この１行×４０列分のデータ集合（つまり、全てのバンクに対応するデータを含むデータ集合）が、２次元画像データの第１行内において繰り返し配置されることになる。以上では２次元画像データの第１行を例にとり説明したが、第２行以降の全ての行についても同様である。
図１８に示した２次元画像データをラスタスキャンによって読み出す場合、例えば２次元画像データの第１行を左端から右方向に走査する場合には、第０バンク７０、第２バンク７２、第１バンク７１、第３バンク７３、・・・の順にアクセスされる。つまり、４個のバンクが順番にアクセスされて読み出しが行われる。そのため、図１７に示した例と同様に、ラスタスキャンを行う場合にも前後のアクセス間に空き時間は発生しない。従って、図１８に示した２次元画像データは、メモリ１内に格納されている２次元画像データをラスタスキャンしてディスプレイ（図示しない）に表示する等の用途がある場合に、特に有効となる。
＜空き時間が生じた場合の割り込み処理＞
図１９は、前後のアクセス間に空き時間が発生した場合の処理を説明するためのタイミングチャートである。ここでは、データＤ２Ｗ0の書き込みのために第０バンク７０へアクセスしている途中に、第０バンク７０からデータＤ４Ｒ0を読み出すためのアクセス要求が発生した場合を想定している。上記の通り、ＤＤＲ２では、同一バンクに対する書き込みアクセス及び読み出しアクセスをこの順に連続させる場合には、１２サイクルの空き時間が発生してしまう。つまり、図１９に示した例では、データＤ２Ｗ0の書き込みがクロックＣ０の立ち上がりから開始されているため、データＤ４Ｒ0の読み出しは、クロックＣ１６の立ち上がりから開始されることとなる。
このような場合において、データＤ４Ｒ0を読み出すための第０バンク７０へのアクセス要求のほかに、他のバンクへのアクセス要求も発生している場合には、当該他のバンクへのアクセス要求を優先して処理する。例えば、データＤ２Ｗ1の書き込みのために第１バンク７１へのアクセス要求が発生している場合には、図１９に示したように、第０バンク７０へのデータＤ２Ｗ0の書き込みが終了した後、第１バンク７１へのデータＤ２Ｗ1の書き込みを行い、その後に、第０バンク７０からのデータＤ４Ｒ0の読み出しを行う。
これにより、空き時間を有効に利用することができ、データＤ４Ｒ0を読み出した後にデータＤ２Ｗ1を書き込む場合と比較すると、全体として処理時間の短縮化を図ることができる。
以上では、同一バンクに対する書き込みアクセス及び読み出しアクセスをこの順に連続させる場合の空き時間の有効利用について説明したが、同一バンクに対する複数の書き込みアクセスを連続させる場合、同一バンクに対する複数の読み出しアクセスを連続させる場合、又は、同一バンクに対する読み出しアクセス及び書き込みアクセスをこの順に連続させる場合についても、上記と同様に他のバンクへのアクセス要求を優先して処理することによって、空き時間を有効利用することが可能である。
以下、空き時間が発生した場合に優先して実行する処理内容及び優先順位について説明する。
本実施の形態に係るトランスコーダ処理装置は、メモリ１内に格納されている２次元画像データを読み出して、ディスプレイ（図示しない）に画像を表示する機能を有している。画像を表示するために２次元画像データを読み出す処理にはリアルタイム性が要求されるため、空き時間が発生した場合には、この処理（表示のための２次元画像データの読み出し処理）を最優先に実行する。つまり、表示のための２次元画像データの読み出し処理の優先順位を１番とする。
動き探索部３がメモリ１から読み出す参照ブロックＢＬ２，ＢＬ３（図３参照）や領域ＲＡ（図５参照）のデータＤ４は、データ量が多い。また、動き探索部３が速やかに処理を進めるためには、メモリ１から動き探索部３へデータＤ４を素早く転送する必要がある。そこで、空き時間が発生した場合には、データＤ４の読み出し処理を、上記表示のための２次元画像データの読み出し処理に次いで優先して実行する。つまり、データＤ４の読み出し処理の優先順位を２番とする。
図１を参照して、符号化データＤ１はＭＰＥＧ２フォーマットで符号化されたデータであるため、データ量は少ない。また、メモリ１に対する読み出しアクセスと書き込みアクセスとの切り換え回数は、なるべく抑える必要がある。そこで、空き時間が発生した場合には、バッファ領域５からの符号化データＤ１の読み出し処理を、上記データＤ４の読み出し処理に次いで優先して実行する。つまり、符号化データＤ１の読み出し処理の優先順位を３番とする。
同様に、符号化データＤ６はＨ．２６４フォーマットで符号化されたデータであるため、データ量は少ない。また、メモリ１に対する読み出しアクセスと書き込みアクセスとの切り換え回数は、なるべく抑える必要がある。そこで、空き時間が発生した場合には、バッファ領域６からの符号化データＤ６の読み出し処理を、上記符号化データＤ１の読み出し処理に次いで優先して実行する。つまり、符号化データＤ６の読み出し処理の優先順位を４番とする。
復号器２からメモリ１に書き込まれる復号データＤ２は、符号化データＤ１が復号されたものであるため、データ量が多い。そこで、空き時間が発生した場合には、メモリ１への復号データＤ２の書き込み処理を、上記符号化データＤ６の読み出し処理に次いで優先して実行する。つまり、復号データＤ２の書き込み処理の優先順位を５番とする。
上記の通り、符号化データＤ１はＭＰＥＧ２フォーマットで符号化されたデータであるため、データ量は少ない。そこで、空き時間が発生した場合には、バッファ領域５への符号化データＤ１の書き込み処理を、上記データＤ２の書き込み処理に次いで優先して実行する。つまり、符号化データＤ１の書き込み処理の優先順位を６番とする。
同様に、符号化データＤ６はＨ．２６４フォーマットで符号化されたデータであるため、データ量は少ない。そこで、空き時間が発生した場合には、バッファ領域６への符号化データＤ６の書き込み処理を、上記符号化データＤ１の書き込み処理に次いで優先して実行する。つまり、符号化データＤ６の書き込み処理の優先順位を７番とする。
なお、以上で説明した各処理の優先順位は一例であり、任意に変更することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

Claims (6)

  1. 第１及び第２のバンクを含む複数のバンク（７０〜７３）を有し、同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル以上の間隔を空けることが要求されるメモリ（１）を対象とした、メモリアクセス方法であって、
    前記メモリへ書き込むべき２次元画像データ（Ｄ２）は、一度のバースト転送によって転送可能なデータ量ごとに複数のデータ群に分割され、
    前記メモリへの前記２次元画像データの書き込み動作は、同一バンクへの書き込みが連続しないよう、前記所定数のクロックサイクル内において、
    （ａ）前記複数のデータ群に含まれる第１のデータ群（Ｄ２1）を、前記第１のバンクに書き込むステップと、
    （ｂ）前記第１のデータ群に連続する第２のデータ群（Ｄ２2）を、前記第２のバンクに書き込むステップと
    を有する、メモリアクセス方法。
  2. 前記第１及び第２のデータ群はそれぞれ、前記メモリ内に格納された前記２次元画像データ内においては複数行に分割されて配置され、
    前記第１のデータ群は奇数行に配置され、前記第２のデータ群は偶数行に配置される、請求項１に記載のメモリアクセス方法。
  3. 第１及び第２のバンクを含む複数のバンク（７０〜７３）を有し、同一バンクへ連続してアクセスする際には前後のアクセス間に所定数のクロックサイクル以上の間隔を空けることが要求されるメモリ（１）を対象とした、メモリアクセス方法であって、
    前記メモリ内に格納されている２次元画像データ（Ｄ４）は、一度のバースト転送によって転送可能なデータ量ごとに複数のデータ群に分割されて前記メモリから読み出され、
    前記メモリからの前記２次元画像データの読み出し動作は、同一バンクからの読み出しが連続しないよう、前記所定数のクロックサイクル内において、
    （ａ）前記複数のデータ群に含まれる第１のデータ群（Ｄ４1）を、前記第１のバンクから読み出すステップと、
    （ｂ）前記第１のデータ群に連続する第２のデータ群（Ｄ４2）を、前記第２のバンクから読み出すステップと
    を有する、メモリアクセス方法。
  4. 前記２次元画像データ内の着目ブロック（ＢＬ０）の動きベクトルを抽出するために、前記着目ブロックの移動先と予想されるブロック（ＢＬ１）内に含まれる複数のデータ群と、前記ブロックに隣接して規定される複数のブロック（ＢＬ１ａ〜ＢＬ１ｈ）内に含まれる複数のデータ群とが、前記メモリから連続的に読み出される、請求項１又は３に記載のメモリアクセス方法。
  5. 前記第１のバンクにアクセスしている途中に、前記第１のバンクに対する他のアクセス要求が発生した場合において、前記第２のバンクに対するアクセス要求も発生しているときには、前記他のアクセス要求に応じた前記第１のバンクへのアクセスよりも、前記第２のバンクへのアクセスが優先される、請求項１又は３に記載のメモリアクセス方法。
  6. いずれも異なるバンクに対応するｎ個（ｎ：前記複数のバンクの個数）のデータ群が行方向に連続することによって構成されるデータ集合が、前記メモリ内に格納された前記２次元画像データの各行内において繰り返し配置されるように、前記２次元画像データを構成するデータ群が前記メモリに書き込まれる、請求項１又は３に記載のメモリアクセス方法。
JP2006519711A 2005-05-30 2006-05-23 メモリアクセス方法 Expired - Fee Related JP5147102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006519711A JP5147102B2 (ja) 2005-05-30 2006-05-23 メモリアクセス方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005157009 2005-05-30
JP2005157009 2005-05-30
PCT/JP2006/310196 WO2006129518A1 (ja) 2005-05-30 2006-05-23 メモリアクセス方法
JP2006519711A JP5147102B2 (ja) 2005-05-30 2006-05-23 メモリアクセス方法

Publications (2)

Publication Number Publication Date
JPWO2006129518A1 true JPWO2006129518A1 (ja) 2008-12-25
JP5147102B2 JP5147102B2 (ja) 2013-02-20

Family

ID=37481447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006519711A Expired - Fee Related JP5147102B2 (ja) 2005-05-30 2006-05-23 メモリアクセス方法

Country Status (3)

Country Link
US (1) US7979622B2 (ja)
JP (1) JP5147102B2 (ja)
WO (1) WO2006129518A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008269348A (ja) * 2007-04-20 2008-11-06 Toshiba Corp メモリ制御装置およびメモリ制御方法
US20080310515A1 (en) * 2007-06-14 2008-12-18 Yasutomo Matsuba MPEG-2 2-Slice Coding for Simple Implementation of H.264 MBAFF Transcoder
JPWO2009125572A1 (ja) * 2008-04-08 2011-07-28 パナソニック株式会社 メモリ制御回路及びメモリ制御方法
JP5401909B2 (ja) * 2008-10-16 2014-01-29 富士通株式会社 トランスコード装置およびトランスコード方法
US8914580B2 (en) * 2010-08-23 2014-12-16 Apple Inc. Reducing cache power consumption for sequential accesses
JP6050583B2 (ja) 2011-12-27 2016-12-21 株式会社メガチップス 画像処理装置及びメモリアクセス制御方法
US20140105305A1 (en) * 2012-10-15 2014-04-17 Vixs Systems, Inc. Memory cache for use in video processing and methods for use therewith
JP6490896B2 (ja) * 2013-12-17 2019-03-27 株式会社メガチップス 画像処理装置
US10225569B2 (en) 2014-03-31 2019-03-05 Megachips Corporation Data storage control apparatus and data storage control method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307875A (ja) * 1995-05-02 1996-11-22 Matsushita Electric Ind Co Ltd 画像メモリ装置および動きベクトル検出回路
JP2002300597A (ja) * 2001-03-29 2002-10-11 Toshiba Corp ディジタルフィルタ処理装置
JP2002354400A (ja) * 2001-05-28 2002-12-06 Toyota Central Res & Dev Lab Inc データ格納／読み出し方法及びその方法を用いた画像データ記憶装置並びにその記憶装置を用いた画像補正装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06189292A (ja) 1992-12-15 1994-07-08 Sony Corp 動画像復号装置
CA2145365C (en) * 1994-03-24 1999-04-27 Anthony M. Jones Method for accessing banks of dram
JP2000172556A (ja) 1998-12-07 2000-06-23 Sanyo Electric Co Ltd メモリ制御回路およびそれを備えるディジタルカメラ
JP2002344971A (ja) 2001-05-16 2002-11-29 Nippon Telegr & Teleph Corp <Ntt> 画像符号化データの再符号化装置、再符号化方法、再符号化プログラム、及び再符号化プログラムを記録した記録媒体
US6927776B2 (en) * 2001-05-17 2005-08-09 Matsushita Electric Industrial Co., Ltd. Data transfer device and method
US6912616B2 (en) * 2002-11-12 2005-06-28 Hewlett-Packard Development Company, L.P. Mapping addresses to memory banks based on at least one mathematical relationship
US7386651B2 (en) * 2003-07-03 2008-06-10 Broadcom Corporation System, method, and apparatus for efficiently storing macroblocks

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08307875A (ja) * 1995-05-02 1996-11-22 Matsushita Electric Ind Co Ltd 画像メモリ装置および動きベクトル検出回路
JP2002300597A (ja) * 2001-03-29 2002-10-11 Toshiba Corp ディジタルフィルタ処理装置
JP2002354400A (ja) * 2001-05-28 2002-12-06 Toyota Central Res & Dev Lab Inc データ格納／読み出し方法及びその方法を用いた画像データ記憶装置並びにその記憶装置を用いた画像補正装置

Also Published As

Publication number Publication date
US7979622B2 (en) 2011-07-12
WO2006129518A1 (ja) 2006-12-07
JP5147102B2 (ja) 2013-02-20
US20100037013A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
JP5147102B2 (ja) メモリアクセス方法
JP4910576B2 (ja) 動画像処理装置
KR101226394B1 (ko) 메모리 장치
JP6208993B2 (ja) 画像復号装置及び画像復号装置の復号処理方法
CN110650346B (zh) 一种3d-hevc深度图运动估计并行实现方法及结构
JP4695124B2 (ja) 動画像符号化における動き探索装置
JP5865696B2 (ja) 画像処理装置
US6577776B1 (en) Transforming video images
US20080049035A1 (en) Apparatus and method for accessing image data
JP3560804B2 (ja) 動画像符号化方法及び装置
JP6050583B2 (ja) 画像処理装置及びメモリアクセス制御方法
JP2017169022A (ja) 動画像符号化装置、方法、プログラム、および動画像符号化システム
CN102098477B (zh) 一种获得像素值的方法及装置
KR100846791B1 (ko) 비디오 데이터 저장 방법 및 장치
JP4504861B2 (ja) 画像処理方法及び画像処理装置
JP2009123306A (ja) 画像処理用メモリ
JP2008146235A (ja) 画像処理装置
JP4332013B2 (ja) 擬似多ポートメモリ装置および擬似多ポートメモリ装置の画素読み出し方法
JP5605225B2 (ja) メモリ制御装置、メモリマッピング方法、及び、プログラム
JP4735008B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JP2023082579A (ja) 画像処理装置
JP4390822B2 (ja) 画像処理装置
JP4506256B2 (ja) データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム
JP6084000B2 (ja) 画像処理装置
JP2005165678A (ja) メモリアクセス方法、及びメモリアクセス装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121126

R150 Certificate of patent or registration of utility model

Ref document number: 5147102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees