KR0134320B1

KR0134320B1 - 움직임 보상에서의 버퍼링 장치

Info

Publication number: KR0134320B1
Application number: KR1019940000777A
Authority: KR
Inventors: 김영준
Original assignee: 배순훈; 대우전자 주식회사
Priority date: 1994-01-18
Filing date: 1994-01-18
Publication date: 1998-05-15
Also published as: KR950024102A

Abstract

본 발명에 따른 픽셀 데이타를 전송하기 위한 버퍼링 장치는 가변길이 복호부로 제공되는 수직축 움직임 벡터 발생을 알리는 신호(hor) 및 수평축 움직임 벡터 발생을 알리는 신호(ver)를 입력 받아 움직임 보상을 위한 어드레스 생성 및 이에 따른 제어 로직 신호를 출력하는 수평, 수직 및 수평과 수직 제어 로직부(400, 500, 600)와; 제어로직부(400,500,600)로 부터의 로직신호에 응답하여 불규칙한 데이타 입력시 무용(disable) 범위와 그리고 유효한(valid) 데이타의 쓰기 포인터를 지정하는 쓰기 포인터부(200)와; 제어로직부(400),(500),(600)로 부터의 로직 신호에 응답하여 불규칙한 데이타 입력시 무용(disable) 범위와 그리고 유효한(valid) 데이타의 읽기 포인터를 지정하는 읽기 포인터부(300)와; 어드레스 발생부로부터 제공되는 쓰기 인에이블 신호() 와 읽기 인에이블 신호() 에 따라, 쓰기 포인터(200)와 읽기 포인터(300)에 의해서 쓰기와 읽기동작을 수행하는 램 어래이부(100)를 포함한다.

따라서, 본 버퍼링 장치는 움직임 보상에서 불규칙한 데이타를 용이하게 처리할 수 있다.

Description

움직임 보상에서의 버퍼링 장치

제 1 도는 픽셀 데이타의 규칙적 전송을 위한 종래 장치의 블럭도,

제 2 도는 본 발명에 따른 규칙적으로 픽셀 데이타를 전송하기 위한 개선된 버퍼링 장치의 블럭도,

제 3 도는 움직임 보상에서 수평축 움직임 발생시 버퍼링 장치의 작동을 도시한 타이밍도,

제4도는 움직임 보상에서 수직축 움직임 발생시 버퍼링 장치의 작동을 도시한 타이밍도,

제 5 도는 움직임 보상에서 수평과 수직축 움직임 발생시 버퍼링 장치의 작동을 도시한 타이밍도,

*도면의 주요부분에 대한 부호의 설명*

10,100 : 램 어래이(RAM ARRAY) 20,200 : 쓰기 포인터

30 : 쓰기 제어 로직 40,300 : 읽기 포인터

50 : 읽기 제어 로직 400 : 수평축 제어 로직

500 : 수직축 제어 로직 600 : 수평과 수직축 제어 로직

본 발명은 움직임 보상에서의 픽셀 데이타 전송을 위한 버퍼링장치에 관한 것으로, 특히 반픽셀 단위의 움직임 벡터를 처리할때 나타내는 데이타의 불규칙성을 보상하여 규칙적으로 픽셀 데이타를 전송하기 위한 움직임 보상에서의 버퍼링 장치에 관한 것이다.

움직임 보상을 위하여 움직임 벡터를 픽셀단위 뿐만 아니라 반픽셀 단위로 처리할때, 데이타 전송시 전단에서 불규칙한 데이타가 발생한다. 따라서, 이때 후단에서의 규칙적인 데이타 처리가 필요하다.

이러한 목적을 위해 종래에 사용되었던 장치의 블럭도를 제 1 도에 도시하였다.

기본적인 구조는 듀얼-포트(dual-port) 메모리로써 오버플로우(overflow)와 언더플로우(underflow)를 방지하기 위한 구조를 포함한 형태로 되어 있다. 그리고 쓰기와 읽기동작은 외부에서 어떠한 추가 정보없이 내부적으로 링포인터(ringpointer)에 의해서 순차적으로 처리된다. 또한 입력과 출력 데이타 처리는;과;신호의 토글(toggle)에 의해서 이루어진다.

그러나, 이러한 종래의 버퍼링 장치는 링포인터가 순차적으로 동작하기 때문에 입력단에서 어떤 지연이 발생하면 읽기 동작시 데이타가 손실되며, 또한 불규칙한 데이타 입력시 이를 처리할 수 있는 제어로직의 확장이 어렵다는 문제가 있다.

따라서, 본 발명의 목적은 움직임 보상시 픽셀 데이타를 전송하기 위한 버퍼링 장치에 있어서, 반픽셀 단위의 움직임 벡터를 처리할 때 나타나는 데이타의 불규칙성을 보상하여 규칙적으로 픽셀 데이타를 전송하기 위한 움직임 보상에서의 버퍼링 장치를 제공하는데 있다.

전술한 목적을 달성하기 위한 본 발명에 따른 픽셀 데이타 전송을 위한 버퍼링 장치는, 반 픽셀 단위로 움직임 보상을 실행하는 움직임 보상장치로부터 발생하는 픽셀 데이타를 전송하기 위한 움직임 보상에서의 버퍼링 장치에 있어서, 상기 움직임 보상이후의 픽셀 데이타를 가변길이 복호화하는 가변길이 복호부로 제공되는 수직축 움직임 벡터 발생을 알리는 신호 및 수평축 움직임 벡터 발생을 알리는 신호를 입력 받아 움직임 보상을 위한 어드레스 생성 및 이에 따른 제어 로직 신로를 출력하는 수평, 수직 및 수평과 수직 제어 로직부와; 상기 제어로직부로 부터의 로직신호에 응답하여 불규칙한 데이타 입력시 무용(disable) 범위와 그리고 유효한 (valid) 데이타의 쓰기 포인터를 지정하는 쓰기 포인터부와; 상기 제어로직부로 부터의 로직 신호에 응답하여 불규칙한 데이타 입력시 무용(disable) 범위와 그리고 유효한(valid) 데이타의 읽기 포인터를 지정하는 읽기 포인터부와; 상기 움직임 보상장치를 구성하는 어드레스 발생부로부터 제공되는 쓰기 인에이블 신호와 읽기 인에이블 신호에 따라, 상기 쓰기 포인터와 읽기 포인터에 의해서 쓰기와 읽기동작을 수행하는 램 어래이부를 포함하는 것을 특징으로 한다.

이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제 2 도는 본 발명에 따른 규칙적으로 픽셀데이타를 전송하기 위한 개선된 버터링 장치를 도시한 블럭도로서, 램어래이(100), 쓰기 포인터(200), 읽기 포인터(300), 수평축 제어로직회로(400), 수직축 제어로직회로(500), 및 수평과 수직축 제어로직회로(600)를 포함한다.

제 3 도는 움직임 보상에서 움직임이 수평축으로 발생했을 때 버퍼링 장치의 작동을 도시한 타이밍도이다.

제 3 도의 (a)는 입력데이타 신호이고, (b)는 출력데이타 신호이고, (c)는 쓰기 인애이블 신호이고, (d)는 읽기 인에이블 신호이고, (e)는 수직축 움직임 벡터 발생을 알리는 신호이고, (f)는 수평축 움직임 벡터 발생을 알리는 신호이고, (g)는 데이타 쓰기 수행을 위한 동기 신호이고, (h)는 데이타 읽기 수행을 위한 동기신호이다.

제 4 도는 움직임 보상에서 움직임이 수직축으로 발생했을 때 버퍼링 장치의 작동을 도시한 타이밍도이다.

제 4 도의 (A) 내지 (H)는 제 3 도의 (A) 내지 (H)의 신호 성분과 동일한 신호들이다.

제 5 도는 움직임 보상에서 움직임이 수평과 수직축으로 발생했을때 버퍼링 장치의 작동을 도시한 타이밍도이다.

제 5 도의 (A) 내지 (H)는 제 3 도의 (A) 내지 (H)의 신호 성분과 동일한 신호들이다.

이제, 제 2 도에 도시한 버퍼링 장치의 작동을 제 3 내지 5 도의 타이밍도를 참조하여 설명하기로 한다.

램 어래이(100)는 일반적인 듀얼 포트 메모리 구조로써 확장가능한 구조이며, 쓰기 인에이블 신호() 및 읽기 인에이블 신호() 의 상태에 따라 쓰기 포인터(200) 또는 읽기 포인터(300)에 의해 입력되는 픽셀 데이타에 대하여 쓰기 및 일기 동작을 수행하는데, 램 어래이(100)로 제공되는 데이타 입력은 통상적인 영상신호 처리시의 움직임 보상 장치를 통하여 역이산코사인 변환(IDCT)된 후, 차분펄스부호변조(DPCM)된 픽셀데이타가 디멀티플렉서(도시되지 않음) 및 멀티플렉서(도시되지 않음)통하여 출력되는 것으로, 실질적으로 프레임 메모리(도시되지 않음)로부터 읽어온 픽셀 데이타이다. 그리고, 이러한 프레임 메모리는 어드레스 발생부(도시되지 않음)로부터 제공되는 어드레스신호에 의해 데이타를 입출력한다.

또한, 램 어래이(100)의 데이타 출력은 IDCT부(도시되지 않음)의 출력신화와 DPCM을 하기 위해 DPCM부(도시되지 않음)로 입력되고, 그 결과는 다음의 움직임 보상을 위해 상술한 바와같은 프레임 메모리로 전송된다.

그리고, 램 어래이(100)에 인가되는 쓰기 인에이블신호() 읽기 인에이블신호() 는 상술한 바와같은 움직임 보상장치에서 프레임 메모리를 제어하는 어드레스 발생부로부터 제공되는데, 이는 상기한 어드레스 발생부가 인접한 램 어래이(100)의 동기 상태를 인지하고 있기 때문이다.

한편, 수평축 제어로직(400), 수직축 제어로직(500) 및 수평과 수직 제어로직(600)으로 구성되는 제어로직부(400,500,600)로 인가되는 수평과 수직에 대한 움직임 보상을 나타내는 신호(hor, ver)는 영상신호 처리장치에서 움직임 보상이후의 가변길 이복호부(VLD, 도시되지 않음)로부터 제공되는데, 본 발명에 따르면, 각각의 제어로직부(400,500,600)는 이러한 가변길이복호부로부터 제공되는 수평 및 수직의 움직임 보상신호(hor, ver)에 의거하여 각각에 해당되는 움직임 보상을 나타내는 어드레스를 생성하고, 이에따른 제어 로직신호를 쓰기 포인터(200) 및 읽기 포인터(300)로 제공한다.

그리고, 쓰기 포인터(200) 및 읽기 포인터(300)는 각각의 제어로직부(400,500,600)로부터 인가되는 제어로직신호에 따라 각각 램 어래이(100)로 쓰기 동기신호 또는 읽기 동기신호를 발생하여, 램 어래이(100)가 입력되는 데이타에 대하여 쓰기 또는 읽기 동작을 실행하도록 한다. 즉, 제어 로직부(400,500,600)로부터 제공되는 제어 로직신호의 상태에 따라 불규칙한 데이타 입력시 이에 대한 디스에이블(disable)범위와 유효한 데이타에 대한 쓰기 및 읽기 포인트를 지정한다.

제 3 내지 5 도에 도시된 각각의 신호도 상술한 바와같은 어드레스 발생부로 부터의 쓰기 인에이블신호() , 읽기 인에이블신호() 및 가변길이복호로부터의 수평 및 수직에 대한 움직임 보상을 나타내는 신호(hor, ver)에 기초하여 동작한다.

상술한 바와같이 구성되는 본 발명에 따른 버퍼링 장치의 동작을 설명하면 다음과 같다.

먼저, 불규칙한 입력데이타에 대하여 쓰기동작을 수행할 때에는 무효한 데이타를 제거하고, 즉, 디스에이블시키고, 유효한 데이타만에 대하여 쓰기동작을 수행하는데, 이에 대한 검색, 즉, 유효 데이타 및 무효 데이타에 대한 검색은 제어로직부(400,500,600)에서 수행 한다. 즉, 제어로직부(400,500,600)는 무효한 데이타는 버리고 또한 쓰기 포인트(200)를 래치시킨다. 그런다음, 제어로직부(400,500,600)는 유효한 데이타를 만나면 쓰기 포인터(200)을 변경하고, 쓰기 포인터9200)는 이에 따른 동기신호를 램 어래이(100)로 발생하며, 이에 따라 램 어래이(100) 쓰기를 수행한다.

그리고 데이타의 읽기는 쓰기와 동기, 비동기 상관없이 동작되며, 각각의 제어로직부(400,500,600)의 제어로직신호에 따른 읽기 포인터(300)의 동작에 따라 램어레이(100)는 원하는 데이타를 규칙적으로 발생한다.

또한, 기본적으로 쓰기 수행시 쓰기 포인터(200)으로부터 제공되는 쓰기 동기신호와 읽기 수행시 읽기 포인터(300)으로부터 제공되는 읽기 동기신호는 적당히 분주되기 때문에 종래의 기술처럼 언더플로우(underflow), 오버플로우(overflow) 문제가 발생하지 않고 충분한 버퍼링 기능을 수행한다.

움직임 보상에서 움직임 백터는 수평축, 수직축, 그리고 수평과 수직축에서 발생할 수 있다. 이때, 데이타 블록은 예시적으로 8 X 8 픽셀로 이루어졌다고 하자.

먼저, 수평축에 대해 움직임 백터가 발생하는 경우, 제 3 도에 도시한 바와같이 입력데이타의 형태는, 반 픽셀 움직임 보상이므로, 9번째 까지는 유효한 데이타이고 그 이후 7개 데이타는 무효한 데이타가 발생한다.

따라서 쓰기 포인터(200)에 의한 쓰기 동기신호의 생성은 처음 9개의 유효한 어드레스를 발생하고, 그 이후 7개에 대해서는 하이 임피던스(high impedance)처리를 반복적으로 수행한다. 또한 읽기 포인터(300)는 언더플로우, 오버플로우를 방지하기 위해 일정한 분주를 하여 읽기 동작을 수행한다.

다음으로, 수직축에 대한 움직임 벡터가 발생하는 경우 제 4 도에 도시한 바와 같이 입력 데이타의 형태는 8번째 까지는 유효한 데이타이고 그 이후 8개 데이타는 무효한 데이타가 발생한다.

따라서 쓰기 포인터(200)에 의한 쓰기 포인트의 생성은, 처음 8개에 대해서는 유효한 번지를 발생하고, 그 이후 8개는 하이 임피던스 처리를 반복적으로 수행한다. 또한, 읽기 포인터(300)는 언더플로우, 오버플로우를 방지하기 위해 일정한 분주를 하여 읽기 동작을 수행한다.

또한, 수평과 수직축에 대한 움직임 벡터가 발생하는 경우는 제 5 도에 도시한 바와같으며 기본 동작은 상기 수직축에 대한 움직임 벡터 발생시와 동일하다. 단, 읽기포인트 지정시 지연 범위와 분주범위를 설계요구 조건에 따라 변경할 수 있다.

결과적으로, 본 발명에 따른 버퍼링 장치는 움직임 보상에서 불규칙한 데이타를 용이하게 처리할 수 있으며, 각각의 제어로직부에서 입력조건에 따라 쓰기 포인터와 읽기 포인터의 범위 변경이 용이하다.

또한 언더플로우, 오버플로우 방지 회로가 필요없기 때문에 구조가 간단한다.

Claims

반 픽셀 단위로 움직임 보상을 실행하는 움직임 보상장치로부터 발생하는 픽셀 데이타를 전송하기 위한 움직임 보상에서의 버퍼링 장치에 있어서,

상기 움직임 보상 이후의 픽셀 데이타를 가변길이 복호화하는 가변길이복호부로 제공되는 수직축 움직임 벡터 발생을 알리는 신호(hor) 및 수평축 움직임 벡터 발생을 알리는 신호(ver)를 입력 받아 움직임 보상을 위한 어드레스 생성 및 이에 따른 제어 로직 신호를 출력하는 수평, 수진 및 수평과 수직 제어 로직부(400), (500)및 (600)와;

상기 제어로직부(400),(500),(600)로 부터의 로직신호에 응답하여 불규칙한 데이타 입력시 무용(disable) 범위와 그리고 유효한(valid) 데이타의 쓰기 포인터를 지정하는 쓰기 포인터부(200)와;

상기 제어로직부(400),(500),(600)로 부터의 로직 신호에 응답하여 불규칙한 데이타 입력시 무용(disable) 범위와 그리고 유효한(valid) 데이타의 읽기 포인터를 지정하는 읽기 포인터부(300)와;

상기 움직임 보상장치를 구성하는 어드레스 발생부로부터 제공되는 쓰기 인에이블 신호() 와 읽기 인에이블 신호() 에 따라, 상기 쓰기 포인터(200)와 읽기포인터(300)에 의해서 쓰기와 읽기동작을 수행하는 램 어래이부(100)를 포함하는 것을 특징으로 하는 버퍼링 장치.