KR100223857B1 - 범용 영상포맷 변환장치 - Google Patents

범용 영상포맷 변환장치 Download PDF

Info

Publication number
KR100223857B1
KR100223857B1 KR1019960079273A KR19960079273A KR100223857B1 KR 100223857 B1 KR100223857 B1 KR 100223857B1 KR 1019960079273 A KR1019960079273 A KR 1019960079273A KR 19960079273 A KR19960079273 A KR 19960079273A KR 100223857 B1 KR100223857 B1 KR 100223857B1
Authority
KR
South Korea
Prior art keywords
lut
format
unit
data
output
Prior art date
Application number
KR1019960079273A
Other languages
English (en)
Other versions
KR19980059926A (ko
Inventor
한동일
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960079273A priority Critical patent/KR100223857B1/ko
Publication of KR19980059926A publication Critical patent/KR19980059926A/ko
Application granted granted Critical
Publication of KR100223857B1 publication Critical patent/KR100223857B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0142—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes the interpolation being edge adaptive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

범용 영상포맷 변환장치는 입력 영상포맷 및 출력 영상포맷의 변화를 감지하여 수직 동기신호에 동기되어 감지한 포맷정보를 출력하는 포맷 디코더부와, 포맷 디코더부에서 감지한 포맷 정보에 따른 LUT 어드레스, LUT 데이타 및 제어신호를 출력하는 LUT 초기화부와, LUT 초기화부의 제어신호에 따라 LUT 어드레스 및 LUT 데이타를 입력받아 입력 영상포맷의 라인 데이타를 변환하는 수직신호 변환부와, LUT 초기화부의 제어신호에 따라 LUT 어드레스 및 LUT 데이타를 입력받아 수직신호 변환부에서 수직보간된 입력 영상 포맷의 화소 데이타를 수평보간하는 수평신호 변환부로 구성되는데, 입출력 포맷이 변환할때 해당하는 변환규칙을 계산하여 그 규칙을 수직신호 변환부 및 수평신호 변환부에 입력하고, 이 규칙을 이용하여 포맷 변환을 하므로 하나의 포맷 변환장치를 이용하여 여러 형태의 포맷변환을 행할수 있어 이용효율을 높일수 있을 뿐만아니라, 포맷 변환장치가 단순해지므로 가격을 낮출수 있다.

Description

범용 영상포맷 변환장치
본 발명은 HD(High Definition) TV에 관한 것으로서, 특히 입력되는 영상 데이타의 다양한 영상 포맷을 다른 포맷으로 변환시키기 위한 포맷 변환장치를 하나의 포맷변환 장치로 구현하기 위한 범용 영상포맷 변환장치에 관한 것이다.
최근에 미국의 HDTV 규격은 그랜드 얼라이언스(Grand A11iance) 시스템의 구축에 따라 거의 환료되어 가고 있는 상태에 있다. 미연방 방송통신 위원회는 (FCC:Federal Communication Committee) 제안뇐 그랜드 얼라이언스 시스템에서는 영상 포맷을 하나로 국한시키지 않고 다양한 영상을 인코딩 및 디코딩할 수 있는 것을 원칙으로 한다. 이를 위해서 다양하게 입력되는 영상 포맷을 원하는 포맷으로 변환시키는 포맷 변환장치가 필요하다.
도 1은 종래 기술의 일실시예에 따른 영상포맷 변환장치의 구성블록도로써, 입력 포맷에 따라 수직신호를 변환하는 2:3 수직 보간부(10) 및 4:9 수직 보간부(20)와, 수직 신호만 변환된 신호를 입력받아 수평신호를 변환하는 2:3 수평 보간부(30),3:8 수평 보간부(40) 및 1:3 수평 보간부(50)와, 선택신호(se1)에 의해 입력되는 라인 및 화소 데이타의 포맷이 변환된 신호중에서 선택하여 출력하는 먹스(MUX)부(60)로 구성된다.
여기서, 2:3 수직 보간부(10)를 도 2를 참조하여 설명하면, 입력되는 영상데이타중 라인 데이타(a)를 지연시키는 라인 지연부(11)와, 라인 데이타 및 지연된 라인 데이타를 선형 보간(Linear lnterpo1ation)하는 제1, 제2, 제3 연산부(12)(13)(14)와, 선택신호(sel)에 의해 제1, 제2, 제3 연산부(12)(13)(14)의 출력을 선택하여 출력하는 먹스(15)로 이루어진다. 이때, 제1 연산부(12)에는 입력되는 라인 데이타(a)를 바이패스 시키는 a 연산 데이타가 들어 있고, 제2 연산부(13)에는 입력되는 라인 데이타(a)와 일정시간 지연시킨 라인 데이타(b)를 (2a+b)/3으로 연산하기 위한 연산기가 들어있고, 제 3 연산부(14)에는 입력되는 라인 데이타(a)와 일정시간 지연시킨 라인 데이타(b)를 (a+2b)/3으로 연산하기 위한 연산기가 들어있다.
또한, 1:3 수평 보간부(50)를 도 3을 참조하여 설명하면, 입력되는 영상 데이타중 화소 데이타(a)를 지연시키는 화소 지연부(51)와, 화소 데이타 및 지연된 화소 데이타를 선형 보간하는 제1, 제2, 제3 연산부(52)(53)(54)와, 선택신호(sel)를 입력받아 제 1, 제 2, 제 3 연산부(52)(53)(54)의 출력을 선택하여 출력하는 먹스(55)로 이루어진다.
이와 같이 구성되는 종래 기술에 따른 영상포맷 변환장치의 동작을 설명하면 다음과 같다.
출력 포맷을 1080라인×1920화소 형태로 얻고자 할 경우 먼저, 입력 포맷이 1080라인×1920화소 형태가 입력되면 포맷 변환없이 먹스부(60)를 통해 출력된다. 한편, 입력 포맷이 720라인×1280화소 형태가 입력되면 2:3 수직 보간 및 2:3 수평보간을 하여 출력포맷을 변환한다. 즉, 입력되는 720라인 데이타를 2: 3 수직 보간부(10)의 제1, 제2, 제3 연산부(12)(13)(14)에서 선형 보간법에 의해 1080라인 데이타로 변환되고,1280화소 데이타가 2:3 수평 보간부(30)에서 1920화소 데이타로 변화되어 먹스(15)로 출력되므로 입력 포맷이 720라인×1280화소 형태가 1080라인×1920화소형태의 포맷으로 변환되어 출력된다. 여기서, 제1 연산부(12)에서는 입력되는 720라인 데이타(a)를 바이패스시켜 출력하고, 제2 연산부(13)에서는 입력되는 라인 데이타(a)와 일정시간 지연된 라인 데이타(b)를 입력받아 (2a+b)/3의 연산을 행하여 출력하고, 제3 연산부(14)에서는 입력되는 라인 데이타(a)와 일정시간 지연된 라인 데이타(b)를 입력받아 (a+2b)/3의 연산을 행하여 출력한다.
또한, 입력 포맷이 480라인×640화소 형태가 입력되면 포맷 변환을 위해 480라인 데이타가 4:9 수직 보간부(20)에서 선형 보간법에 의해 1080라인 데이타로 변환되어 출력되고, 640화소 데이타가 1:3 수평 보간부(50)의 제1, 제2, 제3연산부(52)(53)(54)에서 선형 보간법에 의해 연산되고 먹스(55)를 통해 1920화소 데이타로 변환되어 출력된다. 여기서, 제1 연산부(52)에서는 입력되는 640화소 데이타(a)를 바이패스시켜 출력하고, 제2 연산부(53)에서는 입력되는 화소 데이타(a)와 일징시간 지연된 화소 데이타(b)를 입력받아 (a+2b)/3의 연산을 행하여 출력하고, 제 3 연산부(54)에서는 입력되는 화소 데이타(a)와 일정시간 지연된 화소 데이타(b)를 입력받아 (2a+b)/3의 연산을 행하여 출력한다.
그리고, 입력 포맷이 480라인×720화소 형태가 입력되면 4:9수직 보간부(20) 및 3:8 수평 보간부(40)에서 변환되어 1080라인×1920화소 형태의 출력 포맷이 출력된다.
종래 기술에 따른 영상포맷 변환장치는 다양한 영상포맷 변환을 하기 위해서는 각각의 서로 다른 형태의 포맷으로 변환하기 위한 복수개의 수직 및 수펑 보간부가 병렬로 구성되어야 하므로 많은 하드웨어를 필요로 하며 이로 인해 구성이복잡해지는 문제점이 있다. 또한, 복수개의 수직 및 수평 보간부 중 포맷 변환시에 이용되는 수직 및 수평 보간부는 단지 하나이므로 이용효율이 낮은 문제점도 있다. 또한, 새로운 입력 포맷이나 출력 포맷을 처리해야 할 경우는 이를 위한 새로운 포맷의 수직 및 수평 보간부가 추가되어야 하는 문제점도 있다.
따라서, 본 발명은 종래 기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명은 입력 영상포맷 및 출력 영상포맷에 따라 필요한 포맷변환 규칙을 프로그래밍할 수 있도록 하는 범용 영상포맷 변환장치를 제공함에 그 목적이 있다.
도1은 종래 기술에 따른 영상포맷 변환장치의 구성블록도,
도2는 2:3 수직 보간부의 상세 블록도,
도3은 1:3 수평 보간부의 상세 블록도,
도4는 본 발명에 따른 범용 영상포맷 변환장치의 구성 블록도,
도5는 포맷 디코더부 및 LUT 초기화부의 상세 블록도,
도6은 수직신호 변환부의 상세 블록도이다.
* 도면의 주요 부분에 대한 부호의 설명
100 : 포맷 디코더부 200 : LUT 초기화부
300 : 수직신호 변환부 400 : 수명신호 변환부
본 발명에 따른 범용 영상포맷 변환장치는 입력 영상포맷 및 출력 영상포맷의 변환을 감지하여 수직 동기신호에 동기되어 감지한 포맷정보를 출력하는 포맷디코더부와, 포맷 디코더부에서 감지한 포맷 정보에 따른 LUT 어드레스, LUT 데이타 및 제어신호를 출력하는 LUT 초기화부와, LUT 초기화부의 제어신호에 따라 LUT 어드레스 및 LUT 데이타를 입력받아 입력 영상포맷의 라인 데이타를 변환하는 수직신호 변환부와, LUT 초기화부의 제어신호에 따라 LUT 어드레스 및 LUT 데이타를 입력받아 수직신호 변환부에서 출력된 입력 영상 포맷의 화소 데이타를 변환하는 수평신호 변환부로 구성됨에 그 특징이 있다.
이하, 본 발명에 따른 범용 영상 포맷변환 장치를 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
도 4는 본 발명에 따른 범용 영상포맷 변환장치의 구성 블록도이고, 도 5는 포맷 디코더부 및 LUT 초기화부의 상세 블록도이며, 도 6은 수직신호 변환부의 상세 블록도이다.
도 4를 참조하여 그 구성을 설명하면, 입력 영상포맷 및 출력 영상포맷의 변환을 감지하고 일제어신호에 의해 감지된 정보에 따른 포맷변환 규칙을 출력하는 포맷 디코더부(1OO)와, 포맷변환 규칙에 따른 LUT 어드레스 및 LUT 데이타를 출력하는 LUT 초기화부(200)와, LUT 어드레스 및 LUT 데이타를 입력받아 입력 영상포맷을 수직방향으로 보간하는 수직신호 변환부(300) 와, LUT 어드레스 및 LUT 데이타를 입력받아 수직신호 변환부(300)에서 출력된 화소 데이타를 수평방향으로 보간하는 수평신호 변환부(400)로 구성된다.
여기서,포맷 디코더부(100)는 도 5에서와 같이 입력되는 영상 데이타의 수직동기 신호의 폴링 에지를 검출하는 에지 검출부(110)와, 영상 데이타의 입력 포맷이나 출력 포맷의 변화를 감지하여 수직 동기신호의 폴링 에지에서 그 감지신호에 따른 변경된 포맷 정보를 출력하는 포맷 변환 검출부(120)와, 변경된 포맷정보를 이용하여 그에 따른 포맷 변환규칙을 LUT 초기화부(200)로 출력하는 LUT 명령발생부(130)로 이루어진다.
여기서, LUT 초기화부(200)는 도 5에서와 같이 포맷 변환규칙을 입력받아 그에 따른 제어신호를 출력하는 LUT 제어부(210)와, 제어신호에 의해 변환하고자하는 LUT 어드레스를 카운팅하는 LUT 어드레스 카운터부(220)와, 제어신호에 의해 변환하고자 하는 LUT 데이타를 출력하는 LUT 데이타 발생부(230)로 이루어진다.
LUT 어드레스 카운터부(220)에서 발생한 어드레스는 제 1, 제 2 먹스부(321,323,...,326)를 거쳐 LUT 어드레스를 생성하고, LUT 데이타 발생부(230)에서 발생한 데이타는 제 1, 제 2 LUT의 데이타 경로를 통해 LUT에 저장된다.
또한, 수직신호 변환부(300)는 도 6을 참조하여 설명하면 입력되는 영상 데이타(a)를 일정시간 지연시키는 라인 지연부(310)와, 입력되는 영상 데이타(a) 및 일정시간 지연된 영상 데이타(b)를 입력받아 이미 저장된 LUT 데이타에 의해 연산하여 수직신호의 포맷을 변환하는 복수개의 LUT 모듈(320-1,320-2,320-3 ,...,320-n)로 이루어진 LUT 모듈부(320)와, 복수개의 LUT 모듈(320-1, 320-2, 320-3,...,320-n)의 출력중 LUT 초기화부(200)의 제어신호(sel)에 의해 선택하여 출력하는 제 1 MUX부(350)로 이루어진다. 여기서, 제 1 LUT 모듈(320-1)은 선형보간법에 의해 포맷 변환하기 때문에 제 1, 제 2 MUX(321)(323)와, 제 1, 제 2 LUT(322)(324)와, 가산기(325)로 구성된다. 그외의 LUT 모듈도 이와 같은 구성을 갖는다.
그리고, 수평신호 변환부(400)는 수직신호 변환부(300)에서 출력되는 영상 데이타를 일정시간 지연시키는 화소 지연부(410)와, 수직신호 변환부(300)에서 출력되는 영상 데이타 및 일정 시간 지연된 영상 데이타를 입력받아 이미 저장뇐 LUT데이타에 의해 연산하여 수평신호의 포맷을 변환하는 LUT 모듈부(420)와, LUT 모듈부(420)의 출력중 LUT 초기화부(200)의 제어신호(se1)에 의해 선택하여 출력하는 제 2 MUX부(450)로 이루어진다. 여기서, LUT 모듈부(420)내의 구성은 수직신호 변환부(300)와 동일하므로 설명을 생략하기로 한다.
이와 같이 구성되는 본 발명에 따른 범용 영상포맷 변환장치는 다음과 같이 동작된다.
먼저, 에지 검출부(11O)는 수직 동기신호를 입력받아 폴링 에지(fa11ing edge)를 검출하고, 포맷 변환 검출부(120)는 영상 데이타의 입력 포맷과 출력 포맷의 변환를 감지하여 에지 검출부(110)에서 검출한 폴링에지에서 감지한 변경된 포맷정보를 출력한다. 그리고, 포맷 변화가 없으면 포맷 변환 데이타를 출력하지 않으며 포맷 변환 검출부(120)는 이전 포맷변환 규칙을 반복한다.
그리고, LUT 명령 발생부(130)는 포맷 변환 검출부(120)의 변경된 포맷정보에 따른 LUT의 포맷 변경규칙을 출력한다.
이어, LUT 제어부(210)는 LUT 명령 발생부(130)의 포맷 변경규칙에 의하여수직신호 변환부(3O0) 및 수평신호 변환부(400)의 LUT 모듈부(320)(420) 내의 LUT중 변경할 LUT를 선택하여 초기화 하고, 제 1 MUX부 및 제 2 MUX부(350)(450)를 조정하기 위한 제어신호(sel)를 출력한다. 그리고, 포맷 변경규칙에 의한 LUT 제어부(210)의 제어신호에 의해 LUT 데이타 발생부(230)는 변경할 LUT 데이타를 출력하고, 또는 LUT 어드레스 카운터부(220)는 변경된 LUT 데이타가 저장되어 있는 어드레스를 생성한다.
그리고, 수직신호 변환부(300)의 라인 지연부(310)는 입력되는 영상 데이타(a)를 1라인의 영상을 지연시켜(b) 출력하고, LUT 제어부(210)의 제어신호(sel)에 의해 제 1 LUT 모듈부(320-1)내의 제 1 MUX(321)는 입력포맷과 출력포맷의 변경이 없을때는 입력되는 영상 데이타(a)를 출력한다. 이어, 제 1 MUX(321)에서 출력되는 영상 데이타(a)가 제 1 LUT(322)의 어드레스부(도시되지 않음)에 입력되고 제 1 LUT(322) 데이타부(도시되지 않음)에 이미 결정되어 있는 데이타가 출력된다. 이때, 이 동작은 메모리 읽기 동작에 의해 이루어진다. 여기서, 제1, 제2 LUT(322)(324)는 메모리로 구성되어지며 8비트의 영상을 처리할 경우 256바이트의 메모리로 하나의 LUT를 구성할 수 있다.
한편, 입출력 포맷의 변환시에는 LUT 어드레스 카운터부(220)의 LUT 어드레스를 제 1, 제 2 MUX(321)(323)가 선택하여 출력하므로 제 1, 제 2 LUT(322)(324)의 어드레스부에 입력된다. 그리고, LUT 어드레스 카운터부(220)에서 카운팅한 LUT 어드레스의 데이타부에는 LUT 데이타 발생부(230)에서 발생한 LUT 데이타가 입력된다. 이와같은 동작은 메모리 쓰기(Write)동작에 의해 이루어지며 에지 검출부(110)에서 검출한 폴링에지 신호를 이용하여 수직회기 구간에서 이루어지므로 포맷 변환동작에는 영향을 끼치지 않는다.
그리고, 가산기(325)는 제 1, 제 2 LUT(322)(324) 출력신호를 가산하여 포맷 변환위치에 해당하는 영상값을 출력하고. 가산기(325) 후단의 제 1 MUX부(350)는 LUT 제어부(210)의 제어에 의해 선택신호(sel)를 입력받아 복수개의 LUT 모듈(320-1, 320-2, 320-3,...,320-n)의 출력신호중 적절한 신호를 선맥하여 출력함으로써 원하는 포맷변환을 행한다.
여기서, 수평신호 변환부(400)는 입력되는 영상 데이타(a)를 1화소의 영상화소 지연부(410)와, 그 밖의 구성과 동작은 수직신호 변환부(300)와 동일하므로 설명을 생략하기로 한다.
이와 같은 수직신호 변환부(300) 및 수평신호 변환부(400)의 동작을 예를들어 설명하면 다음과 같다.
출력 포맷이 1080라인×1920화소일때 입력되는 영상 포맷은 720라인×1280 화소인 경우의 포맷 변환과정을 예를 들면, 먼저, 수평신호 변환부(300)는 입력되는 720라인 데이타(a)를 라인 지연부(310)를 통해 1라인 영상만큼 지연시킨 데이타(b)를 출력한다. 720라인 데이타를 1080라인 데이타로 변환하기 위해서는 a,(2a+b) / 3,(a +2b) / 3 의 연산 데이타가 필요하다. 이와 같은 연산 데이타는 복수개의 LUT 모듈(320-1,320-2,320-3,...,320-n) 내의 LUT에 저장되는데, 제 1 LUT 모듈(320-1)의 제 1 LUT(322)는 입력되는 라인 데이타(a)를 그대로 출력하기 위한 LUT 데이타가 들어있고, 제 2 LUT 모듈(320-2)의 제 1 LUT(326)에는 라인 데이타(a)를 2a/3의 연산을 의한 LUT 데이타가, 제 2 LUT(329)에는 1라인 지연된 데이타(b)를 b/3의 연산을 위한 LUT 데이타가 들어있다. 그리고, 제 3 모듈(320-3)의 제 1 LUT(332)에는 라인 데이타(a)를 a/3의 연산을 의한 LUT 데이타가, 제 2 LUT(334)에는 1 라인 지연된 데이타(b)를 2b/3의 연산을 위한 LUT데이타가 들어있다. 제 1, 제 2, 제 3 LUT 모듈(320-1,320-2,320-3)의 가산기(325)(330)(335)는 각 모듈(320-1)(320-2)(320-3)의 제 1, 제 2 LUT에서 출력되는 데이타를 가산하여 출력하고, 제 1내지 제 3 LUT 모듈(320-1,320-2,320-3)의 출력을 LUT 제어부(210)의 제어신호에 의해 제 1 MUX(350)에서 선택하여 출력함으로써,1080라인 데이타의 출력 포맷을 얻을 수 있다.
그리고, 수평신호 변환부(400)는 수직방향으로 보간된 영상 데이타를 입력받아 1280화소 데이타를 변환하는 동작은 수직신호 변환부(300)와 동일한 과정을 거쳐 1920화소 데이타 출력 포맷을 얻을 수 있다.
본 발명에 따른 범용 영상포맷 변환장치는 입출력 포맷의 변환을 감지하여 그에 따른 변환 규칙에 의해 LUT어드레스 및 LUT 데이타를 LUT 모듈부의 LUT로 출력하여 포맷 변환 규칙을 생성하고 이 데이타를 이용하여 포맷 변환을 하므로 다양한 입출력 포맷의 변환시에도 LUT에 제공하는 LUT 어드레스 및 LUT 데이타만 변환시켜 저장하면 하나의 포맷 변환장치를 이용하여 여러 형태의 포맷변환을 행할 수 있어 이용효율을 높일수 있다. 또한, 포맷 변환장치가 단순해지므로 가격을 낮출수 있는 효과가 있다.

Claims (6)

  1. 입/출력 포맷의 영상 데이타를 범용 영상 포맷으로 변환하는 영상 포맷 변환장치에 있어서, 상기 입/출력 포맷의 변환정보를 감지하여 수직 동기신호에 따라 영상 포맷 정보로 추력하는 포맷 디코더부와; 상기 포맷정보에 따른 LUT 어드레스, LUT 데이타, 제어신호를 출력하는 LUT 초기화부; 상기 제어신호에 따라 LUT 어드레스 및 LUT 데이타를 이용하여 포맷변환 규칙을 생성하고 이 LUT 데이타를 이용하여 입력 영상포맷을 포맷 변환하는 수직신호 변환부와; 상기 제어신호에 따라 LUT 어드레스와 LUT 데이타를 이용하여 포맷변환 규칙을 생성하고 이 LUT를 이용하여 출력영상 포맷을 포맷변환하는 수평신호 변환부로 구성됨을 특징으로 하는 범용 영상포맷 변환장치.
  2. 제1항에 있어서, 상기 포맷 디코더부는 상기 입력 영상 데이타의 수직동기 신호의 에지를 검출하는 에지 검출부와, 상기 입력 포맷이나 출력 포맷의 변화를 감지하여 상기 에지에서 그 감지신호를 출력하는 포맷 변환 검출부와, 상기 감지신호에 의해 변경할 정보를 상기 LUT 초기화부로 출력하는 LUT 명령 발생부로 구성됨을 특징으로 하는 범용 영상포맷 변환장치.
  3. 제1항에 있어서, 상기 LUT 초기화부는 상기 변경할 정보를 입력받아 그에 따른 제어신호를 출력하는 LUT 제어부와, 상기 제어신호에 의해 LUT 어드레스를 카운팅하는 LUT 어드레스 카운터부와, 상기 제어신호에 의한 LUT 데이타를 출력하는 LUT 데이타 발생부로 구성됨을 특징으로 하는 범용 영상포맷 변환장치.
  4. 제1항에 있어서, 상기 수직신호 변환부는 입력되는 영상 데이타를 일정시간 지연시키는 라인지연부와, 상기 영상 데이타 및 상기 일정시간 지연된 영상 데이타를 입력받아 상기 LUT 초기화부의 LUT 어드레스 및 LUT 데이타에 따른 연산을 하여 수직신호의 포맷을 변환하는 LUT 모듈부와, 상기 LUT 모듈부의 출력중 상기 LUT 초기화부의 제어 신호에 의해 선택하여 출력하는 MUX부로 구성됨을 특징으로 하는 범용 영상포맷 변환장치.
  5. 제1항에 있어서, 상기 수평신호 변환부는 상기 수직신호 변환부에서 출력되는 영상 데이타를 입력받아 일정시간 지연시키는 화소 지연부와, 상기 영상 데이타 및 상기 일정시간 지연된 영상 데이타를 입력받아 상기 LUT 초기화부의 LUT 어드레스 및 LUT 데이타에 따른 연산을 하여 수직신호의 포맷을 변환하는 LUT 모듈부와, 상기 LUT 모듈부의 출력중 상기 LUT 초기화부의 제어신호에 의해 선택하여 출력하는 MUX부로 구성됨을 특징으로 하는 범용 영상포맷 변환장치.
  6. 제4항 및 제5항에 있어서, 상기 LUT 모듈부는 복수개의 MUX와, 복수개의 LUT와, 상기 복수개의 LUT에서 출력되는 신호를 가산하는 가산기로 이루어진 LUT 모듈이 복수개로 구성됨을 특징으로 범용 영상포맷 변환장치.
KR1019960079273A 1996-12-31 1996-12-31 범용 영상포맷 변환장치 KR100223857B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960079273A KR100223857B1 (ko) 1996-12-31 1996-12-31 범용 영상포맷 변환장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960079273A KR100223857B1 (ko) 1996-12-31 1996-12-31 범용 영상포맷 변환장치

Publications (2)

Publication Number Publication Date
KR19980059926A KR19980059926A (ko) 1998-10-07
KR100223857B1 true KR100223857B1 (ko) 1999-10-15

Family

ID=19493112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960079273A KR100223857B1 (ko) 1996-12-31 1996-12-31 범용 영상포맷 변환장치

Country Status (1)

Country Link
KR (1) KR100223857B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102567574B1 (ko) 2021-07-21 2023-08-16 김정한 차박 평탄화 장치

Also Published As

Publication number Publication date
KR19980059926A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
US5019904A (en) Scan converter with adaptive vertical filter for single bit computer graphics systems
KR930024500A (ko) 디지탈 데이타 변환 장치 및 방법
EP1024663A3 (en) Image processing device
CA2138834A1 (en) Video display system with digital de-interlacing
KR100359816B1 (ko) 포맷 변환 장치
US7286186B2 (en) Scalable video format conversion system
KR930001689A (ko) 이미지 버퍼를 이용한 전자 주밍 시스템
KR100311480B1 (ko) 영상 포맷 변환 장치
EP1374553A2 (en) Method and apparatus for down conversion of video data
KR100223857B1 (ko) 범용 영상포맷 변환장치
US5046117A (en) Image data scaling system
JP2001211349A (ja) 伝達関数を実現する方法及び装置
TW355903B (en) Video signal processing device and method for processing digital data signals
US5640209A (en) NTSC/PAL video signal conversion apparatus employing ITU-R BT.601 video signal
JPH05260461A (ja) 動き補償予測装置
KR100188027B1 (ko) 어드레스 발생회로
KR950012663B1 (ko) 크로스바 망을 이용한 화상 시스템 및 그 시스템의 엑세스 제어방법
CN108632499B (zh) 一种图像信号处理器及其时序产生装置
JPH10341415A (ja) 画像処理装置
KR0129378Y1 (ko) 비디오 폰의 수직/수평 화상검출 시스템
KR100290843B1 (ko) 디지털비디오카메라시스템의영상신호보간장치및방법
KR0134320B1 (ko) 움직임 보상에서의 버퍼링 장치
KR100683383B1 (ko) 내부 메모리를 줄인 디지털 방송 수신 시스템의 비디오디스플레이 프로세서
JP3216271B2 (ja) 走査変換装置
KR960002706Y1 (ko) 티브이의 오버슈트 제거 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee