KR0129378Y1 - 비디오 폰의 수직/수평 화상검출 시스템 - Google Patents

비디오 폰의 수직/수평 화상검출 시스템 Download PDF

Info

Publication number
KR0129378Y1
KR0129378Y1 KR2019920015529U KR920015529U KR0129378Y1 KR 0129378 Y1 KR0129378 Y1 KR 0129378Y1 KR 2019920015529 U KR2019920015529 U KR 2019920015529U KR 920015529 U KR920015529 U KR 920015529U KR 0129378 Y1 KR0129378 Y1 KR 0129378Y1
Authority
KR
South Korea
Prior art keywords
signal
memory
data
unit
vertical
Prior art date
Application number
KR2019920015529U
Other languages
English (en)
Other versions
KR940006733U (ko
Inventor
강인성
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR2019920015529U priority Critical patent/KR0129378Y1/ko
Publication of KR940006733U publication Critical patent/KR940006733U/ko
Application granted granted Critical
Publication of KR0129378Y1 publication Critical patent/KR0129378Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • H04N7/183—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast for receiving images from a single remote source
    • H04N7/186—Video door telephones
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2218/00—Indexing scheme relating to details of digital filters
    • H03H2218/02—Coefficients

Abstract

본 고안은 비디오 폰의 수직/수평 화상검출 시스템에 관한 것으로, 메인클럭신호(/MCLK1-/MCLK5) 및 읽기신호(R/D)에 의거하여 순차로 읽기/쓰기 신호(/R)(/W)를 선택해주는 클럭 디먹스부(10)와, 그 클럭 디먹스부(10)에 의해 제어되어 데이터를 순차로 쉬프트시켜 저장/출력하는 메모리부(20)와, 그 메모리부(20)의 다수개의 메모리 출력중 하나를 선택하여 출력시키는 먹스(30)와, 메인 클럭신호(MCLK)를 소정값으로 계수하고, 그 계수값과 어드레스신호에 의거하여 상기 먹스(30)의 메모리선택 어드레스를 발생시키는 어드레스 발생부(40)와, 상기 먹스(30)를 통해 입력되는 상기 메모리부(20)의 데이터와 필터계수와를 연산하여 수직/수평 화상검출을 하는 연산로직 유니트(50)로 구성된다.

Description

비디오폰의 수직/수평 화상검출 시스템
제1도는 본 고안에 의한 비디오폰의 수직/수평 화상검출 시스템의 블록 구성도.
제2도는 본 고안에 의한 비디오폰의 수직/수평 화상검출 시스템의 일부 상세블록도.
제3도의 (a) 내지 (c)는 본 고안에 의한 비디오폰의 수직/수평 화상검출 시스템의 제어를 위해 입력되는 신호파형도.
제4도의 (a) 내지 (r)는 본 고안에 의한 비디오폰의 수직/수평 화상검출 시스템의 읽기 신호가 로우일 때 각부 타이밍도.
제5도의 (a) 내지 (s)는 본 고안에 의한 비디오폰의 수직/수평 화상검출 시스템의 읽기 신호가 하이일 때 각부 타이밍도.
제6도는 본 고안에 의한 비디오폰의 수직/수평 화상검출 시스템의 화상검출 연산을 위한 설명도.
* 도면의 주요부분에 대한 부호의 설명
10 : 클럭 디먹스부 11-16 : 디먹스
20 : 메모리부 21-25 : 메모리
30 : 먹스 40 : 어드레스 발생기
41 : 덧셈기 42 : 6진계수기
50 : 연산로직 유니트 60 : 롬
70 : 5진계수기 AND1 : 앤드게이트
MUX21-MUX25 : 먹스
본 고안은 비디오 폰의 수직/수평 화상검출 시스템에 관한 것으로, 특히 고가의 디지탈 신호처리기(DSP)를 사용하지 않고서 국제 전신 전화 자문위원회(CCITT : Comite Consultatif International Telegraphique et Telephonique)의 통신 규격에 적합하게 수직/수평 화상을 검출할 수 있도록 한 비디오 폰의 수직/수평 화상검출 시스템에 관한 것이다.
일반적으로, 비디오폰에서 촬영된 영상화면은 144(수평라인수)*176의 영상화면인데, 이를 NTSC규격의 240*176의 영상화면으로 변환시킬필요가 있게 된다.
이와 같이 영상화면을 NTSC 규격에 맞는 화면으로 변환시키기 위한 종래 비디오 폰의 수직/수평 화상검출에 있어서는, 많은 량의 화상 디지탈신호를 실시간적으로 고속처리해야 하기 때문에 디지탈신호처리 전용칩인 고가의 디지탈신호처리기(DSP)를 사용하여 왔다.
그러나, 이와 같은 전용 디지탈 신호처리기(DSP)는 값이 비싸기 때문에 비디오폰의 원가상승의 요인이 되었고, 고정된 프로그램에 의해 처리되기 때문에 계수의 변화에 유연하게 대처하지 못하는 문제점이 있었다.
본 고안의 목적은, 이와 같은 문제점을 감안하여 고가의 디지탈 신호처리기(DSP)를 사용하지 않고서 간단한 논리회로에 의해 수직/수평화상을 검출할 수 있도록 한 비디오 폰의 수직/수평 화상검출 시스템을 제공하기 위한 것이다.
이와 같은 본 고안의 목적은, 메인클럭신호(/MCLK1-/MCLK5) 및 읽기신호(R/D)에 이거하여 순차로 읽기/쓰기 신호(/R)(/W)를 선택해주는 클럭 디먹스(MCLK DEMUX)와, 그 클럭 디먹스부에 의해 제어되어 다수 메모리에 디이타를 순차적으로 쉬프트시켜 저장하거나 출력하는 메모리부와, 그 메모리부의 다수개의 메모리 출력중 하나를 선택하여 출력시키는 먹스(MUX)와, 메인 클럭신호(MCLK)를 소정 값으로 계수하고, 그 계수값과 어드레스신호에 의거하여 상기 먹스의 메모리선택 어드레스를 발생시키는 어드레스 발생부와, 상기 먹스를 통해 입력되는 상기 메모리부의 데이터와 필터계수를 연산하여 화상검출을 하는 연산로직 유니트로 비디오 폰의 수직/수평 화상검출 시스템을 구성함으로써, 달성된다.
이하, 첨부된 도면을 참조하여 본 고안에 의한 비디오 폰의 수직/수평 화상검출 시스템의 실시예를 상세히 설명하면 다음과 같다.
본 고안에 의한 비디오 폰의 수직/수평 화상검출 시스템은 제1도 및 제2도에 도시된 바와 같이 순차적인 메인클럭신호(/MCLK1-/MCLK5)를 디먹스(DEMUX)(11-16)의 선택신호(/S)로 각각 인가받고, 읽기신호(R/D)에 의거하여 순차로 읽기/쓰기 신호(/R)(/W)를 선택해 주는 클럭 디먹스(MCLK DEMUX)(10)와, 그 클럭 디먹스부(10)에 의해 제어되어 다수의 먹스(MUX21-MUX25)를 통해 각 메모리(21-25)의 데이터를 순차적으로 쉬프트시키면서 데이터를 저장하거나 출력시키는 메모리부(20)와, 그 메모리부(20)의 다수개의 메모리(21-25) 출력중 하나를 선택하여 출력시키는 먹스(MUX)(30)와, 메인 클럭신호(MCLK)를 계수기(42)를 통해 소정 계수값으로 계수하고, 그 계수값과 어드레스신호(A0-A2)를 덧셈기(41)를 통해 합산하여 상기 먹스(30)의 메모리선택 어드레스를 발생시키는 어드레스 발생부(40)와, 상기 먹스(30)를 통해 입력된 상기 메모리부(20)의 데이터와 필터계수를 연산하여 화상검출을 하는 연산로직 유니트(50)로 구성된다.
상기 연산로직 유니트(50)에는 블랭크신호(BLANK2D)와 메인 클럭신호(MCLKO, MCLK)를 앤드조합하여 입력클럭신호로 인가시키는 앤드게이트(AND1)와, 상기 블랭크신호(BLANK2D)를 5진계수하는 계수기(70)의 출력신호와 어드레스(A0-A2)에 의해 제어되어 필터계수를 발생시키는 롬(ROM)(60)연결되어 있다.
이와 같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
먼저, 본 고안의 수직/수평 화상검출 시스템은, 144*176의 디지탈 영상화면을 NTSC규격에 적합하도록 240*176의 디지탈 영상화면으로 변환시키고자 하는 것이다.
이와 같은 목적을 달성시키기 위해서 디지탈신호를 처리하는 수학적인 수식은,
여기서, m은 1-240(변환후 비디오폰 영상화면)
n은 1-144(변환전 비디오폰 영상화면)
이 된다.
따라서, 상기 식(1)을 만족시키도록 디지탈 영상신호를 처리하는 본 고안은, 제3도의 (가) 내지 (다)에 도시된 바와 같이 블랭크신호(BLANK), 읽기신호(RD) 및 블랭크신호(BLANK2D)와, 메인클럭신호를 6분주한 MCLK0-MCLK5가 제어신호로서 입력되면, 클럭디먹스(10)에서 각각 메모리부(20)의 각 메모리(21-25)의 읽기/쓰기신호를 발생시키게 된다.
먼저, 읽기신호(RD)가 하이일때는, 외부 프레임 메모리로부터 제5도의 (c)와 같이 읽어들인 데이터를 제1메모리(FIFO 1)에 저장하고, 아울러 제5도의 (e),(g),(i) 및 (k)에 도시된 파형도와 같은 메인클럭신호(/MCLK0-/MCLK4)에 의거하여 메모리부(20)의 각 메모리(FIFO1-FIFO4)(21-24)의 데이터를 순차적으로 쉬프트시키면서 저장한다.
또한, 읽기신호(RD)가 로우일때는, 제4도의 (b)에 도시된 바와 같이 제1메모리(FIFO 1)의 데이터를 읽어서, 제4도의 (d),(f),(h) 및 (j)에 도시된 바와 같은 메인클럭신호(/MCLK0-MCLK4)에 의거하여 메모리부(20)의 각 메모리(FIFO1-FIFO5)(21-24)의 데이터를 순차적으로 쉬프트시키면서 저장한다.
또한, 블랭크신호(BLANK2D)가 하이일때는, 먹스(30)를 통해 연산로직 유니트(50)에 데이터가 인가되어 계산된다.
예를들어, 제6도에 도시된 바와 같이 240선의 Y(m)을 계산한다면, 우측상단의 Y(m)을 계산해야 할 라인일 때 좌측상태에서 X(n-2), X(n-1), X(n)라인이 입력되어야 계산할 수가 있게된다. 이에 따라 X(n-2), X(n-1), X(n)의 라인데이타는 모두 메모리부(20)에 저장되어야 한다. X(n)이 입력될 때 Y(m)이 계산될 수 있으므로, 이때 블랭크신호(BLANK2D)가 하이이다.
또, X(n)이 입력되어 Y(m+1)이 계산되고, 메모리부(20)에는 X(n), X(n+1), X(n+2), X(n+3)의 데이터가 저장되어 있게 된다. 즉, Y(m+1)을 계산하는 데에는 X(n-1), X(n), X(n+1), X(n+2), X(n+3)까지의 데이터가 필요하게 되고, 이때 메모리(21-25)의 구조상 읽은 데이터는 다시 쉬프트시켜 다음 메모리에 저장하게 된다.
따라서, 제5도에 도시된 바와 같이 메인클럭신호(/MCLK0-/MCLK4)에 의거하여 메모리부(20)의 각 메모리(FIFO1-FIFO4)(21-24)의 데이터가 차례로 읽혀지면, 롬(60)에서 읽혀진 필터계수와 곱해져서 원하는 라인의 데이터 값을 얻게 된다.
이와 같이 입력단에 읽기신호(RD)가 입력되고, 메인클럭신호(/MCLK0-/MCLK5)가 인가되면, 클럭 디먹스부(10)에서 데이터가 쉬프트되어 메모리부(20)의 각 메모리(FIFO1-FIFO4)(21-24)에 데이터 읽기/쓰기신호를 인가시키고, 그 메모리부의 먹스단(MUX21-MUX25)의 제어에 의해 먹스(40)에 데이터를 송출한다.
이후, 연산로직 유니트(50)에 데이터가 입력되면, 어드레스(A0-A2)에 의해 롬(60)의 번지수가 지정되고, 계수기(70)에 의해 메인 클럭을 5진계수한 계수값에 따라 그 롬(60)에 저장된 계수값이 상기 연산로직 유니트(50)에 입력되고, 이에 따라 그 연산로직 유니트(50)에서 롬(60)의 계수값과 상기 먹스(40)를 통해 입력된 데이터를 연산하여 제6도에 도시된 바와 같이 Y(m)-Y(m+3)의 화상데이타를 검출하게 된다.
이상에서 설명한 바와 같이 본 고안은 고가의 디지탈신호처리(DSP) 전용 칩을 사용하지 않고서 비디오폰의 화상데이타를 NTSC규격에 맞는 화상데이타로 변환처리할 수 있는 효과가 있다. 또, 필터계수를 저장하고 있는 롬을 사용하여 필터의 계수 변화에 유연하게 대처할 수 있는 효과가 있다.

Claims (3)

  1. 메인클럭신호(/MCLK0-/MCLKn-1) 및 읽기신호(R/D) 상태에 따라 순차로 읽기/쓰기 신호(/R)(/W)를 선택해주는 클럭 디먹스부(10)와, 상기 클럭 디먹스부(10)에 의해 제어되어 다수 메모리에 데이터를 순차적으로 쉬프트시켜 저장하거나 출력하는 메모리부(20)와, 상기 메모리부(20)의 다수개의 메모리 출력중 하나를 선택하여 어드레스 발생부(40)에 출력시키는 먹스(30)와, 메인 클럭신호(MCLK)를 소정값으로 계수하고, 그 계수값과 어드레스신호에 의거하여 상기 먹스(30)의 메모리선택 어드레스를 발생시키는 어드레스 발생부(40)와, 상기 먹스(30)를 통해 입력되는 상기 메모리부(20)의 데이터와 필터계수와를 연산하여 수직/수평 화상검출 신호를 출력하는 연산로직 유니트(50)로 구성된 것을 특징으로 하는 비디오 폰의 수직/수평 화상검출 시스템.
  2. 제1항에 있어서, 상기 메모리부(20)는, 상기 클럭 디먹스부(10)에 의해 상기 읽기/쓰기 신호를 제어받아 데이터를 저장 및 출력하는 다수의 메모리(21-25)와, 상기 클럭 디먹스부(10)의 제어에 의해 상기 다수의 메모리(21-25)의 데이터를 각각 순차적으로 쉬프트시켜 저장 및 출력제어를 하는 다수의 먹스(MUX21-MUX25)로 구성된 것을 특징으로 하는 비디오 폰의 수직/수평 화상검출 시스템.
  3. 제1항에 있어서, 상기 연산로직 유니트(50)에는, 블랭크신호(BLANK2D)와 메인 클럭신호(MCLKO, MCLK)를 앤드조합하여 입력클럭신호로 인가시키는 앤드게이트(AND1)와, 상기 블랭크신호(BLANK2D)를 5진계수하는 계수기(70)의 출력신호와 어드레스(A0-A2)에 의해 제어되어 필터계수를 발생시키는 롬(ROM)(60)이 연결 구성된 것을 특징으로 하는 비디오 폰의 수직/수평 화상검출 시스템.
KR2019920015529U 1992-08-18 1992-08-18 비디오 폰의 수직/수평 화상검출 시스템 KR0129378Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019920015529U KR0129378Y1 (ko) 1992-08-18 1992-08-18 비디오 폰의 수직/수평 화상검출 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019920015529U KR0129378Y1 (ko) 1992-08-18 1992-08-18 비디오 폰의 수직/수평 화상검출 시스템

Publications (2)

Publication Number Publication Date
KR940006733U KR940006733U (ko) 1994-03-25
KR0129378Y1 true KR0129378Y1 (ko) 1998-12-15

Family

ID=19338630

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019920015529U KR0129378Y1 (ko) 1992-08-18 1992-08-18 비디오 폰의 수직/수평 화상검출 시스템

Country Status (1)

Country Link
KR (1) KR0129378Y1 (ko)

Also Published As

Publication number Publication date
KR940006733U (ko) 1994-03-25

Similar Documents

Publication Publication Date Title
EP0453558B1 (en) A high speed interpolation filter for television standards conversion
EP0639029A2 (en) Apparatus for converting frame format of television signal
US6311328B1 (en) Apparatus and method for enlarging/reducing a video picture size
KR920005823A (ko) 고체촬상소자를 사용한 비디오카메라장치
JPS62231509A (ja) 適応型メジアン・フイルタ装置
JPS5854472A (ja) 画像処理装置及び方法
US4339803A (en) Video frame store and real time processing system
EP0508476B1 (en) Apparatus for detecting relative motion between contents of successive fields of a video signal
US4821108A (en) Flexible image acquisition and processing system
KR0129378Y1 (ko) 비디오 폰의 수직/수평 화상검출 시스템
US5838387A (en) Digital video scaling engine
KR19980025383A (ko) 주파수 변환장치
KR950023015A (ko) 영상신호압축장치
JPH0372711A (ja) 標本化周波数変換装置
US5459525A (en) Video signal converting device and noise eliminator used therein
JPS626387B2 (ko)
US20020021826A1 (en) Image signal processing apparatus and method thereof
US6111615A (en) Address generating and mapping device of video capture system
JP2919715B2 (ja) 撮像装置
JPS5897968A (ja) ディジタル信号の標本化周波数変換装置
KR100223857B1 (ko) 범용 영상포맷 변환장치
KR0119853Y1 (ko) 티브이주사선 배속장치
KR970003802Y1 (ko) 종방향 데시매이션 필터
JPH0482433A (ja) 画像復号化装置
JPS61152174A (ja) ディジタル等化回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010423

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee