KR970003802Y1 - 종방향 데시매이션 필터 - Google Patents

종방향 데시매이션 필터 Download PDF

Info

Publication number
KR970003802Y1
KR970003802Y1 KR2019910019830U KR910019830U KR970003802Y1 KR 970003802 Y1 KR970003802 Y1 KR 970003802Y1 KR 2019910019830 U KR2019910019830 U KR 2019910019830U KR 910019830 U KR910019830 U KR 910019830U KR 970003802 Y1 KR970003802 Y1 KR 970003802Y1
Authority
KR
South Korea
Prior art keywords
data
clock
coefficient
counter
input
Prior art date
Application number
KR2019910019830U
Other languages
English (en)
Other versions
KR930012554U (ko
Inventor
강인성
Original Assignee
엘지전자 주식회사
백중영
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 백중영 filed Critical 엘지전자 주식회사
Priority to KR2019910019830U priority Critical patent/KR970003802Y1/ko
Publication of KR930012554U publication Critical patent/KR930012554U/ko
Application granted granted Critical
Publication of KR970003802Y1 publication Critical patent/KR970003802Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/14—Systems for two-way working
    • H04N7/141—Systems for two-way working between two video terminals, e.g. videophone
    • H04N7/147—Communication arrangements, e.g. identifying the communication as a video-communication, intermediate storage of the signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)

Abstract

내용없음.

Description

종방향 데시매이션 필터
제1도는 본 고안에 의한 종방향 데시매이션 필터의 구성을 도시한 블럭도.
제2도는 제1도에 도시된 종방향 데시매이션 필터의 동작을 설명하기 위한 파형도.
* 도면의 주요부분에 대한 부호의 설명
1, 2, 3, 4 : 디지털 라인 딜레이부 5 : 디멀티플렉서
6 : 제1계수기 7 : 제2계수기
8 : 계수롬 9 : 곱셈 및 누산기
본 고안은 비디오 신호 처리에 관한 것으로, 특히 권고안 H.261에 근거하는 비디오 전화기에 적당하도록 입력되는 비디오 신호를 처리하기 위한 종방향 데시매이션 필터(Vertical decimation filter)에 관한 것이다.
권고안 H.261은 CCITT(국제 전신 전화 자문 위원회)에서 권고하고 있는 비디오 신호의 디지털 부호 복호기(digital codec.)에 대한 표준안으로, 영상회의 및 영상전화 등에서 비디오 카메라 등으로부터 출력되는 영상신호를 처리하여 원격지의 다수의 사용자들에게 전송하는 경우 전송할 영상신호를 표준으로 처리하기 위한 것이다. 표준 영상신호에는 1필드당 265.5개의 주사선이 있으나 그중 소거기간(Blanking period)을 제외하면 보이고 있는 유효 주사선수는 240개 정도이다.
종래에는 이러한 영상신호를 DSP(Digital signal Processing)칩을 사용하여 소프트웨어적으로 처리하였는데, 입력되는 영상데이터의 양이 막대하여 처리소요시간이 걸리므로 소프트웨어제어로 영상데이터를 처리하는데는 한계가 있었고, 영상신호는 음향신호에 비해 대역폭이 매우 넓기 때문에 넓은 전송 대역폭을 확보해야 하고 3MHz정도의 고속으로 입력되는 영상데이터를 처리하기 위해서는 기억용량이 크고 입출력 속도가 매우 높은 고가의 영상메모리를 사용해야 하는 문제점이 있었다.
본 고안은 이러한 문제점들을 해결하기 위하여 안출한 것으로, 입력측에서 표본화한 영상신호에 대해 규칙적으로 표본의 일부를 버림으로서 표본화율을 낮추는 데시매이션(decimation)을 수행하여 입력되는 영상신호의 주사선수를 억제하므로서 입력되는 영상데이터의 정보량을 줄이고 새로운 영상데이터를 얻어내어 초고속으로 입력되는 영상데이터를 실시간으로 처리할 수 있는 종방향 데시매이션 필터(Vertical decimation filter)를 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위하여 본 고안은 입력되는 디이털 데이터를 멀티클럭( )의 제어에 따라 지연시켜 출력하는 디지털 라인 딜레이부(1,2,3,4)와, 공급되는 메인클럭(MCLK)에 따라 카운트 동작하여 계수클럭을 출력하는 제1계수기(6)와, 상기 디지털 라인 딜레이부(1,2,3,4)로부터 공급되는 데이터를 상기 제1계수기(6)로부터의 계수클럭에 따라 디멀티플렉싱하는 디멀티플렉서(5)와, 입력되는 블랭크신호(BLANK)에 따라 카운트 동작하여 계수클럭을 출력하는 제2계수기(7)와, 다수의 어드레스에 각기 다른 계수데이터를 저장하고, 상기 제1 및 제2계수기(6,7)로부터 공급되는 계수클럭을 어드레스로 받아들여 해당 어드레스의 계수 데이터를 출력하는 계수롬(8)과, 상기 디멀티플렉서(5)로부터 공급된 데이터와 상기 계수롬(8)으로부터 공급된 계수 데이터를 곱셈한 후 누산하여 출력하는 곱셈 및 누산기(9)를 구비하는 것을 특징으로 하는 종방향 데시매이션 필터를 제공한다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시예를 상세히 설명한다. 제1도는 본 고안에 의한 종방향 데시매이션 필터의 구성으로서 아래와 같은 식을 구현한 블럭도이다.
식(1)에서 X(n)은 샘플링한 하나의 주사선이고, X(n-2)와 X(n-1)은 X(n)이전의 주사선을 나타내고, X(n+1)과 X(n+2)는 X(n)이후의 주사선을 나타낸다. C±i는 필터계수를 의미하고, y(m)은 제1도에서 출력되는 영상신호의 주사선수를 의미한다.
도면에서 참조번호(1,2,3,4)는 FIFO로 구성된 디지털 라인 딜레이부로서, 입력되는 디지털 데이터를 멀티클럭()의 제어에 따라 지연시켜 출력한다. 디멀티플렉서(5)에서는 이 디지털 라인 딜레이(1,2,3,4)로부터 출력된 디지털 데이터를 제1 계수기(6)로부터 계수클럭에 따라 디멀티플렉싱하는데, 이 제1계수기(6)는 6진 계수기를 사용하여 메인클럭(MCLK)에 따라 카운트 동작하여 계수클럭을 출력하게 된다. 제2계수기(7)는 3진 계수기를 사용하여 블랭크 신호(BLANK)의 제어에 따라 카운트 동작하여 계수클럭을 계수롬(8)으로 출력한다. 계수롬(8)은 다수의 어드레스에 각기 다른 계수 데이터를 저장하고 있는데, 제1계수기(6)와 제2계수기(7)의 출력을 어드레스로 받아들여 해당 어드레스에 대응되는 계수 데이터를 출력한다. 이 계수롬(8)의 계수데이터와 디멀티플렉서(5)의 디멀티플렉싱된 데이터는 곱셈 및 누산기(9)의 입력단으로 공급된다. 이 곱셈 및 누산기(9)에서는 입력클럭(in clock)이 공급된 상태에서만 작동하게 되는데 이는 입력클럭이 멀티클럭()과 메인클럭() 및 블랭크 신호(BLANK)를 입력으로 하는 OR게이트의 연산 결과이므로, 블랭크 신호(BLANK)가 '하이'인 상태일 때만 곱셈 및 누산기(9)가 동작하고, 블랭크 신호(BLANK)가 '로우'인 상태에서는 입력되는 디지털 데이터가 디지털 라인 딜레이부(2) 상에서 이동하는 동작을 반복하는 이동현상만 일어나고, 블랭크 신호(BLANK)가 입력될 때만 각 블럭으로 입력데이터가 전송되어 연산된 결과가 출력된다. 출력클럭(out clock)이 공급되면 곱셈 및 누산기(9) 내부의 레지스터에 저장되어 있던 연산된 데이터를 출력하게 된다.
제2도는 제1도에 의한 종방향 데시매이션 필터 각부의 입출력 파형도를 도시한 것이다. 도면에서(AO)는 메인클럭(MCLK)의 파형도이고, (A1)~(A5)의 각각은 필터 내부로 공급되는 멀티클럭()의 파형도이고, (B1)은 입력되는 디지털 데이터의 파형도이고, (B2)는 계수롬(8)에서 출력되는 계수 데이터를 도시한 것이고, (C1)~(C4)는 멀티클럭의 제어에 의해 각 디지털 라인 딜레이부(1,2,3,4)에 저장된 디지털 데이터를 나타내고, (D)는 최종적으로 필터링되어 출력되는 데이터를 도시한 파형도이다. 블랭크 신호(BLANK)가 '하이'일 때 즉, 곱셈 및 누산기(9)의 입력클럭(in clock)이 공급되면,(A1)와 동기되어 입력되는 디지털 데이터(B1)와(A1)에 의해 구해진 계수 데이터가(A2)이 '하이'로 되는 시점에서 곱해지고, 이때, 곱셈 및 누산기(9)의 ACC입력은 디스에이블(disable)상태로 하여 이 곱해진 디지털 데이터와 계수 데이터의 연산값이 바로 출력 레지스터에 저장된다.
(A2)의 제어에 의해 디지털 라인 딜레이부(1)에 입력된 디지털 데이터와(A2)에 의해 구해진 계수 데이터를(A3)가 '하이'로 되는 시점에서 곱하고, 이때 곱셈 및 누산기(9)의 ACC입력은 인에이블(enable)되어 출력 레지스터에 저장되어 있는 데이터와 이 곱해진 데이터를 더한 다음 저장하게 된다.
이와 같은 연산과정을(A5)가 디지털 라인 딜레이부(4)를 제어하여(A1)가 '하이'인 시점에서 곱셈 및 누산기(9)에서 계산되어 레지스터에 저장되는 과정까지 계속 수행한다. 이후, 곱셈 및 누산기(9)의 레지스터에 저장된 데이터는 출력클럭(out clock)이 공급될 때 출력데이터(D)로서 출력된다.
상술한 바와 같이 본 고안은 입력되는 비디오 신호를 연산처리하는 필터링과정을 거쳐 1필드당 유효주사선수 240개를 150개로 압축하여 입력되는 정보량을 줄임으로써 초고속으로 입력되는 영상데이터를 실시간으로 처리 가능하게 하므로 비디오 전화기등에 유용하게 적용할 수 있다.

Claims (2)

  1. 입력되는 디지털 데이터를 멀티클럭()의 제어에 따라 지연시켜 출력하는 디지털 라인 딜레이부(1,2,3,4)와, 공급되는 메인클럭(MCLK)에 따라 카운트 동작하여 계수클럭을 출력하는 제1계수기(6)와, 상기 디지털 라인 딜레이부(1,2,3,4)로부터 공급되는 데이터를 상기 제1계수기(6)로부터의 계수클럭에 따라 디멀티플렉싱하는 디멀티플렉서(5)와, 입력되는 블랭크 신호(BLANK)에 따라 카운트 동작하여 계수클럭을 출력하는 제2계수기(7)와, 다수의 어드레스에 각기 다른 계수 데이터를 저장하고, 상기 제1 및 제2계수기(6,7)로부터 공급되는 계수클럭을 어드레스로 받아들여 해당 어드레스의 계수 데이터를 출력하는 계수롬(8)과, 상기 디멀티플렉서(5)로부터 공급된 데이터와 상기 계수롬(8)으로부터 공급된 계수 데이터를 곱셈한 후 누산하여 출력하는 곱셈 및 누산기(9)를 구비하는 것을 특징으로 하는 종방향 데이매이션 필터
  2. 제1항에 있어서, 상기 디지털 라인 딜레이부(1,2,3,4)의 직각은 FIFO(first in first out)로 구성된 것을 특징으로 하는 종방향 데시매이션 필터.
KR2019910019830U 1991-11-19 1991-11-19 종방향 데시매이션 필터 KR970003802Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019910019830U KR970003802Y1 (ko) 1991-11-19 1991-11-19 종방향 데시매이션 필터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910019830U KR970003802Y1 (ko) 1991-11-19 1991-11-19 종방향 데시매이션 필터

Publications (2)

Publication Number Publication Date
KR930012554U KR930012554U (ko) 1993-06-25
KR970003802Y1 true KR970003802Y1 (ko) 1997-04-23

Family

ID=19322481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910019830U KR970003802Y1 (ko) 1991-11-19 1991-11-19 종방향 데시매이션 필터

Country Status (1)

Country Link
KR (1) KR970003802Y1 (ko)

Also Published As

Publication number Publication date
KR930012554U (ko) 1993-06-25

Similar Documents

Publication Publication Date Title
JP3297165B2 (ja) 標本化周波数変換器
EP0080712B1 (en) Sampling frequency converting apparatus
US5159339A (en) Sampling rate converter for signals having a non-integer sampling ratio
JPH0793548B2 (ja) 標本化周波数変換回路
EP0180989B1 (en) Rate conversion digital filter
JPS60501486A (ja) フィルタ及びそれを用いるデータ伝送システム
AU724637B2 (en) Decimation method and decimation filter
KR970003802Y1 (ko) 종방향 데시매이션 필터
JPH0458609A (ja) 入力加重形トランスバーサルフィルタ
US7225214B2 (en) Digital filter realization
US5369447A (en) Video image filtering
GB2175166A (en) Feedback comb-type filter
JPH07120924B2 (ja) 標本化周波数変換装置
JP2558846B2 (ja) デジタルフィルタバンク
US5440593A (en) Combined aligner blender
KR970008103B1 (ko) 2차원 디지탈 필터
CA2090246C (en) Technique for cancelling signal dispersion in communications systems
JP2965624B2 (ja) ビデオ信号をデイジタル形式で濾波するための方法および回路装置
GB2126450A (en) Time compression of sampled signals
JPS61152174A (ja) ディジタル等化回路
Ping et al. Two-dimensional switched-capacitor decimating filters
GB2418092A (en) Decimating image data
KR100282460B1 (ko) 저비트율영상통신을위한전처리장치
EP0977359A1 (en) A digital filter for real, complex and m-times multiplexed signals
SU1167618A1 (ru) Полифазный интерпол тор

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee