SU1167618A1

SU1167618A1 - Полифазный интерпол тор

Info

Publication number: SU1167618A1
Application number: SU843689750A
Authority: SU
Inventors: Валерий Алексеевич Тетерин
Original assignee: Предприятие П/Я М-5209
Priority date: 1984-01-09
Filing date: 1984-01-09
Publication date: 1985-07-15

Abstract

ПОЛИФАЗНЫЙ ИНТЕРПОЛЯТОР, содержа1ций цифровой фильтр и П блоков повышени частоты дискретизации (где ц число фаз интерпол ции ), причем информационный вход интерпол тора подключен ко входу цифрового фильтра, выход которого соединен с входом первого блока повьппени частоты дискретизации, выходы блоков повышени частоты дискретизации соединены с выходами интерпол тора, отличающийс тем, что, с целью повьпнени быстродействи устройства, в него введены п -1 блоков умножени ,п -1 сумматоров и блок вычитани , причем информационный вход интерпол тора соединен с входом уменьшаемого блока вычитани , вход вычитаемого кото-рого подключен к выходу цифрового фильтра, а выход - к входам первых сомножителей блоков умножени ,в2сод второго сомножител i-го (, п -1) блока умножени соединен с входо задани i -го коэффициента интерпол ции интерпол тора, а выход соединен с первым входом ( -го суммато ра, выход которого подключен ко (Л входу (i + l)ro блока повьппени частоты дискретизации, выход которого подключен к (i+1)-My выходу интерпол тора , выход цифрового фильтра соединен с вторыми входами сумматоров . 0 3 00

Description

Изобретение относитс к вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации, гидро- и радиолокации, в телевидеНИИ , электросв зи и другой аппаратуре и у-е рройс 1ва;$с, где необходимо осущеср У Йитерпол цию сигналов Известен многоканальный цифровой 4)ильтр, содёрж И1й сумматор ив каждом канал(& последовательно соединенные , , выходы которых t.S подклю ены к.взсодам соответствующих устройств умножени , входы первого регистра и первого устройства умножени в первом канале соединены с входом фильтра, выход сумматор подключен к выходу фильтра и к входу первого регистра другого канала, коммутаторы, вход каждого из которых соединен с входом установки коэффициентов фильтра, а вькод подключен к входу соответствующего устройства умножени , причем выход каждого устройства умножени в каждом канале через соответствующую группу последовательно соединенных регистров подключен к входу сумматора Данное устройство не обеспечивает режим параллельной обработки информации, вследствие.чего характеризуетс низким быстродействием . Наиболее близким к предлагаемому вл етс устройство полифазной интерпол ции , содержащее L параллельно соединенных цепочек, кажда из которых представл ет собой последо вательно соединенные цифровой фильт нижних частот и устройство повьпиени частоты дискретизации {2j. Известное устройство имеет боль шой объем вычислительных операций, вследствие чего характеризуетс низким быстродействием. Цель изобретени - повьшение бы родействи . Поставленна цель достиг аетс тем, что в полифазный интерпол тор содержащий цифровой фильтр и п бло ков повьшени частоты дискретиза-. ции (где п - число фаз интерпол ци причем информационный вход интерпол тора подключен к входу цифрово го фильтра, вьосод которого соедине с входом первого блока повьшени частоты дискретизации, выходы блоков повышени частоты дискретизации соединены с выход.ами интерпол тора , введены п-1 блоков умножени , п-1 сумматоров и блок вычитани , причем информационный вход интерпол тора соединен с входом уменьшаемого блока вычитани , вход вычитаемого которого подключен к выходу цифрового фильтра, а выход - к входам первых сомножителей блоков умножени , вход второго сомножител i-ro (i-1, n-1) блока умножени соединен с входом задани -i-rp коэффициента интерпол ции интерпол тора, а выход соединен с первым входом i-ro сумматора, выход которого.подключен к входу (1+1)-го блока повышени частоты дискретизации, выход цифрового фильтра соединен с вторыми входами сумматоров. На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2 временна диаграмма формировани интерполируемых отсчетов в предлагаемом устройстве. Полифазный интерпол тор содержит п блоков 1 повышени частоты дискретизации , п-1 сумматоров 2,п-1 блоков 3 умножени , блок 4 вычитани , блок 5 пам ти констант и цифровой фильтр 6. Устройство работает следующим образом. В момент времени t t, входной отсчет х(пТ) поступает на входы цифрового фильтра 6 и блока 4. На выходе цифрового фильтра 6 .формируетс один из восстановленных отсчетов у(пТ) . В момент времени t t, на выходе блока 4 формируетс разность Z(nT). Далее в момент времени t t из блока 5 пам ти констант на вход умножителей 3 поступают отсчеты дл вычислени тангенса угла линейной интерпол ции . На выходе умножителей 3 формируютс в момент времени t зультаты Zj(пТ) по формуле Z(nT)i Zi (пТ) где i 1, 2,...; х(пТ) - у(пТ); Z(nT) L величина повышени частоты дискретизации, В момент времени t t на выходе сумматоров формируютс результаты интерполированных отсчетов (Р(пТ)

Р(пТ) Z;(nT) + у(пТ),

после чего блоки 1 повьшени частоты дискретизации ввод т в каждый из отсчетов необходимое количество нулевых отсчетов.

Положительный эффект от использовани предлагаемого полифазного интерпол тора по срайнению с прототипом заключаетс в увеличении быстродействи в 10 - 10 раз, так как вместо дес ти цифровых фильтров используетс один, поэтому на каждый неиспользуемый отсчет приходитс лишь одна операци сложени , умножени и вычитани , а также в упрощении, уменьшении габаритов и потребл емой устройвтвом мощности.

О 1.2 3if56783W

Фиг. 2

Claims

ПОЛИФАЗНЫЙ ИНТЕРПОЛЯТОР, содержащий цифровой фильтр и и блоков повышения частоты дискретизации (где п - число фаз интерполяции), причем информационный вход интерполятора подключен ко входу цифрового фильтра, выход которого соединен с входом первого блока повышения частоты дискретизации, выходы блоков повышения частоты дискретизации соединены с выходами интерполятора, отличающийс я тем, что, с целью повышения быстродействия устройства, в него введены и -1 блоков умножения,π -1 сумматоров и блок вычитания, причем информационный вход интерполятора соединен с входом уменьшаемого блока вычитания, вход вычитаемого которого подключен к выходу цифрового фильтра, а выход - к входам первых сомножителей блоков умножения, вход второго сомножителя i-го (<=Г, п-1) блока умножения соединен с входов задания 4-го коэффициента интерполяции интерполятора, а выход соединен с первым входом ι -го сумматора, выход которого подключен ко входу (1+1)-го блока повышения частоты дискретизации, выход которого подключен к (п+1)-му выходу интерполятора, выход цифрового фильтра соединен с вторыми входами сумматоров.

SU„, 1167618