SU1128264A1 - Цифровой рекурсивный фильтр - Google Patents

Abstract

ЦИФРОВОЙ РЕКУРСИВНЫЙ ФИЛЬТР, содержащий сумматор комплексных чисел, выход которого  вл етс  первым информационным выходом фильтра и подключен к входу элемента задержки , выход которого подключен к первому входу умножител  комплексных чисел, выход которого подключен к первому входу сумматора комплексных чисел, а второй вход умножител  комплексных чисел подключен к первому информационному выходу первой группы блока посто нной пам ти, о т л и ч а ющ и и с   тем, что, с целью повышени  быстродействи , в него введены перва  и втора  группы умножителей комплексньк чисел по (N-1) в каждой группе (где N - пор док фильтра), перва  и втора  группы сумматоров комплексных чисел соответственно по(N -2) и (N-l) сумматоров комплексных чисел в группах, перва  и втора  группы элементов задержки по (N -1) в каждой группе, причем выход L го ( i. l ,N-2) умножител  комплексных чисел первой группы подключен к первому входу (, -го сумматора комплексных чисел первой группы, выход которого подключен к первому входу (L+l)-ro умножител  комплексных чисел первой группы и входу (L+1)-го элемента задержки первой группы, выход которого подключен к первому входу (i+l)-ro сумматора комплексных чисел второй группы, выход которого  вл етс  (L + l}-biM информационным выходом фильтра, второй вход I. -го сумматора комплексных чисел первой группы подключен к выходу (l)-ro элемента задержки второй группы, вход которого  вл етс 

Description

К-ых (,N -1| умножителей комплекс- К-му информационным выходам соответньпс чисел второй и первой групп под- ственно первой и второй групп блока ключены соответственно к (к-И)-му и посто нной пам ти.

Изобретение относитс  к области цифровой радиоизмерительной техники и может быть использовано при построении цифровых анализаторов спектра и устройств цифровой фильтр ции сигналов, у которых интервал вр мени вычислени  одного выходного от счета в узлах устройства. Известно устройство, которое содержит блок образовани  квадратных составл ющих, содержащий два фазовы детектора, которые соединены по одним входам с шиной входных сигналов а по вторым подключены к генератору опорного сигнала в одном канале непосредственно , а во втором через фазосдвигающую на К/2 цепь, выходы фазовых детекторов блока образовани квадратурных составл ющих через аналого-цифровые преобразователи АЦ соединены с соответствующими входам сумматоров своих каналов, выход каждого из которых соединен через оперативное запоминающее устройство ОЗУ)с первыми входами перемножител комплексных чисел, к вторым входам которого подключено посто нное запоминающее устройство ПЗУ, а выходы перемножител  комплексных чисе соединены пр мыми и перекрестными св з ми с соответствующими входами сумматоров своего и противоположног каналов, через блоки возведени  в квадрат своих каналов соединены с входами блока суммирований и через блок извлечени  корн  квадратного подключены к выходу устройства, при чем все блоки соединены с синхронизатором ill. Данное устройство позвол ет осуществл ть спектральный анализ в режиме скольз щего окна, однако обрабатывает сигналы, период дискретизации которых больше или равен интервалу времени, затрачивае мому на вычисление одного выходного отсчета, умноженного на количество рассчитываемых коэффициентов Фурье. Этот период дискретизации не может быть меньше, чем врем  расчета одного коэффициента Фурье, если необходимо проводить фильтрацию сообщени  в режиме скольз щего окна при помощи одной рекурсивной  чейки. Известен также цифровой анализатор спектра, выполн ющий дискретное преобразование Фурье и состо щий из двух последовательно соединенных рециркул ционных каскадов со сдвигом частот в цел х обратных св зей, который позвол ет,использу  режим работы с разделением времени, повысить быстродействие при вычислении одного выходного отсчета, а следовательно, повысить диапазон обрабатываемых частот С23. Недостатком данного устройства  вл етс  то, что невозможно по вление на выходе каждого отсчета раньше времени выполнени  требуемых комплексных операций умножени  и сложени  над каждым входным отсчетом. Наиболее близким к изобретению по технической сущности  вл етс  цифровой рекурсивный фильтр, вход щий как составна  часть в цифровой анализатор, выполненный в виде гребенки идентичных цифровых рекурсивных фильтров, причем каждый цифровой рекурсивный фильтр состоит из сумматора комплексных чисел, выход которого - вл етс  выходом цифрового рекурсивного фильтра и подключен через цифровой злемент задержки комплексного числа к входу перемножител  комплексных чисел, второй вход которого соединен с выходом блока посто нной пам ти комплексных чисел, а выход перемножител  комплексных чисел соединен с одним из входов сумматора комплексных чисел, другой вход которого  вл етс  входом цифрового рекурсивного фильтра /f3j(. Однако известное устройство не может обрабатывать отсчеты входного сигнала за врем , меньшее чем сум3 марное врем  сложени  двух комплексных чисел, перемножени  двух комплексных чирел и врем  пересылок отсчетов , причем это  вл етс  принципи альным при последовательной обработке входных данных, т.е. при обработке сигналов в режиме скольз щего Целью изобретени   вл етс  повьппение быстродействи  за счет распарал леливани  передачи и обработки последовательностей отсчетов входно процесса . Поставленна  цель достига,етс  тем, что в цифровой рекурсивный фильтр, содержащий сумматор комплек ных чисел, выход которого  вл етс  первым информационным выходом фильт ра и подключен к входу элемента задержки, выход которого подключен к первому входу умножител  комплекс ных чисел, выход которого подключен к первому входу сумматора комплекс ных чисел, а второй вход умножител  комплексных чисел подключен к первому информационному выходу первой группы блока посто нной пам ти, введены перва  и втора  группы умно жителей комплексных чисел по iN-l) в. каждой группе (где N - пор док фильтра), перва  и втора  группы су маторов комплексных чисел соответственно no{N-2pi{N-l) сумматоров комплексных чисел в группах, перва  и втора  группы элементов задержки по{М-1)в группе, причем выход i-го (i 1, N -2 умножител  комплексных чисел первой группы подключен к первому входу i -го сумматора комплексных чисел первой группы, выход которого подключен к первому входу (i +lj-ro умножител  комплексных чисел первой группы и входу ft +l)-ro элемента задержки первой группы, выход которого подключен к первому входу ft +l)-ro сумматора комплексньпс чисел второй труппы, выход которого  вл етс  (i+l/-biM информационным выходом фильтра, второй вход L-го сумматора комплексных чисел первой группы подключен к выходу i -го элемента задержки второй группы, вход которого  вл етс  ( t +ljl-biM информационным входом фильтра, второй вход первого сумматора комплексных чисел подключен к выходу первого элемента задержки первой г.руппы, вход которо го  вл етс  ( информационны 44 входом фильтра и соединен с первым входом первого умножител  комплексных чисел первой группы, выход (М-|)-го умножител  комплексных чисел первой группы подключен к второму входу сумматора комплексных чисел, третий вход которого подключен к выходу fN-l)-ro элемента задержки второй группы, вход которого  вл етс  N -ым информационньтм входом фильтра, выход.элемента задержки .подключен к первому входу j -го N -1)умножител  комп ексных чисел второй группы, выход которого подключен к второму входу j -го сумматора комплексных чисел второй группы, выход первого сумматора комплексных чисел второй группы  вл етс  N -ым информационнь1м выходом . фильтра, а вторые входы К-Ь1х{к 1 ,N-|) умножителей комплексных чисел второй и первой групп подключены соответственно KfK+l)-My и К-му информационным выходам соответственно первой и второй групп блока посто нной пам ти. На фиг. 1 изображена структурна  схема цифрового рекурсивного фильтра с n входами и п выходами; на , фиг. 2 - пример выполнени  цифрового рекурсивного фильтра с двум  входами и выходами; на фиг. 3 - временные диаграммы работы цифрового рекурсивного фильтра с двум  входами и выходами . Цифровой рекурсивный фильтр содержит сумматор 1 комплексных чисел, элемент 2 задержки(комплексного числа ), умножитель 3 комплексных чисел, блок 4 посто нной пам ти, 5i и Sj элементов 5 задержки комплексных чисел), группу сумматоров 6 комплексных чисел, группу сумматоров 7 комплексных чисел и 1фуппы 8/1 и 8i умножителей 8 комплексных чисел Устройство работает следующим образом. Пусть входна  реализаци  поступает на входы устройства в таком пор дке. Последовательность отсчетов входных сигналов в виде цифровых кодов с частотой, определ емой частотой дискретизации по теореме Котельникова, параллельно поступает на h входов цифрового рекурсивного фильтра. Через врем , равное времени перемножени  двух комплексных чисел, их сложени , и времени, отводимого на служебные операции втора  группа входных отсчетов, поступает параллельно на h входов цифрового рекурсивного фильтра. Через тот же интервал времени, равный времени перемножени  двух комплексных чисел и их сложени , треть  группа входных -отсчетов поступает на входы цифрового рекурсивного фильтра и далее работа этих узлов повтор етс . Следовательно, на ;h входов цифрового рекурсивного фильтра реализаци  поступает в И раз реже, чем частота получени  кодов входных комплексньк сигналов.

Предположим, что И 2. В этом Случае структурна  схема цифрового рекурсивного фильтра принимает вид, изображенный на фиг. 2, а временные диаграммы, по сн ющие его работу, приведены на фиг. 3.

Пусть в момент времени t 0 во всех цифровых лини х задержки комплексных чисел записаны нули и на первый и второй входы устройства поступают одновременно коды выборок входной реализации Xj.o и Jt-j. , где первый индекс означает степень распараллеливани  входной реализации, а второй индекс указывает номер выборки в последовательности входны отсчетов. Одновременно из блока 4 на вход умножител  8 комплексных чисел поступает код числа Bf , равный коэффициенту обратной св зи Вцифрового рекурсивного фильтра, . причем на другом входе умножител 

«

8 находитс  код выборки . Одновременно в момент времени t 0 из блока 4 на вход умножител  3 комплексных чисел поступает код

числа 15 , а на вход умножител  3 - код числа нуль с выхода элемента 2 задержки комплексного числа. Одновременно значение этого кода с выхода элемента 2 поступает на вход умножител  8, на другой вход которого из блока 4 поступает код, соответствующий значению числа В В,.

В момент времени t- -Т в умножител х 8 и 3 происходит перемножение кодов чисел, поступавших на их входы, при этом получаютс  на выходах умножителей 3 и 8, соединенных с сумматором 7 комплексных чисел, коды, соответствующие числу О, а на выходе умножител  8, подключенного к входу сумматора 1 комплексных чисел, по витс  код числа, соответствующего . 0 произведению Xj,o В

Одновременно в момент времениt t на другой вход сумматора 7 поступает код числа X 2,0 , задержанный в элементе 5 задержки комплексных чисел, а на соответствующий вход сумматора 1 - код числа .

В момент времени i-i на соответствующем выходе по вл етс  код числа iij.o -г.о+ВО,  вл ющийс  результатом выполнени  операции сложени  в сумматоре.7, а на другом выходе по витс  код числа 4i,iTXi,,4B««Jti,  вл ющийс  результатом выполнени  операции сложенн  всумматоре 1 комплексных чисел.I

Таким образом, предлагаемое устройство позвол ет обрабатьшать входные процессы за счет их распараллеливани  со скоростью, пропорциональной степени распараллеливани  в режиме скольз щего окна.

Вп-1 82 Bf

8,

В

8z

f

BZ

о

Фиг1

BvMO

Y

Claims (1)

1. ЦИФРОВОЙ РЕКУРСИВНЫЙ ФИЛЬТР, содержащий сумматор комплексных чисел, выход которого является первым информационным выходом фильтра и подключен к входу элемента задержки, выход которого подключен к первому входу умножителя комплексных чисел, выход которого подключен к первому входу сумматора комплексных чисел, а второй вход умножителя комплексных чисел подключен к первому информационному выходу первой группы блока постоянной памяти, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия, в него введены первая и вторая группы умножителей комплексных чисел по (N-1) в каждой группе (где N - порядок фильтра), первая и вторая группы сумматоров комплексных чисел соответственно по(N -2) и (N - 1) сумматоров комплексных чисел в группах, первая и вторая группы элементов задержки по (N -1) в каждой группе, причем выход i -го ( ί. = 1 ,N-2) умножителя комплексных чисел первой группы подключен к первому входу ί-го сумматора комплексных чисел первой группы, выход которого подключен к первому входу (L+l)-ro умножителя комплексных чисел первой группы и входу (L+1)-го элемента задержки первой группы, выход которого подключен к первому входу (i+l)-ro сумматора комплексных чисел второй группы, выход которого является (1 + 1)-ым информационным выходом фильтра, второй вход Ϊ -го сумматора комплексных чисел первой группы подключен к выходу (l)-ro элемента задержки второй группы, вход которого является (1+1)~ым информационным входом фильтра, второй вход первого сумматора комплексных чисел подключен к выходу первого элемента задержки первой группы, вход которого является (N -1)-ым информационным входом фильтра и соединен с первым входом первого умножителя комплексных чисел первой группы, выход (Ν'-l) -го умножителя комплексных чисел первой группы подключен к второму входу сумматора комплексных чисел, третий вход которого подключен к выходу (N-1)-го элемента задержки второй группы, вход которого является N ~ым информационным входом фильтра, выход элемента задержки подключен к первому входу j -го ( j =1,N-1)умножителя комплексных чисел второй группы, выход которого подключен к второму входу j -го сумматора комплексных чисел второй группы, выход первого сумматора комплексных чисел второй группы является N -ым информационный выходом фильтра, а вторые входы

   SU „,1128264

   1 128164

   К-ых (K=1,N -Г), умножителей комплексных чисел второй и первой групп подключены соответственно к (К+1)-му и

   К-му информационным выходам соответ ственно первой и второй ι-рупп блока постоянной памяти.