KR100683383B1 - 내부 메모리를 줄인 디지털 방송 수신 시스템의 비디오디스플레이 프로세서 - Google Patents

Abstract

본 발명은 통신 칩 및 영상 처리 기술에 관한 것으로, 특히 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서에 관한 것이며, 내부 메모리를 줄여 칩 면적을 줄일 수 있는 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서를 제공하는데 그 목적이 있다. 본 발명은 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서에 있어서, 외부 메모리로부터 입력된 영상 데이터를 버퍼링하기 위한 버퍼링 수단; 상기 버퍼링 수단으로부터 입력된 라인 데이터와 수직 필터링/보간 수단으로부터 입력된 중간 데이터를 갱신하여 저장하기 위한 라인 메모리; 상기 라인 메모리에 저장된 상기 라인 데이터를 수직 필터링하고 보간하여 중간 데이터를 생성하기 위한 상기 수직 필터링/보간 수단; 및 상기 수직 필터링/보간 수단로부터 입력된 중간 데이터와 상기 라인 메모리에 저장된 이전의 중간 데이터를 수평 필터링하고 보간하여 출력 영상 데이터로 출력하기 위한 수평 필터링/보간 수단을 구비한다.

디지털 방송 수신 시스템, 비디오 디스플레이 프로세서, 라인 메모리, 수직 필터/보간기, 수평 필터/보간기, 시분할

Description

내부 메모리를 줄인 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서{A video display processor in digital broadcasting receiver system with reduced internal memory}

도 1은 종래기술에 따른 비디오 디스플레이 프로세서의 블록 구성도.

도 2는 본 발명의 일 실시예에 따른 비디오 디스플레이 프로세서의 블록 구성도.

도 3은 상기 도 2의 구성에 따른 데이터 플로우 예시도.

* 도면의 주요 부분에 대한 부호의 설명

20 : 버퍼

21 : 라인 메모리

22 : 수직 필터/보간기

23 : 수평 필터/보간기

본 발명은 통신 칩 및 영상 처리 기술에 관한 것으로, 특히 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서에 관한 것이다.

디지털 방송 수신 시스템의 비디오 디스플레이 프로세서(video display processor, VDP)에서는 입력 영상과 출력 영상의 차이로 인하여 필터링 및 보간(interpolation) 블록이 요구되며, 외부 메모리 액세스를 최대한 줄이기 위하여 그 내부에 큰 메모리를 두어 영상 데이터를 저장하게 된다.

첨부된 도면 도 1은 종래기술에 따른 비디오 디스플레이 프로세서의 블록 구성을 도시한 것으로, 5-탭(tap) 수직 필터와 x-탭 수평 필터를 구비한 VDP를 예시하고 있다.

종래기술에 따른 VDP는 도시된 바와 같이 외부 메모리로부터 입력된 입력 영상 데이터를 버퍼링하기 위한 버퍼(10)와, 5-탭 수직 필터를 지원하기 위한 5라인 사이즈의 라인 메모리(11)와, 라인 메모리(11)의 출력을 수직 필터링하고 보간하여 중간 데이터를 생성하기 위한 수직 필터/보간기(12)와, 수직 필터/보간기(12)에서 출력된 중간 데이터를 저장하기 위한 2라인 사이즈의 라인 메모리(12)와, 라인 메모리(12)의 출력을 수평 필터링하고 보간하여 출력 영상 데이터로 출력하기 위한 수평 필터/보간기(14)를 구비한다.

여기서, 버퍼(10) 및 2개의 라인 메모리(11, 13)은 램(RAM)을 사용하고 있으며, 디지털 방송은 HD(고화질)급의 입력 영상이 존재하기 때문에, 버퍼 램을 제외하더라도 40320바이트(Byte)의 내부 메모리를 필요로 하게 된다. 40320바이트(Byte)라는 계산은 라인 메모리의 수 7개와 HD급 영상의 가로 크기 1920과 색상 구성 요소 3을 곱한 결과이며(7×1920×3), 이처럼 큰 내부 메모리는 칩의 면적을 증가시키는 요인이 된다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 내부 메모리를 줄여 칩 면적을 줄일 수 있는 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위하여 본 발명은, 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서에 있어서, 외부 메모리로부터 입력된 영상 데이터를 버퍼링하기 위한 버퍼링 수단; 상기 버퍼링 수단으로부터 입력된 라인 데이터와 수직 필터링/보간 수단으로부터 입력된 중간 데이터를 갱신하여 저장하기 위한 라인 메모리; 상기 라인 메모리에 저장된 상기 라인 데이터를 수직 필터링하고 보간하여 중간 데이터를 생성하기 위한 상기 수직 필터링/보간 수단; 및 상기 수직 필터링/보간 수단로부터 입력된 중간 데이터와 상기 라인 메모리에 저장된 이전의 중간 데이터를 수평 필터링하고 보간하여 출력 영상 데이터로 출력하기 위한 수평 필터링/보간 수단을 구비한다.

바람직하게, 상기 수직 필터링/보간 수단은 5-탭(tap) 수직 필터를 포함하여 이루어지며, 상기 라인 메모리로는 5라인 사이즈의 램(RAM)을 사용한다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

첨부된 도면 도 2는 본 발명의 일 실시예에 따른 비디오 디스플레이 프로세서의 블록 구성을 도시한 것으로, 5-탭(tap) 수직 필터와 x-탭 수평 필터를 구비한 VDP를 예시하고 있다.

본 실시예에 따른 VDP는 외부 메모리로부터 입력된 입력 영상 데이터(라인 데이터)를 버퍼링하기 위한 버퍼(20)와, 버퍼(20)로부터 입력된 라인 데이터와 수직 필터/보간기(22)로부터 입력된 중간 데이터를 저장하기 위한 5라인 사이즈의 라인 메모리(21)와, 라인 메모리(21)에 저장된 라인 데이터를 수직 필터링하고 보간하여 중간 데이터를 생성하기 위한 수직 필터/보간기(22)와, 수직 필터/보간기(12)에서 생성된 중간 데이터와 라인 메모리(21)에 저장된 이전의 중간 데이터를 수평 필터링하고 보간하여 출력 영상 데이터로 출력하기 위한 수평 필터/보간기(23)를 구비한다.

첨부된 도면 도 3은 상기 도 2의 구성에 따른 데이터 플로우를 예시한 것으로, 이하 이를 참조하여 본 실시예에 따른 VDP의 동작을 설명한다.

초기 상태에서 라인 메모리(21)에는 y-1, y, y+1, y+2, y+3이 저장되어 있으며, 현재 상태는 라인 데이터 y-1, y, y+1, y+2, y+3이 수직 필터/보간기(22)를 거쳐 생성된 중간 데이터 Z와, 라인 데이터 y, y+1, y+2, y+3이 라인 메모리(21)에 저장되어 있다.

이제 중간 데이터 Z+1과 Z를 사용하여 수평 필터링 및 보간을 수행하여 최종적인 출력 영상 데이터를 만들어야 하는데, 이때 중간 데이터 Z+1은 아직 생성되지 않은 상태이므로, 수직 필터/보간기(22)에서는 다음 라인 데이터 y+4의 일부를 버퍼(20)로부터 읽어들여 이 데이터와 기존에 라인 메모리(21)에 저장되어 있는 라인 데이터 y, y+1, y+2, y+3을 사용하여 수직 필터링 및 보간을 수행함으로써 중간 데이터 Z+1을 생성하고, 더 이상 필요 없는 라인 데이터 y 위에 겹쳐쓴다.

한편, 수평 필터/보간기(23)는 라인 메모리(21)에 저장되어 있는 중간 데이터 Z와 수직 필터/보간기(22)에서 생성된 중간 데이터 Z+1를 사용하여 수평 필터링 및 보간을 수행하여 최종적인 출력 영상 데이터를 출력한다.

상기의 과정을 수행하는 동시에 버퍼(20)에 쓰여져 있던 라인 데이터 y+4는 다음 출력 라인에서 필요 없는 중간 데이터 Z 위에 겹쳐 써지고, 이를 다음 출력 라인 생성에 사용한다.

상기와 같은 본 발명은 각 동작은 동시에 수행하고 하나의 라인 메모리를 시분할하고 동작에 맞추어 갱신하여 사용함으로써 기존과 동일한 동작을 수행하도록 한다. 따라서, 기존의 VDP에서 사용되는 2라인 사이즈의 라인 메모리를 사용하지 않아도 되며, 이에 따라 칩 사이즈를 줄일 수 있게 된다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예컨대, 전술한 실시예에서는 5-탭(tap) 수직 필터와 x-탭 수평 필터를 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 필터의 탭 수에 관계 없이 적용할 수 있다.

전술한 본 발명은 하나의 라인 메모리만을 사용하여 VDP를 구현함으로써 칩 사이즈를 줄일 수 있는 효과가 있으며, 이로 인하여 디지털 방송 수신 시스템을 소형화하는데 기여할 수 있다.

Claims (3)

1. 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서에 있어서,

   외부 메모리로부터 입력된 영상 데이터를 버퍼링하기 위한 버퍼링 수단;

   상기 버퍼링 수단으로부터 입력된 라인 데이터와 수직 필터링/보간 수단으로부터 입력된 중간 데이터를 갱신하여 저장하기 위한 라인 메모리;

   상기 라인 메모리에 저장된 상기 라인 데이터를 수직 필터링하고 보간하여 중간 데이터를 생성하기 위한 상기 수직 필터링/보간 수단; 및

   상기 수직 필터링/보간 수단로부터 입력된 중간 데이터와 상기 라인 메모리에 저장된 이전의 중간 데이터를 수평 필터링하고 보간하여 출력 영상 데이터로 출력하기 위한 수평 필터링/보간 수단

   을 구비하는 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서.
2. 제1항에 있어서,

   상기 수직 필터링/보간 수단은,

   5-탭(tap) 수직 필터를 포함하여 이루어진 것을 특징으로 하는 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서.
3. 제2항에 있어서,

   상기 라인 메모리는,

   5라인 사이즈의 램(RAM)인 것을 특징으로 하는 디지털 방송 수신 시스템의 비디오 디스플레이 프로세서.

Images