JPS615279A - 水平同期パルス計測回路 - Google Patents
水平同期パルス計測回路Info
- Publication number
- JPS615279A JPS615279A JP59126127A JP12612784A JPS615279A JP S615279 A JPS615279 A JP S615279A JP 59126127 A JP59126127 A JP 59126127A JP 12612784 A JP12612784 A JP 12612784A JP S615279 A JPS615279 A JP S615279A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- horizontal
- circuit
- active
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、水平同期パルスの計測回路に関する。
（従来技術）
従来、例えば、ＣＲＴ上の任意の位置に文字等を表示さ
せるＣＲＴキャラクタジェネレータの様なＩＣＯ回蕗で
は、ＣＲＴ上垂直位置を垂直同期パルス発生後の水平同
期パルスの数を計測する事により設定していた。
せるＣＲＴキャラクタジェネレータの様なＩＣＯ回蕗で
は、ＣＲＴ上垂直位置を垂直同期パルス発生後の水平同
期パルスの数を計測する事により設定していた。
第３図はその従来例のｌっであり、任意ｎ個のＴ・フリ
ップ・フロップＴＦＩ・・ＴＦｎを直列に接続し、初段
Ｔ−７リツプ・フロップＴＦＩのクロック端子Ｔに接続
された入力端子■１には水平同期パルスを入力し、各Ｔ
−７リツプ・フロッグのリセット端子几は、イノバータ
ＩＮＶ出力に共通に接続されている。又そのインバータ
ＩＮＶの入力に接続する入力端子Ｉ２には垂直同期パル
スを入力している。
ップ・フロップＴＦＩ・・ＴＦｎを直列に接続し、初段
Ｔ−７リツプ・フロップＴＦＩのクロック端子Ｔに接続
された入力端子■１には水平同期パルスを入力し、各Ｔ
−７リツプ・フロッグのリセット端子几は、イノバータ
ＩＮＶ出力に共通に接続されている。又そのインバータ
ＩＮＶの入力に接続する入力端子Ｉ２には垂直同期パル
スを入力している。
各Ｔ・７リツプ・７ｇツブＴＦ□、ＴＦ２．・・。
ＴＦ３の非反転出力Ｑ□、Ｑ２．・・ｊ Ｑ ｎは入力
端子Ｉ□、Ｉ２の入力信号すなわち水平同期パルス、垂
直同期パルスによって第４図に示すタイムチャートの様
に垂直同期パルスの立下り後の水平同期パルスの数を計
測し表わしている。
端子Ｉ□、Ｉ２の入力信号すなわち水平同期パルス、垂
直同期パルスによって第４図に示すタイムチャートの様
に垂直同期パルスの立下り後の水平同期パルスの数を計
測し表わしている。
上述従来例′ＩｃＴＶ受像機に使用し弱電界の場合、第
５図（ａ） 、 （ｂ）に示される様に、水平同期パル
スを基準に取ると、垂直同期パルスの立下り位置は、水
平同期パルスの前後を振動する。
５図（ａ） 、 （ｂ）に示される様に、水平同期パル
スを基準に取ると、垂直同期パルスの立下り位置は、水
平同期パルスの前後を振動する。
今、例えば、水平同期パルス計測数３の位置を第５図（
ａｌ及び（ｂ）について見ると各々Ａ点、Ｂ点となり、
Ａ点、Ｂ点は、水平同期パルス１つ分ずれた位置となっ
ており、垂直同期パルスの微振動に対して水平同期パル
ス計測回路出力は、ｌクロック（ＩＨ）ずれてしまう。
ａｌ及び（ｂ）について見ると各々Ａ点、Ｂ点となり、
Ａ点、Ｂ点は、水平同期パルス１つ分ずれた位置となっ
ており、垂直同期パルスの微振動に対して水平同期パル
ス計測回路出力は、ｌクロック（ＩＨ）ずれてしまう。
この現像は、ＣＲＴ上の表示キャラクタがＩＨだけずれ
た所を振動して表示され、非常に見ぐるしぐなってしま
う。
た所を振動して表示され、非常に見ぐるしぐなってしま
う。
（発明が解決しようとする問題点）
この様に従来の水平同期パルス計測回路は、垂直同期パ
ルスの微振動に対してその出力がＩＨ変動する欠点を持
っていた。
ルスの微振動に対してその出力がＩＨ変動する欠点を持
っていた。
本発明の目的は垂直同期パルスの微振動に対して出力変
動のない水平同期パルス計測回路を提供することである
。
動のない水平同期パルス計測回路を提供することである
。
（問題点を解決するための手段）
本発明の水平同期パルス計測回路は、ダミーパルス発生
回路、リファレンス信号発生回路、イネーブル信号拠生
回路、■位置検出＆ホールド回路、水平／ダミー切換回
路により構成される。
回路、リファレンス信号発生回路、イネーブル信号拠生
回路、■位置検出＆ホールド回路、水平／ダミー切換回
路により構成される。
ダミーパルス発生回路は水平同期パルスレートをｍ分割
する水平位置アドレスカクンタ出力をデコードし、ｌ
（０＜ｌ＜ｍ ）アドレスでダミーパルスを発生する。
する水平位置アドレスカクンタ出力をデコードし、ｌ
（０＜ｌ＜ｍ ）アドレスでダミーパルスを発生する。
リファレンス信号発生回路は水平位置アドレスカクンタ
出力をデコードしｈ （０＜ｈ＜ｌ ）以上でアクティ
ブとなるリファレンス信号を発生する。
出力をデコードしｈ （０＜ｈ＜ｌ ）以上でアクティ
ブとなるリファレンス信号を発生する。
イネーブル信号発生回路は水平位置アドレスカラン、り
出力をデコードし％ｈを含む０〜ｉ（０〈ｈくｉ＜ｊ
）アドレス及びｌアドレスを含むｊ〜ｋ （ｉ ＜ ｊ
＜ｌ＜ｋ ＜ｍ ）アドレスでアクティブとなるイネ
ーブル信号を発生する。
出力をデコードし％ｈを含む０〜ｉ（０〈ｈくｉ＜ｊ
）アドレス及びｌアドレスを含むｊ〜ｋ （ｉ ＜ ｊ
＜ｌ＜ｋ ＜ｍ ）アドレスでアクティブとなるイネ
ーブル信号を発生する。
■位置検出およびホールド回路は、垂直同期パルスの立
下りタイミングにおいて、イネーブル信号がアクティブ
の時には、リファレンス信号をラッチし、イネーブル信
号がアクティブでない時には以前の状態をホールドする
事により、垂直同期パルスの立下りタイミングが水平同
期パルスの近傍（０〜ｈアドレス）に有るか否かを検出
する。
下りタイミングにおいて、イネーブル信号がアクティブ
の時には、リファレンス信号をラッチし、イネーブル信
号がアクティブでない時には以前の状態をホールドする
事により、垂直同期パルスの立下りタイミングが水平同
期パルスの近傍（０〜ｈアドレス）に有るか否かを検出
する。
水平／ダミー切換回路は垂直位置検出回路出力がアクテ
ィブ、つまり垂直同期パルスの立下りが水平同期パルス
の近傍に有る時に垂直同期ノくルスの立下り後、１回の
みダミーパルス発生回路側にスイッチ切換をしダミーパ
ルスを出力する。他の全ての状態の時には水平側にスイ
ッチ切換をし、水平同期パルスを出力する。
ィブ、つまり垂直同期パルスの立下りが水平同期パルス
の近傍に有る時に垂直同期ノくルスの立下り後、１回の
みダミーパルス発生回路側にスイッチ切換をしダミーパ
ルスを出力する。他の全ての状態の時には水平側にスイ
ッチ切換をし、水平同期パルスを出力する。
この水平同期パルス計測回路の入力クロックに水平／ダ
ミー切換回路出力を用いる事により、垂直同期パルスの
微振動に対して出力変動のない水平同期パルス計測回路
を得る。
ミー切換回路出力を用いる事により、垂直同期パルスの
微振動に対して出力変動のない水平同期パルス計測回路
を得る。
（実施例）
以下、図面を参照して本発明をより詳細に説明する。
第１図は本発明の一実施例を示すブロック図で、水平同
期パルスレートを２４分割する２４アドレス力クンタ回
路ＡＩの出力には３つの回路ブロック、すなわち第５ア
ドレスでダミーパルスを出力するダミーパルス発生回路
人２．第４アドレス以上で”Ｈ”テクティブ信号を出力
するリファレンス回路Ａ３．第０アドレス及び第５アド
レスでＬ”アクティブ信号を出力するイネープＡ・回路
人４が接続され、垂直位置検出およびホールド回路Ａ。
期パルスレートを２４分割する２４アドレス力クンタ回
路ＡＩの出力には３つの回路ブロック、すなわち第５ア
ドレスでダミーパルスを出力するダミーパルス発生回路
人２．第４アドレス以上で”Ｈ”テクティブ信号を出力
するリファレンス回路Ａ３．第０アドレス及び第５アド
レスでＬ”アクティブ信号を出力するイネープＡ・回路
人４が接続され、垂直位置検出およびホールド回路Ａ。
にはリファレンス回路出力、イネーブル回路出力。
及び垂直同期パルスが入力され、イネーブル信号がアク
ティブの時には、す７アレンス信号を垂直同期パルスの
立下９タイミングでラッチし、イネーブル信号がノンア
クティブの時には、以前の状態を保持する事によって、
垂直同期パルスの立下り位置の振動範囲が水平同期パル
スを含み３アドレス内に有るか否かを判別し、その出力
と水平同期パルス、ダミーパルス、垂直同期パルスとを
水平／ダミー切換回路Ａ６に入力し、水平／ダミー切換
回路出力Ａ６を計測回路Ａ７のクロックとする。
ティブの時には、す７アレンス信号を垂直同期パルスの
立下９タイミングでラッチし、イネーブル信号がノンア
クティブの時には、以前の状態を保持する事によって、
垂直同期パルスの立下り位置の振動範囲が水平同期パル
スを含み３アドレス内に有るか否かを判別し、その出力
と水平同期パルス、ダミーパルス、垂直同期パルスとを
水平／ダミー切換回路Ａ６に入力し、水平／ダミー切換
回路出力Ａ６を計測回路Ａ７のクロックとする。
従来回路を示した第３図のタイムチャートである第５図
（ａ） 、 （ｂ）に対応する本実施例のタイムチャー
トを第２図（ａ）Φ）に示す。
（ａ） 、 （ｂ）に対応する本実施例のタイムチャー
トを第２図（ａ）Φ）に示す。
第２図（ａ）の様に例えば第０アドレス内に垂直同期パ
ルスの立下りが有る場合、つまり、イネーブル信号が″
″Ｌ″Ｌ″アクテイブァレンス信号がｗ Ｌ Ｉｌｌノ
ンアクティブの時に垂直同期パルスの立下りが有り、垂
直位置検出およびホールド回路Ａ５はリファレンス信号
″Ｌ″をラッチし、水平／ダミー切換回路Ａ６に伝達す
る事によって水平／ダミー切換回路Ａ６はダミーパルス
を出力すると同時に水平出力に切換られる為、垂直同期
パルスの立下り直後のみダミーパルスを出力し、その後
は、水平同期パルスを出力する。
ルスの立下りが有る場合、つまり、イネーブル信号が″
″Ｌ″Ｌ″アクテイブァレンス信号がｗ Ｌ Ｉｌｌノ
ンアクティブの時に垂直同期パルスの立下りが有り、垂
直位置検出およびホールド回路Ａ５はリファレンス信号
″Ｌ″をラッチし、水平／ダミー切換回路Ａ６に伝達す
る事によって水平／ダミー切換回路Ａ６はダミーパルス
を出力すると同時に水平出力に切換られる為、垂直同期
パルスの立下り直後のみダミーパルスを出力し、その後
は、水平同期パルスを出力する。
これら一連の動作により、水平同期パルス計測回路Ａ７
の出力Ｑ １ ｙ Ｑ ２１・・、Ｑゎは、（ただし、
第２図には代表として出力Ｑｌ、Ｑ２のみ記載）第５図
（ａ）とは異なり、第５図（ｂ）と同様に１クロック多
いカク／ト数となる。又、第２図［有］）の様に例えば
第２３アドレス内に垂直同期パルスの立下りが有る場合
は、イネーブル信号が１Ｈ′″ノンアクテイブとなるの
で垂直位置検出＆ホールド回路は、リファレンス信号を
新たにラッチすることなく、以前の状態を保持し、水平
／ダミー切換回路に伝達ｆるので、前回の垂直同期パル
ス立下り直後にダミーパルス？出力した時には、今回も
出力し、この時のタイムチャートは垂直同期パルス立下
り位置を除いて第２図（ａ）と全く同一となり、前回の
垂直同期パルス立下り直後にダミーパルスを出力しなか
った時には今回も出力しない様に働き、仁の時のタイム
チャートがＦｉｇ５（ｂ）となる。
の出力Ｑ １ ｙ Ｑ ２１・・、Ｑゎは、（ただし、
第２図には代表として出力Ｑｌ、Ｑ２のみ記載）第５図
（ａ）とは異なり、第５図（ｂ）と同様に１クロック多
いカク／ト数となる。又、第２図［有］）の様に例えば
第２３アドレス内に垂直同期パルスの立下りが有る場合
は、イネーブル信号が１Ｈ′″ノンアクテイブとなるの
で垂直位置検出＆ホールド回路は、リファレンス信号を
新たにラッチすることなく、以前の状態を保持し、水平
／ダミー切換回路に伝達ｆるので、前回の垂直同期パル
ス立下り直後にダミーパルス？出力した時には、今回も
出力し、この時のタイムチャートは垂直同期パルス立下
り位置を除いて第２図（ａ）と全く同一となり、前回の
垂直同期パルス立下り直後にダミーパルスを出力しなか
った時には今回も出力しない様に働き、仁の時のタイム
チャートがＦｉｇ５（ｂ）となる。
第２図（ａ） 、 （ｂ）の出力Ｑ２の立上り位置が全
く同一となり、それ以降の変化点も第２図（ａ） 、
（ｂ）共通に水平同期パルス立下り点となる為、本発明
によれば垂直同期パルスの立下り位置の前後を微振動し
た時にも出力変動のない水平同期パルス計測回路が得ら
れる。
く同一となり、それ以降の変化点も第２図（ａ） 、
（ｂ）共通に水平同期パルス立下り点となる為、本発明
によれば垂直同期パルスの立下り位置の前後を微振動し
た時にも出力変動のない水平同期パルス計測回路が得ら
れる。
（発明の効果）
本発明を特にＣＲＴキャラクタジェネレータに使用した
場合、弱電界等の垂直同期パルスの微振動が存在する状
況下においても表示キャラクタの垂直振動のない見やす
い画面ｆｉｒ：得る水平同期パルス計測回路を提供でき
る。
場合、弱電界等の垂直同期パルスの微振動が存在する状
況下においても表示キャラクタの垂直振動のない見やす
い画面ｆｉｒ：得る水平同期パルス計測回路を提供でき
る。
第１図は本発明の水平同期パルス計測回路の一実施例の
回路図、第２図（ａ） 、 ／ （ｂｌは本発明の一実
施例の動作を示すだめのタイムチャート、第３図は従来
の水平同期パルス計測回路を示す回路図、第４図および
第５図（ａ） 、 、（ｆ （ｂ）は、従来例の動作を
示すためのタイムチャートである。 １１、Ｉ□、・・水平同期パルス入力端子、Ｉ２゜■□
２・・垂直同期パルス入力端子、ＴＦ１〜．。 ＴＦ ・・リセット端子付トグルフリップ１１
〜１ｒ＋ フ。ツブｓ ＩＮＶＩ ｙ ＩＮＶ□□・・インバー
タ、Ａ１・・アドレスカラ／り回路、Ａ２・・ダミーパ
ルス発生回路、”４・・す７アレンス回路、人、・・イ
ネーブル回路、人、・・垂直位置検出およびホールド回
路、人。・・水平／ダミー切換回路、Ａ７・・計測回路
。 Ａ＜Ｉｆアトトス １１２８ ６ ／ Ｉ！
３ ＄ １４ ７＃ Ｆ 浬１１Ｉ２Ｄｔ４Ｊ
ｒ／ｄＩ７ＬＩ／１２６２１１１１３ ＃ ／ｌ
ｌ１ｌｌｌｊｌｌｌｌｌｌｌｌｌｌｌｌｌｌ轡１１１１
１１ｔｇｑｆｐ’Ｌス１１１３＃／２Ｊ４ｔ１７１！／
６１１１１１１／デＩｔ４１７／＃／Ｆｚｊ１１０２２
５ｍＩＩＩ １１１１１１１１１１１１１１１１１
１１１１１１１ ＩＩ￥２＠ｃ剥 −ｙＬ期 寮３田 隼１１￥１ｒ幻 ゛ ）ｔシ ３− 回 を式ノ
回路図、第２図（ａ） 、 ／ （ｂｌは本発明の一実
施例の動作を示すだめのタイムチャート、第３図は従来
の水平同期パルス計測回路を示す回路図、第４図および
第５図（ａ） 、 、（ｆ （ｂ）は、従来例の動作を
示すためのタイムチャートである。 １１、Ｉ□、・・水平同期パルス入力端子、Ｉ２゜■□
２・・垂直同期パルス入力端子、ＴＦ１〜．。 ＴＦ ・・リセット端子付トグルフリップ１１
〜１ｒ＋ フ。ツブｓ ＩＮＶＩ ｙ ＩＮＶ□□・・インバー
タ、Ａ１・・アドレスカラ／り回路、Ａ２・・ダミーパ
ルス発生回路、”４・・す７アレンス回路、人、・・イ
ネーブル回路、人、・・垂直位置検出およびホールド回
路、人。・・水平／ダミー切換回路、Ａ７・・計測回路
。 Ａ＜Ｉｆアトトス １１２８ ６ ／ Ｉ！
３ ＄ １４ ７＃ Ｆ 浬１１Ｉ２Ｄｔ４Ｊ
ｒ／ｄＩ７ＬＩ／１２６２１１１１３ ＃ ／ｌ
ｌ１ｌｌｌｊｌｌｌｌｌｌｌｌｌｌｌｌｌｌ轡１１１１
１１ｔｇｑｆｐ’Ｌス１１１３＃／２Ｊ４ｔ１７１！／
６１１１１１１／デＩｔ４１７／＃／Ｆｚｊ１１０２２
５ｍＩＩＩ １１１１１１１１１１１１１１１１１
１１１１１１１ ＩＩ￥２＠ｃ剥 −ｙＬ期 寮３田 隼１１￥１ｒ幻 ゛ ）ｔシ ３− 回 を式ノ
Claims (1)
- 垂直同期パルスでリセットしその後の水平同期パルス数
を計測する水平同期パルス計測回路において、水平同期
パルスレートをｍ分割する水平アドレスカウンタのデコ
ード出力からｌ（０＜ｌ＜ｍ）アドレスでダミーパルス
を発生するダミーパルス発生回路と、水平アドレスカウ
ンタのデコード出力からｈ（０＜ｈ＜ｌ）アドレス以上
でアクティブとなるリファレンス信号を発生するリファ
レンス信号発生回路と、水平アドレスカウンタのデコー
ド出力かられを含む０〜ｉアドレス及びｌアドレスを含
むｊ〜ｋアドレスでアクティブとなるイネーブル信号を
発生するイネーブル信号発生回路と、垂直同期パルスの
立下りタイミングにおいて、前記イネーブル信号がアク
ティブの時にはリファレンス信号をラッチし、前記イネ
ーブル信号がアクティブでない時には以前の状態を保持
する垂直位置検出およびホールド回路と、該垂直位置検
出およびホールド回路の出力がアクティブの時、垂直同
期パルスの立下り後１回のみダミーパルス発生回路側に
スイッチし、その他の全ての状態の時には水平同期パル
ス側にスイッチする水平／ダミー切換回路と、前記水平
／ダミー切換回路の出力パルスをクロック入力とする計
測回路とを含む事を特徴とする水平同期パルス計測回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126127A JPS615279A (ja) | 1984-06-19 | 1984-06-19 | 水平同期パルス計測回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126127A JPS615279A (ja) | 1984-06-19 | 1984-06-19 | 水平同期パルス計測回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS615279A true JPS615279A (ja) | 1986-01-11 |
| JPH051948B2 JPH051948B2 (ja) | 1993-01-11 |
Family
ID=14927325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126127A Granted JPS615279A (ja) | 1984-06-19 | 1984-06-19 | 水平同期パルス計測回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS615279A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159454A (en) * | 1989-10-27 | 1992-10-27 | Nec Corporation | Horizontal-synchronizing-pulse measuring circuit |
-
1984
- 1984-06-19 JP JP59126127A patent/JPS615279A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159454A (en) * | 1989-10-27 | 1992-10-27 | Nec Corporation | Horizontal-synchronizing-pulse measuring circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH051948B2 (ja) | 1993-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850004672A (ko) | 표시 제어 장치 | |
| JPS615279A (ja) | 水平同期パルス計測回路 | |
| KR900017391A (ko) | 수신된 텔레비젼 신호 재생 장치 | |
| JP2542707B2 (ja) | 水平同期パルス計測回路 | |
| JP2619650B2 (ja) | クロック信号発生装置 | |
| KR900004875Y1 (ko) | Pip의 수평 윈도우 신호발생 회로 | |
| JPS6051838B2 (ja) | パタン信号発生装置 | |
| KR840008158A (ko) | 동기표시장치 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JP2622189B2 (ja) | 液晶表示信号処理回路 | |
| KR900006305Y1 (ko) | 영상신호의 수평 수직동기신호 및 필드검출회로. | |
| KR0121159B1 (ko) | 수평/수직동기 발생회로 | |
| KR840002746Y1 (ko) | 티브이의 시청시간 및 시각표시회로 | |
| JPH03226794A (ja) | 水平同期信号計測回路 | |
| KR910006338Y1 (ko) | 문자발생기에 의한 확대문자표시회로 | |
| JPH04227164A (ja) | 垂直同期信号分離回路 | |
| JPH01230094A (ja) | 映像信号の判別回路 | |
| JPS615295A (ja) | 階調信号発生回路 | |
| JPS61286879A (ja) | Ｃｒｔ表示用大規模集積回路 | |
| JPH0416990B2 (ja) | ||
| JPS62207078A (ja) | ミユ−テイング回路 | |
| JPS61157950A (ja) | アドレスデ−タ発生装置 | |
| JPS5530789A (en) | Video display device | |
| GB755087A (en) | Improvements relating to crystal oscillator circuits | |
| JPS5821789A (ja) | 静止画像表示装置に於ける表示安定化回路 |