JPH07212227A - クロック発生回路 - Google Patents
クロック発生回路Info
- Publication number
- JPH07212227A JPH07212227A JP6001888A JP188894A JPH07212227A JP H07212227 A JPH07212227 A JP H07212227A JP 6001888 A JP6001888 A JP 6001888A JP 188894 A JP188894 A JP 188894A JP H07212227 A JPH07212227 A JP H07212227A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- counter
- input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 入力同期信号の周波数が変動した場合でも、
発生させるクロックの周波数が変動しないようにし、ま
た、発生させるクロックの周波数を細かく切り換えて設
定することが可能なクロック発生回路を提供する。 【構成】 所定周波数の基準クロックを発生する水晶発
振器１と、水晶発振器１からのクロックを外部から入力
される制御信号に応じて分周して出力するカウンタ２
と、発生するクロック周波数が制御電圧によって変化す
る電圧制御発振器６と、電圧制御発振器６からのクロッ
クを外部から入力される制御信号に応じて分周して出力
するカウンタ７と、カウンタ２からの入力とカウンタ７
からの入力との位相誤差電圧を検出して出力する位相比
較器４と、位相比較器４の出力から電圧制御発振器６の
制御電圧を出力するローパスフィルタ５とからなり、カ
ウンタ２及び７の制御信号を変えて所望の周波数のクロ
ックを出力するものである。
発生させるクロックの周波数が変動しないようにし、ま
た、発生させるクロックの周波数を細かく切り換えて設
定することが可能なクロック発生回路を提供する。 【構成】 所定周波数の基準クロックを発生する水晶発
振器１と、水晶発振器１からのクロックを外部から入力
される制御信号に応じて分周して出力するカウンタ２
と、発生するクロック周波数が制御電圧によって変化す
る電圧制御発振器６と、電圧制御発振器６からのクロッ
クを外部から入力される制御信号に応じて分周して出力
するカウンタ７と、カウンタ２からの入力とカウンタ７
からの入力との位相誤差電圧を検出して出力する位相比
較器４と、位相比較器４の出力から電圧制御発振器６の
制御電圧を出力するローパスフィルタ５とからなり、カ
ウンタ２及び７の制御信号を変えて所望の周波数のクロ
ックを出力するものである。
Description
【０００１】
【産業上の利用分野】本発明は、クロック発生回路に関
し、特に発生させるクロックの周波数を必要に応じて細
かく設定することが可能なクロック発生回路に関する。
し、特に発生させるクロックの周波数を必要に応じて細
かく設定することが可能なクロック発生回路に関する。
【０００２】
【従来の技術】従来のクロック発生回路は図３に示すよ
うに、電圧制御発振器２２でクロックを発生させ、同ク
ロックをカウンタ２３で外部から入力される制御信号に
応じて（１／Ｎ）に分周して位相比較器２０に入力し、
位相比較器２０に例えば、映像信号の水平同期信号（ｆ
Ｈ）を入力し、同位相比較器２０で水平同期信号（ｆ
Ｈ）とカウンタ２３から入力される分周されたクロック
との位相誤差電圧を検出して出力し、ローパスフィルタ
２１で直流電圧に変換し電圧制御発振器２２に入力し
て、電圧制御発振器２２で発生させるクロックの周波数
を制御して位相同期させ、周波数ｆ０のクロックとして
出力するようにしていた。従って、クロック発生回路か
ら出力できるクロックの周波数ｆ０は次式で示される。 ｆ０＝Ｎ・ｆＨ──── ｆ０は電圧制御発振器２２の発振範囲内の周波数となる
が、カウンタ２３を制御してＮを変化させると、ｆＨの
整数倍のクロックを発生させることができる。
うに、電圧制御発振器２２でクロックを発生させ、同ク
ロックをカウンタ２３で外部から入力される制御信号に
応じて（１／Ｎ）に分周して位相比較器２０に入力し、
位相比較器２０に例えば、映像信号の水平同期信号（ｆ
Ｈ）を入力し、同位相比較器２０で水平同期信号（ｆ
Ｈ）とカウンタ２３から入力される分周されたクロック
との位相誤差電圧を検出して出力し、ローパスフィルタ
２１で直流電圧に変換し電圧制御発振器２２に入力し
て、電圧制御発振器２２で発生させるクロックの周波数
を制御して位相同期させ、周波数ｆ０のクロックとして
出力するようにしていた。従って、クロック発生回路か
ら出力できるクロックの周波数ｆ０は次式で示される。 ｆ０＝Ｎ・ｆＨ──── ｆ０は電圧制御発振器２２の発振範囲内の周波数となる
が、カウンタ２３を制御してＮを変化させると、ｆＨの
整数倍のクロックを発生させることができる。
【０００３】
【発明が解決しようとする課題】ところが、従来のクロ
ック発生回路は式から分かるように、入力同期信号の
周波数ｆＨが変動した場合、発生させるクロックの周波
数も変動してしまい、また、周波数ｆＨの整数倍のクロ
ックしか発生できないといった問題点があった。本発明
は、入力同期信号の周波数ｆＨが変動した場合でも、発
生させるクロックの周波数が変動しないようにし、ま
た、従来例と比較して発生させるクロックの周波数を細
かく切り換えることが可能なクロック発生回路を提供す
ることを目的とする。
ック発生回路は式から分かるように、入力同期信号の
周波数ｆＨが変動した場合、発生させるクロックの周波
数も変動してしまい、また、周波数ｆＨの整数倍のクロ
ックしか発生できないといった問題点があった。本発明
は、入力同期信号の周波数ｆＨが変動した場合でも、発
生させるクロックの周波数が変動しないようにし、ま
た、従来例と比較して発生させるクロックの周波数を細
かく切り換えることが可能なクロック発生回路を提供す
ることを目的とする。
【０００４】
【課題を解決するための手段】本発明のクロック発生回
路は、所定周波数の基準クロックを発生する発振器と、
同発振器からのクロックを外部から入力される制御信号
に応じて分周して出力する第１のカウンタと、発生する
クロック周波数が制御電圧によって変化する電圧制御発
振器と、同電圧制御発振器からのクロックを外部から入
力される制御信号に応じて分周して出力する第２のカウ
ンタと、前記第１のカウンタからの入力と前記第２のカ
ウンタからの入力との位相誤差電圧を検出して出力する
位相比較器と、同位相比較器の出力から前記電圧制御発
振器の制御電圧を出力するローパスフィルタとからな
り、前記第１及び第２のカウンタの制御信号を変えて所
望の周波数のクロックを出力することを特徴とするもの
である。
路は、所定周波数の基準クロックを発生する発振器と、
同発振器からのクロックを外部から入力される制御信号
に応じて分周して出力する第１のカウンタと、発生する
クロック周波数が制御電圧によって変化する電圧制御発
振器と、同電圧制御発振器からのクロックを外部から入
力される制御信号に応じて分周して出力する第２のカウ
ンタと、前記第１のカウンタからの入力と前記第２のカ
ウンタからの入力との位相誤差電圧を検出して出力する
位相比較器と、同位相比較器の出力から前記電圧制御発
振器の制御電圧を出力するローパスフィルタとからな
り、前記第１及び第２のカウンタの制御信号を変えて所
望の周波数のクロックを出力することを特徴とするもの
である。
【０００５】
【作用】本発明は上記した構成により、クロックを発生
させるようにし、基準クロックを発生する発振器の発振
周波数をＡ（ＭＨｚ）とし、第１のカウンタの分周比を
（１／Ｒ）とし、第２のカウンタの分周比を（１／Ｎ）
とすると、発生させるクロックの周波数ｆ０は次式で示
される。 ｆ０＝Ｎ・（Ａ／Ｒ）──── ｆ０は電圧制御発振器の発振範囲内の周波数となるが、
第１のカウンタのＲを変化させ、第２のカウンタのＮを
変化させると、ＲとＮは整数であるがＡ（ＭＨｚ）のク
ロックのＮ／Ｒ倍のクロックを発生させることが可能と
なり、従って、入力同期信号の周波数ｆＨが変動した場
合でも、発生させるクロックの周波数が変動しないよう
にすることができる。また、従来例と比較して発生させ
るクロックの周波数を細かく切り換えることが可能とな
る。
させるようにし、基準クロックを発生する発振器の発振
周波数をＡ（ＭＨｚ）とし、第１のカウンタの分周比を
（１／Ｒ）とし、第２のカウンタの分周比を（１／Ｎ）
とすると、発生させるクロックの周波数ｆ０は次式で示
される。 ｆ０＝Ｎ・（Ａ／Ｒ）──── ｆ０は電圧制御発振器の発振範囲内の周波数となるが、
第１のカウンタのＲを変化させ、第２のカウンタのＮを
変化させると、ＲとＮは整数であるがＡ（ＭＨｚ）のク
ロックのＮ／Ｒ倍のクロックを発生させることが可能と
なり、従って、入力同期信号の周波数ｆＨが変動した場
合でも、発生させるクロックの周波数が変動しないよう
にすることができる。また、従来例と比較して発生させ
るクロックの周波数を細かく切り換えることが可能とな
る。
【０００６】
【実施例】図１は、本発明のクロック発生回路の一実施
例を示すブロック図である。水晶発振器１では所定周波
数Ａ（ＭＨｚ）の基準クロックを発振させるようにし、
発振させた基準クロックをカウンタ２に入力する。カウ
ンタ２は基準クロックを１／Ｒに分周して出力するよう
にし、Ｒは外部から入力される制御信号に応じて可変で
きるようにし、カウンタ２で分周したクロックを位相比
較器４に入力している。一方、電圧制御発振器６では入
力される制御電圧によって発生させるクロック周波数を
変化させて出力し、発生させたクロックを分岐させてカ
ウンタ７に入力する。
例を示すブロック図である。水晶発振器１では所定周波
数Ａ（ＭＨｚ）の基準クロックを発振させるようにし、
発振させた基準クロックをカウンタ２に入力する。カウ
ンタ２は基準クロックを１／Ｒに分周して出力するよう
にし、Ｒは外部から入力される制御信号に応じて可変で
きるようにし、カウンタ２で分周したクロックを位相比
較器４に入力している。一方、電圧制御発振器６では入
力される制御電圧によって発生させるクロック周波数を
変化させて出力し、発生させたクロックを分岐させてカ
ウンタ７に入力する。
【０００７】カウンタ７は電圧制御発振器６からのクロ
ックを１／Ｎに分周して出力するようにし、Ｎは外部か
ら入力される制御信号に応じて可変できるようにし、カ
ウンタ７で分周したクロックを位相比較器４に入力して
いる。位相比較器４ではカウンタ２からの入力とカウン
タ７からの入力との位相誤差電圧を検出して出力しロー
パスフィルタ５に入力し、ローパスフィルタ５で直流電
圧に変換し電圧制御発振器６に制御電圧として入力して
いる。従って、電圧制御発振器６で発生させたクロック
を１／Ｎに分周したものと、基準クロックを１／Ｒに分
周したものとの位相誤差に応じた制御電圧が電圧制御発
振器６に入力されるため、制御電圧に応じて発生させる
クロック周波数を位相誤差が少なくなるように変化さ
せ、電圧制御発振器６からは基準クロックに位相同期し
たクロックを発生させることができる。
ックを１／Ｎに分周して出力するようにし、Ｎは外部か
ら入力される制御信号に応じて可変できるようにし、カ
ウンタ７で分周したクロックを位相比較器４に入力して
いる。位相比較器４ではカウンタ２からの入力とカウン
タ７からの入力との位相誤差電圧を検出して出力しロー
パスフィルタ５に入力し、ローパスフィルタ５で直流電
圧に変換し電圧制御発振器６に制御電圧として入力して
いる。従って、電圧制御発振器６で発生させたクロック
を１／Ｎに分周したものと、基準クロックを１／Ｒに分
周したものとの位相誤差に応じた制御電圧が電圧制御発
振器６に入力されるため、制御電圧に応じて発生させる
クロック周波数を位相誤差が少なくなるように変化さ
せ、電圧制御発振器６からは基準クロックに位相同期し
たクロックを発生させることができる。
【０００８】電圧制御発振器６で発振させたクロックは
位相同期回路８に入力する。位相同期回路８では、例え
ば入力されたクロックを遅延させ、遅延させたクロック
と映像信号入力の同期信号との位相を検出し、同検出信
号に基づき映像信号入力の同期信号と位相同期したクロ
ックを生成して出力する。従って、映像信号入力の同期
信号に位相同期した信号処理用クロックを発生させるこ
とができる。電圧制御発振器６で発振させるクロックの
周波数は、作用の項で示したように式となり、カウン
タ２のＲとカウンタ７のＮを外部からの制御信号により
変化させると、ＲとＮは整数であるがＡ（ＭＨｚ）の基
準クロックのＮ／Ｒ倍のクロックを発生させることが可
能となり、映像信号入力の同期信号の周波数が変動した
場合でも、発生させるクロックの周波数が変動しないよ
うにし、また、従来例と比較して発生させるクロックの
周波数を細かく切り換えることが可能となる。
位相同期回路８に入力する。位相同期回路８では、例え
ば入力されたクロックを遅延させ、遅延させたクロック
と映像信号入力の同期信号との位相を検出し、同検出信
号に基づき映像信号入力の同期信号と位相同期したクロ
ックを生成して出力する。従って、映像信号入力の同期
信号に位相同期した信号処理用クロックを発生させるこ
とができる。電圧制御発振器６で発振させるクロックの
周波数は、作用の項で示したように式となり、カウン
タ２のＲとカウンタ７のＮを外部からの制御信号により
変化させると、ＲとＮは整数であるがＡ（ＭＨｚ）の基
準クロックのＮ／Ｒ倍のクロックを発生させることが可
能となり、映像信号入力の同期信号の周波数が変動した
場合でも、発生させるクロックの周波数が変動しないよ
うにし、また、従来例と比較して発生させるクロックの
周波数を細かく切り換えることが可能となる。
【０００９】図２は、本発明のクロック発生回路をディ
スプレイに組み込んだ例を示すブロック図である。表示
部１４としてドットマトリクスを用いた液晶パネルを使
用し、入力端子１０を介して入力されたＲＧＢ映像信号
を増幅器１１で増幅し、ガンマ補正回路１２で液晶パネ
ルのガンマ特性に合わせたガンマ補正をして出力し交流
駆動回路１３に入力して、交流駆動回路１３でフィール
ド毎に極性の異なる交流駆動波形にして映像信号を表示
部１４に入力している。前記ＲＧＢ映像信号の水平及び
垂直同期信号を入力端子１５を介して同期処理回路１６
に入力し、同入力がコンポジット信号である場合は、同
期処理回路１６で水平同期信号（Ｈ）と垂直同期信号
（Ｖ）とを分離してタイミング回路１８に入力し、セパ
レート信号である場合は、入力された水平同期信号
（Ｈ）と垂直同期信号（Ｖ）を直接、タイミング回路１
８に入力し、水平同期信号（Ｈ）は分岐させてクロック
発生回路１７に入力している。
スプレイに組み込んだ例を示すブロック図である。表示
部１４としてドットマトリクスを用いた液晶パネルを使
用し、入力端子１０を介して入力されたＲＧＢ映像信号
を増幅器１１で増幅し、ガンマ補正回路１２で液晶パネ
ルのガンマ特性に合わせたガンマ補正をして出力し交流
駆動回路１３に入力して、交流駆動回路１３でフィール
ド毎に極性の異なる交流駆動波形にして映像信号を表示
部１４に入力している。前記ＲＧＢ映像信号の水平及び
垂直同期信号を入力端子１５を介して同期処理回路１６
に入力し、同入力がコンポジット信号である場合は、同
期処理回路１６で水平同期信号（Ｈ）と垂直同期信号
（Ｖ）とを分離してタイミング回路１８に入力し、セパ
レート信号である場合は、入力された水平同期信号
（Ｈ）と垂直同期信号（Ｖ）を直接、タイミング回路１
８に入力し、水平同期信号（Ｈ）は分岐させてクロック
発生回路１７に入力している。
【００１０】クロック発生回路１７としては図１に示す
構成の回路を使用し、マイコンからの制御信号により、
図１に示すカウンタ２のＲとカウンタ７のＮを変化させ
て信号処理に必要な周波数の、水平同期信号（Ｈ）に位
相同期したクロックを出力するようにしている。例え
ば、２５．１７５ＭＨｚのクロックが必要となる場合
は、水晶発振器１として６．４ＭＨｚで基準クロックを
発振させるものを使用し、カウンタ２のＲを２５６と
し、カウンタ７のＮを１００７とすれば、式より、２
５．１７５ＭＨｚの安定したクロックを得ることができ
る。クロック発生回路１７で発生させたクロックはタイ
ミング回路１８に入力し、タイミング回路１８では入力
された水平同期信号（Ｈ）と垂直同期信号（Ｖ）とクロ
ックから、走査用のシフトレジスタを用いたＸドライバ
及びＹドライバに供給するクロックとデータ信号を発生
させ、表示部１４に入力してＸ電極及びＹ電極を駆動し
て画像表示ができるようにしている。
構成の回路を使用し、マイコンからの制御信号により、
図１に示すカウンタ２のＲとカウンタ７のＮを変化させ
て信号処理に必要な周波数の、水平同期信号（Ｈ）に位
相同期したクロックを出力するようにしている。例え
ば、２５．１７５ＭＨｚのクロックが必要となる場合
は、水晶発振器１として６．４ＭＨｚで基準クロックを
発振させるものを使用し、カウンタ２のＲを２５６と
し、カウンタ７のＮを１００７とすれば、式より、２
５．１７５ＭＨｚの安定したクロックを得ることができ
る。クロック発生回路１７で発生させたクロックはタイ
ミング回路１８に入力し、タイミング回路１８では入力
された水平同期信号（Ｈ）と垂直同期信号（Ｖ）とクロ
ックから、走査用のシフトレジスタを用いたＸドライバ
及びＹドライバに供給するクロックとデータ信号を発生
させ、表示部１４に入力してＸ電極及びＹ電極を駆動し
て画像表示ができるようにしている。
【００１１】本発明のクロック発生回路は図２に示した
実施例に限定されるものではなく、例えば各種のパソコ
ン等からの入力を表示する場合にディジタル信号処理用
に各々異なる周波数のクロックを発生させることが必要
となるが、マイコンからの制御信号により、カウンタ２
とカウンタ７の分周比を制御することにより、安定した
所望の周波数のクロックを発生させることができる。
実施例に限定されるものではなく、例えば各種のパソコ
ン等からの入力を表示する場合にディジタル信号処理用
に各々異なる周波数のクロックを発生させることが必要
となるが、マイコンからの制御信号により、カウンタ２
とカウンタ７の分周比を制御することにより、安定した
所望の周波数のクロックを発生させることができる。
【００１２】
【発明の効果】以上説明したように、本発明によれば、
入力同期信号の周波数が変動した場合でも、発生させる
クロックの周波数が変動しないようにし、また、従来例
と比較して発生させるクロックの周波数を細かく切り換
えることが可能なクロック発生回路を提供することがで
きる。
入力同期信号の周波数が変動した場合でも、発生させる
クロックの周波数が変動しないようにし、また、従来例
と比較して発生させるクロックの周波数を細かく切り換
えることが可能なクロック発生回路を提供することがで
きる。
【図１】本発明のクロック発生回路の一実施例を示すブ
ロック図である。
ロック図である。
【図２】本発明のクロック発生回路をディスプレイに組
み込んだ例を示すブロック図である。
み込んだ例を示すブロック図である。
【図３】従来例を示すクロック発生回路のブロック図で
ある。
ある。
１ 水晶発振器 ２ カウンタ ４ 位相比較器 ５ ローパスフィルタ ６ 電圧制御発振器 ７ カウンタ ８ 位相同期回路 １０ 入力端子 １１ 増幅器 １２ ガンマ補正回路 １３ 交流駆動回路 １４ 表示部 １５ 入力端子 １６ 同期処理回路 １７ クロック発生回路 １８ タイミング回路 ２０ 位相比較器 ２１ ローパスフィルタ ２２ 電圧制御発振器 ２３ カウンタ
Claims (2)
- 【請求項１】 所定周波数の基準クロックを発生する発
振器と、同発振器からのクロックを外部から入力される
制御信号に応じて分周して出力する第１のカウンタと、
発生するクロック周波数が制御電圧によって変化する電
圧制御発振器と、同電圧制御発振器からのクロックを外
部から入力される制御信号に応じて分周して出力する第
２のカウンタと、前記第１のカウンタからの入力と前記
第２のカウンタからの入力との位相誤差電圧を検出して
出力する位相比較器と、同位相比較器の出力から前記電
圧制御発振器の制御電圧を出力するローパスフィルタと
からなり、前記第１及び第２のカウンタの制御信号を変
えて所望の周波数のクロックを出力することを特徴とす
るクロック発生回路。 - 【請求項２】 位相同期回路を設けて、同位相同期回路
に前記電圧制御発振器からのクロックと映像信号入力の
同期信号とを入力し、同位相同期回路で位相同期させて
信号処理用クロックを出力することを特徴とする請求項
１記載のクロック発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001888A JPH07212227A (ja) | 1994-01-13 | 1994-01-13 | クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6001888A JPH07212227A (ja) | 1994-01-13 | 1994-01-13 | クロック発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212227A true JPH07212227A (ja) | 1995-08-11 |
Family
ID=11514121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6001888A Pending JPH07212227A (ja) | 1994-01-13 | 1994-01-13 | クロック発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212227A (ja) |
-
1994
- 1994-01-13 JP JP6001888A patent/JPH07212227A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| JPH09284129A (ja) | Ｐｌｌ回路とそれを用いた信号処理装置 | |
| KR200204617Y1 (ko) | Lcd모니터의 수직화면 제어장치 | |
| JP2537013B2 (ja) | 液晶表示装置用のドット・クロック生成装置 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JP3555372B2 (ja) | 同期処理回路 | |
| JP2954043B2 (ja) | Ｏｓｄ装置 | |
| JPH07212227A (ja) | クロック発生回路 | |
| EP1673934A1 (en) | Display synchronization signal generation apparatus and method in analog video signal receiver | |
| JP3226464B2 (ja) | ３相クロックパルス発生回路 | |
| JPH0944118A (ja) | インターフェイス回路 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
| JPH09297555A (ja) | ドットクロック再生装置 | |
| JPH10319933A (ja) | ドットクロック発生回路 | |
| JPH117268A (ja) | サンプルホールド回路 | |
| JP3316364B2 (ja) | 表示クロック発生回路 | |
| KR19990001545A (ko) | 영상처리 시스템에서의 동기신호 발생장치 | |
| JPH06164376A (ja) | Ｐｌｌ回路 | |
| JP2002258824A (ja) | 同期周波数の変換回路 | |
| JPH10207442A (ja) | 映像表示装置の制御回路 | |
| JPH09258904A (ja) | Ａ／ｄ変換回路のサンプリング点ずれ防止回路 | |
| JP2001036768A (ja) | 映像表示装置 | |
| JP2000078433A (ja) | Ｐｌｌ回路及びそれを用いたａｄ変換回路並びに映像信号処理装置 |