JP2003152694A - データ・クロック再生装置 - Google Patents
データ・クロック再生装置Info
- Publication number
- JP2003152694A JP2003152694A JP2001349319A JP2001349319A JP2003152694A JP 2003152694 A JP2003152694 A JP 2003152694A JP 2001349319 A JP2001349319 A JP 2001349319A JP 2001349319 A JP2001349319 A JP 2001349319A JP 2003152694 A JP2003152694 A JP 2003152694A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- jitter
- clock
- frequency
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 16
- 238000011084 recovery Methods 0.000 claims description 52
- 230000001629 suppression Effects 0.000 abstract description 4
- 230000000630 rising effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 238000013016 damping Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ITU-Tで規定されたジッタトランスファ規格
とジッタトレランス規格を同時に満足することができ、
かつ設計の自由度を拡大すること。 【解決手段】 入力されるデータ信号の周波数に同期
し、かつ当該データ信号の変化点に位相同期した第１ク
ロック信号を生成する位相同期ループ１０３と、第１ク
ロック信号に周波数および位相が同期した第２クロック
信号を生成する位相同期ループ１０４とを備え、入力さ
れるデータ信号に重畳されたジッタ信号が抑圧されずに
第１クロック信号に伝達される位相同期ループ１０３で
のジッタ通過周波数の上限値が、当該装置に要求される
ジッタ通過周波数の上限値以上であり、入力されるデー
タ信号に重畳されたジッタ信号が抑圧されずに第２クロ
ック信号に伝達される位相同期ループ１０３から１０４
までのジッタ通過周波数の上限値が、当該装置に要求さ
れるジッタ通過周波数の上限値以下である。
とジッタトレランス規格を同時に満足することができ、
かつ設計の自由度を拡大すること。 【解決手段】 入力されるデータ信号の周波数に同期
し、かつ当該データ信号の変化点に位相同期した第１ク
ロック信号を生成する位相同期ループ１０３と、第１ク
ロック信号に周波数および位相が同期した第２クロック
信号を生成する位相同期ループ１０４とを備え、入力さ
れるデータ信号に重畳されたジッタ信号が抑圧されずに
第１クロック信号に伝達される位相同期ループ１０３で
のジッタ通過周波数の上限値が、当該装置に要求される
ジッタ通過周波数の上限値以上であり、入力されるデー
タ信号に重畳されたジッタ信号が抑圧されずに第２クロ
ック信号に伝達される位相同期ループ１０３から１０４
までのジッタ通過周波数の上限値が、当該装置に要求さ
れるジッタ通過周波数の上限値以下である。
Description
【０００１】
【発明の属する技術分野】この発明は、入力データ信号
からクロック信号を再生し、再生したクロック信号に従
って入力データ信号を識別再生するデータ・クロック再
生装置に関するものである。
からクロック信号を再生し、再生したクロック信号に従
って入力データ信号を識別再生するデータ・クロック再
生装置に関するものである。
【０００２】
【従来の技術】入力データ信号からクロック信号を再生
し、再生したクロック信号に従って入力データ信号を識
別再生するデータ・クロック再生装置としては、従来、
例えば文献“A 155-MHz Clock Recovery Delay-and Pha
se-Locked Loop"(Thomas H.Lee、John F.Bulzacchelli
著、IEEE JOURNAL Solid-state Circuits, vol.27, No.
12, pp.1736-1746,DECEMBER 1992)に示されたものが知
られている。図６は、上記文献に示された従来のデータ
・クロック再生装置の構成例である。
し、再生したクロック信号に従って入力データ信号を識
別再生するデータ・クロック再生装置としては、従来、
例えば文献“A 155-MHz Clock Recovery Delay-and Pha
se-Locked Loop"(Thomas H.Lee、John F.Bulzacchelli
著、IEEE JOURNAL Solid-state Circuits, vol.27, No.
12, pp.1736-1746,DECEMBER 1992)に示されたものが知
られている。図６は、上記文献に示された従来のデータ
・クロック再生装置の構成例である。
【０００３】図６において、データ・クロック再生装置
６００は、データ信号入力端子６０１とクロック信号出
力端子６０２との間に位相同期ループ６０３が設けら
れ、データ信号入力端子６０１とデータ信号出力端子６
０４との間に識別器６０５が設けられている。位相同期
ループ６０３は、基本構成として、位相比較器６３１と
帯域制限回路６３２と発振器６３３とを備えている。
６００は、データ信号入力端子６０１とクロック信号出
力端子６０２との間に位相同期ループ６０３が設けら
れ、データ信号入力端子６０１とデータ信号出力端子６
０４との間に識別器６０５が設けられている。位相同期
ループ６０３は、基本構成として、位相比較器６３１と
帯域制限回路６３２と発振器６３３とを備えている。
【０００４】位相比較器６３１は、データ信号入力端子
６０１から入力されるデータ信号と発振器６３３が出力
するクロック信号との位相比較を行い、位相比較結果を
帯域制限回路６３２に出力する。帯域制限回路６３２
は、入力された位相比較結果から低周波成分を抽出し、
それを制御信号として発振器６３３に出力する。発振器
６３３は、入力された制御信号のレベルに応じた周波数
のクロック信号を発生し、クロック信号出力端子６０２
と位相比較器６３１と識別器６０５とに出力する。識別
器６０５は、データ信号入力端子６０１から入力される
データ信号を発振器６３３から入力されるクロック信号
に基づき識別し、再生したデータ信号をデータ信号出力
端子６０４に出力する。
６０１から入力されるデータ信号と発振器６３３が出力
するクロック信号との位相比較を行い、位相比較結果を
帯域制限回路６３２に出力する。帯域制限回路６３２
は、入力された位相比較結果から低周波成分を抽出し、
それを制御信号として発振器６３３に出力する。発振器
６３３は、入力された制御信号のレベルに応じた周波数
のクロック信号を発生し、クロック信号出力端子６０２
と位相比較器６３１と識別器６０５とに出力する。識別
器６０５は、データ信号入力端子６０１から入力される
データ信号を発振器６３３から入力されるクロック信号
に基づき識別し、再生したデータ信号をデータ信号出力
端子６０４に出力する。
【０００５】次に、従来のデータ・クロック再生装置６
００の動作について説明する。データ・クロック再生装
置６００では、位相同期ループ６０３において、入力デ
ータ信号からクロック信号の抽出（周波数同期）が行わ
れ、同時に位相制御（位相同期）が行われる。並行して
識別器６０５において、位相同期ループ６０３にて再生
されたクロック信号の最適なクロック位相で入力データ
信号を識別することが行われる。位相同期ループ６０３
を構成する各要素の構成は様々であり、また周波数同期
と位相同期を実現する動作はよく知られているので、こ
こでは、図７を参照して位相同期ループ６０３における
同期動作の一例を概念的に説明する。
００の動作について説明する。データ・クロック再生装
置６００では、位相同期ループ６０３において、入力デ
ータ信号からクロック信号の抽出（周波数同期）が行わ
れ、同時に位相制御（位相同期）が行われる。並行して
識別器６０５において、位相同期ループ６０３にて再生
されたクロック信号の最適なクロック位相で入力データ
信号を識別することが行われる。位相同期ループ６０３
を構成する各要素の構成は様々であり、また周波数同期
と位相同期を実現する動作はよく知られているので、こ
こでは、図７を参照して位相同期ループ６０３における
同期動作の一例を概念的に説明する。
【０００６】図７は、位相同期ループ６０３の動作を説
明するタイミングチャートである。図７（ａ）は、デー
タ信号（１）のビットレートとクロック信号（２）の周
波数とが等しく、かつデータ信号（１）の変化点位相と
クロック信号（２）の変化点位相とが一致した状態、す
なわち、周波数同期と位相同期がともに確立された後の
安定状態を示している。
明するタイミングチャートである。図７（ａ）は、デー
タ信号（１）のビットレートとクロック信号（２）の周
波数とが等しく、かつデータ信号（１）の変化点位相と
クロック信号（２）の変化点位相とが一致した状態、す
なわち、周波数同期と位相同期がともに確立された後の
安定状態を示している。
【０００７】この状態では、位相比較器６３１は、図７
(ａ)(３)に示すように、データ信号（１）の立ち上がり
変化点タイミングで立ち上がって＋Ｖｐとなり、クロッ
ク信号（２）の立ち下がり変化点タイミングで立ち下が
って−Ｖｐとなり、クロック信号（２）の立ち上がり変
化点タイミングで立ち上がって０レベルとなる３値信号
を出力する。
(ａ)(３)に示すように、データ信号（１）の立ち上がり
変化点タイミングで立ち上がって＋Ｖｐとなり、クロッ
ク信号（２）の立ち下がり変化点タイミングで立ち下が
って−Ｖｐとなり、クロック信号（２）の立ち上がり変
化点タイミングで立ち上がって０レベルとなる３値信号
を出力する。
【０００８】帯域制限回路６３２は、クロック信号
（２）の周波数に対して十分狭い低周波通過帯域を有
し、位相比較器６３１の出力信号の高周波成分を帯域制
限して出力する。すなわち、帯域制限回路６３２は、位
相比較器６３１の出力信号の平均値を制御信号として発
振器６３３に出力する。図７（ａ）では、周波数同期と
位相同期がともに確立された後の状態であり、データ信
号（１）の立ち上がり変化点タイミングとクロック信号
（２）の立ち上がり変化点タイミングが一致しているの
で、位相比較器６３１の出力信号の平均値は、０レベル
となる。したがって、帯域制限回路６３２は、図７(ａ)
(３)中の太点線７０１で示すように、０レベルの制御信
号を発振器６３３に出力する。
（２）の周波数に対して十分狭い低周波通過帯域を有
し、位相比較器６３１の出力信号の高周波成分を帯域制
限して出力する。すなわち、帯域制限回路６３２は、位
相比較器６３１の出力信号の平均値を制御信号として発
振器６３３に出力する。図７（ａ）では、周波数同期と
位相同期がともに確立された後の状態であり、データ信
号（１）の立ち上がり変化点タイミングとクロック信号
（２）の立ち上がり変化点タイミングが一致しているの
で、位相比較器６３１の出力信号の平均値は、０レベル
となる。したがって、帯域制限回路６３２は、図７(ａ)
(３)中の太点線７０１で示すように、０レベルの制御信
号を発振器６３３に出力する。
【０００９】発振器６３３は、帯域制限回路６３２の出
力レベルに応じて、発振周波数を変化させる。例えば、
帯域制限回路６３２の出力が０レベルであれば現状の発
振周波数を維持し、帯域制限回路６３２の出力がプラス
（＋）電位であれば０レベルとの電位差に応じて発振周
波数を増加し、帯域制限回路６３２の出力がマイナス
（−）電位であれば０レベルとの電位差に応じて発振周
波数を減少する。図７（ａ）では、帯域制限回路６３２
の出力が０レベルであるので、発振器６３３は、現状の
発振周波数を維持し、周波数同期と位相同期が維持され
る。
力レベルに応じて、発振周波数を変化させる。例えば、
帯域制限回路６３２の出力が０レベルであれば現状の発
振周波数を維持し、帯域制限回路６３２の出力がプラス
（＋）電位であれば０レベルとの電位差に応じて発振周
波数を増加し、帯域制限回路６３２の出力がマイナス
（−）電位であれば０レベルとの電位差に応じて発振周
波数を減少する。図７（ａ）では、帯域制限回路６３２
の出力が０レベルであるので、発振器６３３は、現状の
発振周波数を維持し、周波数同期と位相同期が維持され
る。
【００１０】図７（ｂ）は、データ信号（１）のビット
レートがクロック信号（２）の周波数よりも高く、周波
数が非同期の状態である場合を示している。第１データ
７０２の立ち上がり変化点は、クロック信号（２）の立
ち上がり変化点タイミングと一致しているとすると、帯
域制限回路６３２の出力信号７０３が０レベルであるの
で、発振器６３３は、現状の発振周波数を維持する。し
かし、データ信号（１）のビットレートがクロック信号
（２）の周波数よりも高いので、第３データ７０４ある
いは第５データ７０５の立ち上がり変化点は、クロック
信号（２）の立ち上がり変化点タイミングよりも早くな
る。
レートがクロック信号（２）の周波数よりも高く、周波
数が非同期の状態である場合を示している。第１データ
７０２の立ち上がり変化点は、クロック信号（２）の立
ち上がり変化点タイミングと一致しているとすると、帯
域制限回路６３２の出力信号７０３が０レベルであるの
で、発振器６３３は、現状の発振周波数を維持する。し
かし、データ信号（１）のビットレートがクロック信号
（２）の周波数よりも高いので、第３データ７０４ある
いは第５データ７０５の立ち上がり変化点は、クロック
信号（２）の立ち上がり変化点タイミングよりも早くな
る。
【００１１】その結果、位相比較器６３１の出力信号
は、図７(ｂ)(３)に斜線部７０６で示したように、プラ
ス（＋）電位側のパルス幅が広がるので、帯域制限回路
６３２の出力信号７０７は、０レベルから徐々にプラス
（＋）電位側にシフトする。したがって、発振器６３３
は、発振周波数を増加し、データ信号（１）の立ち上が
り変化点タイミングとクロック信号（２）の変化点タイ
ミングが一致する方向に動作する。最終的に図７（ａ）
に示す周波数同期と位相同期が確立されるまで図７
（ｂ）に示す動作が繰り返される。
は、図７(ｂ)(３)に斜線部７０６で示したように、プラ
ス（＋）電位側のパルス幅が広がるので、帯域制限回路
６３２の出力信号７０７は、０レベルから徐々にプラス
（＋）電位側にシフトする。したがって、発振器６３３
は、発振周波数を増加し、データ信号（１）の立ち上が
り変化点タイミングとクロック信号（２）の変化点タイ
ミングが一致する方向に動作する。最終的に図７（ａ）
に示す周波数同期と位相同期が確立されるまで図７
（ｂ）に示す動作が繰り返される。
【００１２】図７（ｃ）は、データ信号（１）のビット
レートとクロック信号（２）の周波数が等しく周波数同
期は確立されたが、データ信号（１）の立ち上がり変化
点タイミングがクロック信号（２）の立ち上がり変化点
タイミングよりも早い、つまり、データ位相＜クロック
位相なる位相同期が取れていない状態である場合を示し
ている。データ信号（１）の立ち上がり変化点がクロッ
ク信号（２）の立ち上がり変化点タイミングよりも早い
ので、位相比較器６３１の出力信号は、図７(ｃ)(３)に
斜線部７０８で示したように、プラス（＋）電位側のパ
ルス幅が広がる。その結果、帯域制限回路６３２の出力
信号７０９は、０レベルから徐々にプラス（＋）電位側
にシフトする。したがって、発振器６３３は、発振周波
数を増加し、データ信号（１）の立ち上がり変化点タイ
ミングとクロック信号（２）の立ち上がり変化点タイミ
ングが一致する方向に動作する。最終的に図７（ａ）に
示す周波数同期と位相同期が確立されるまで図７（ｃ）
に示す動作が繰り返される。
レートとクロック信号（２）の周波数が等しく周波数同
期は確立されたが、データ信号（１）の立ち上がり変化
点タイミングがクロック信号（２）の立ち上がり変化点
タイミングよりも早い、つまり、データ位相＜クロック
位相なる位相同期が取れていない状態である場合を示し
ている。データ信号（１）の立ち上がり変化点がクロッ
ク信号（２）の立ち上がり変化点タイミングよりも早い
ので、位相比較器６３１の出力信号は、図７(ｃ)(３)に
斜線部７０８で示したように、プラス（＋）電位側のパ
ルス幅が広がる。その結果、帯域制限回路６３２の出力
信号７０９は、０レベルから徐々にプラス（＋）電位側
にシフトする。したがって、発振器６３３は、発振周波
数を増加し、データ信号（１）の立ち上がり変化点タイ
ミングとクロック信号（２）の立ち上がり変化点タイミ
ングが一致する方向に動作する。最終的に図７（ａ）に
示す周波数同期と位相同期が確立されるまで図７（ｃ）
に示す動作が繰り返される。
【００１３】このように、位相同期ループ６０３は、デ
ータ信号変化点位相とクロック信号変化点位相との位相
比較結果に基づいてクロック信号周波数を変化させ、図
７（ａ）に示す周波数同期と位相同期が確立される状態
に収束する。この収束した状態では、図７（ａ）に示す
ように、クロック信号（２）の立ち下がりタイミングが
データ信号（１）の変化点間の中央にあるので、識別器
６０５は、最適な識別位相でデータ信号を識別すること
ができる。
ータ信号変化点位相とクロック信号変化点位相との位相
比較結果に基づいてクロック信号周波数を変化させ、図
７（ａ）に示す周波数同期と位相同期が確立される状態
に収束する。この収束した状態では、図７（ａ）に示す
ように、クロック信号（２）の立ち下がりタイミングが
データ信号（１）の変化点間の中央にあるので、識別器
６０５は、最適な識別位相でデータ信号を識別すること
ができる。
【００１４】ところで、ITU-T(International Telecomm
unication Union-Telecommunication Standardization
Sector)では、光伝送装置が満足すべきジッタ特性とし
て、ジッタトランスファ特性、ジッタトレランス特性、
ジッタジェネレーション特性が規定されている。そこ
で、図８を参照して、データ・クロック再生装置６００
が満足すべきジッタ特性について説明する。なお、図８
は、ITU-Tの規格が示す特性とそれを満足するようにパ
ラメータ設定を行って求められたデータ・クロック再生
装置６００の特性とを比較した図である。図８(ａ)は、
ジッタトランスファ特性を示し、横軸は、ジッタ周波数
（Jitter Freq.；単位Ｈｚ）であり、縦軸はジッタ利得
(Jitter Gain；単位ｄＢ)である。図８(ｂ)は、ジッタ
トレランス特性を示し、横軸は、ジッタ周波数（Jitter
Freq.；単位Ｈｚ）であり、縦軸はジッタ耐力を示すジ
ッタ振幅(Jitter Amplitude；単位UIpp)である。
unication Union-Telecommunication Standardization
Sector)では、光伝送装置が満足すべきジッタ特性とし
て、ジッタトランスファ特性、ジッタトレランス特性、
ジッタジェネレーション特性が規定されている。そこ
で、図８を参照して、データ・クロック再生装置６００
が満足すべきジッタ特性について説明する。なお、図８
は、ITU-Tの規格が示す特性とそれを満足するようにパ
ラメータ設定を行って求められたデータ・クロック再生
装置６００の特性とを比較した図である。図８(ａ)は、
ジッタトランスファ特性を示し、横軸は、ジッタ周波数
（Jitter Freq.；単位Ｈｚ）であり、縦軸はジッタ利得
(Jitter Gain；単位ｄＢ)である。図８(ｂ)は、ジッタ
トレランス特性を示し、横軸は、ジッタ周波数（Jitter
Freq.；単位Ｈｚ）であり、縦軸はジッタ耐力を示すジ
ッタ振幅(Jitter Amplitude；単位UIpp)である。
【００１５】ジッタトランスファ特性は、データ・クロ
ック再生装置６００においては、位相同期ループ６０３
における入力データ信号に重畳されたジッタの抑圧特性
である。図８(ａ)において、破線で示すITU-T Mask（IT
U-Tジッタトランスファ規格マスク）８０１は、ITU-Tで
規定された伝送速度STM-64（9.95328Gbit/s）でのジッ
タトランスファ規格の一例を示す。ITU-T Mask ８０１
に示されているように、ITU-Tでは、ジッタトランスフ
ァのカットオフ周波数の上限を８ＭＨｚとし、８ＭＨｚ
以下の周波数を有するジッタは０．１ｄＢの相対利得以
下で通過し(0.1dB≦8MHz)、８ＭＨｚ以上の周波数を有
するジッタは２０ｄＢ／decadeで規定される相対利得以
下に抑圧することが規定されている。
ック再生装置６００においては、位相同期ループ６０３
における入力データ信号に重畳されたジッタの抑圧特性
である。図８(ａ)において、破線で示すITU-T Mask（IT
U-Tジッタトランスファ規格マスク）８０１は、ITU-Tで
規定された伝送速度STM-64（9.95328Gbit/s）でのジッ
タトランスファ規格の一例を示す。ITU-T Mask ８０１
に示されているように、ITU-Tでは、ジッタトランスフ
ァのカットオフ周波数の上限を８ＭＨｚとし、８ＭＨｚ
以下の周波数を有するジッタは０．１ｄＢの相対利得以
下で通過し(0.1dB≦8MHz)、８ＭＨｚ以上の周波数を有
するジッタは２０ｄＢ／decadeで規定される相対利得以
下に抑圧することが規定されている。
【００１６】データ・クロック再生装置６００でのジッ
タトランスファ特性は、次のようにして求められる。す
なわち、位相同期ループ６０３のジッタトランスファ特
性Jtra(s)およびカットオフ角周波数ωcは、位相同期ル
ープ６０３のクローズドループ伝達関数をＭ(s)、ダン
ピングファクタをζ、自然角周波数をωnとすると、次
の式(１)(２)で求められる。
タトランスファ特性は、次のようにして求められる。す
なわち、位相同期ループ６０３のジッタトランスファ特
性Jtra(s)およびカットオフ角周波数ωcは、位相同期ル
ープ６０３のクローズドループ伝達関数をＭ(s)、ダン
ピングファクタをζ、自然角周波数をωnとすると、次
の式(１)(２)で求められる。
【００１７】
【数１】
【００１８】ただし、ダンピングファクタζおよび自然
角周波数ωnは、位相同期ループ６０３のオープンルー
プ利得をとし、帯域制限回路６３２をラグ・リード型フ
ィルタ回路とした場合の時定数をτ1，τ2として次の式
(３)(４)となる。
角周波数ωnは、位相同期ループ６０３のオープンルー
プ利得をとし、帯域制限回路６３２をラグ・リード型フ
ィルタ回路とした場合の時定数をτ1，τ2として次の式
(３)(４)となる。
【００１９】
【数２】
【００２０】そうすると、式(２)〜式(４)から、カット
オフ角周波数がITU-Tのジッタトランスファ規格を満足
する条件は、次の式(５)で与えられる。
オフ角周波数がITU-Tのジッタトランスファ規格を満足
する条件は、次の式(５)で与えられる。
【００２１】
【数３】
【００２２】図８(ａ)において、実線で示すTransfer
(ジッタトランスファ特性)８０２は、式(１)から求めら
れるITU-T規格を満足するカットオフ周波数ｆｃ＝８Ｍ
Ｈｚを有する位相同期ループ６０３のジッタトランスフ
ァ特性の一例を示す。Transfer８０２に示されるよう
に、式(１)から得られるジッタトランスファ特性は、近
似的にカットオフ周波数ｆｃ＝８ＭＨｚ以下の周波数を
有するジッタはそのまま通過し、カットオフ周波数ｆｃ
＝８ＭＨｚ以上の周波数を有するジッタは２０ｄＢ／de
cade の傾きを持って抑圧される特性となる。なお、説
明を簡略化するために、Transfer８０２の計算では、カ
ットオフ周波数がITU-Tの規格値と一致するようにパラ
メータを設定してある。また、識別器６０５は、データ
信号を位相同期ループ６０３の出力クロックタイミング
で識別するので、識別器６０５の出力信号のジッタトラ
ンスファ特性は、位相同期ループ６０３のジッタトラン
スファ特性と同一となる。
(ジッタトランスファ特性)８０２は、式(１)から求めら
れるITU-T規格を満足するカットオフ周波数ｆｃ＝８Ｍ
Ｈｚを有する位相同期ループ６０３のジッタトランスフ
ァ特性の一例を示す。Transfer８０２に示されるよう
に、式(１)から得られるジッタトランスファ特性は、近
似的にカットオフ周波数ｆｃ＝８ＭＨｚ以下の周波数を
有するジッタはそのまま通過し、カットオフ周波数ｆｃ
＝８ＭＨｚ以上の周波数を有するジッタは２０ｄＢ／de
cade の傾きを持って抑圧される特性となる。なお、説
明を簡略化するために、Transfer８０２の計算では、カ
ットオフ周波数がITU-Tの規格値と一致するようにパラ
メータを設定してある。また、識別器６０５は、データ
信号を位相同期ループ６０３の出力クロックタイミング
で識別するので、識別器６０５の出力信号のジッタトラ
ンスファ特性は、位相同期ループ６０３のジッタトラン
スファ特性と同一となる。
【００２３】次に、ジッタトレランス特性は、データ・
クロック再生装置６００においては、ジッタの重畳され
たデータ信号入力に対して位相同期ループ６０３がジッ
タ抑圧したクロック信号を生成し、識別器６０５がジッ
タの重畳されたデータ信号をジッタの抑圧されたクロッ
ク信号で識別できる最大のジッタ振幅を規定したジッタ
耐力特性である。図８(ｂ)において、破線で示すITU-T
Mask（ITU-Tジッタトランスファ規格マスク）８０３
は、ITU-Tで規定された伝送速度STM-128（9.95328Gbit/
s）でのジッタトレランス規格を示す。ITU-T Mask８０
３に示されるように、ITU-Tでは、ジッタトレランスの
低位コーナー周波数の上限を４００ＫＨｚ、高位コーナ
ー周波数の下限を４ＭＨｚとしている。４００ＫＨｚ以
下の周波数を有するジッタについては、１．５ＵＩ（1U
I=1/9.95328GHz）のジッタ振幅以上の識別耐力を有し
(1.5UI≦0.4MHz)、４００ＫＨｚ〜４ＭＨｚの周波数を
有するジッタについては、２０ｄＢ／decadeで規定され
るジッタ振幅以上の識別耐力を有し、４ＭＨｚ以上の周
波数を有するジッタについては、０．１５ＵＩのジッタ
振幅以上の識別耐力を有する(0.15UI≦4MHz)ことが規定
されている。
クロック再生装置６００においては、ジッタの重畳され
たデータ信号入力に対して位相同期ループ６０３がジッ
タ抑圧したクロック信号を生成し、識別器６０５がジッ
タの重畳されたデータ信号をジッタの抑圧されたクロッ
ク信号で識別できる最大のジッタ振幅を規定したジッタ
耐力特性である。図８(ｂ)において、破線で示すITU-T
Mask（ITU-Tジッタトランスファ規格マスク）８０３
は、ITU-Tで規定された伝送速度STM-128（9.95328Gbit/
s）でのジッタトレランス規格を示す。ITU-T Mask８０
３に示されるように、ITU-Tでは、ジッタトレランスの
低位コーナー周波数の上限を４００ＫＨｚ、高位コーナ
ー周波数の下限を４ＭＨｚとしている。４００ＫＨｚ以
下の周波数を有するジッタについては、１．５ＵＩ（1U
I=1/9.95328GHz）のジッタ振幅以上の識別耐力を有し
(1.5UI≦0.4MHz)、４００ＫＨｚ〜４ＭＨｚの周波数を
有するジッタについては、２０ｄＢ／decadeで規定され
るジッタ振幅以上の識別耐力を有し、４ＭＨｚ以上の周
波数を有するジッタについては、０．１５ＵＩのジッタ
振幅以上の識別耐力を有する(0.15UI≦4MHz)ことが規定
されている。
【００２４】データ・クロック再生装置６００でのジッ
タトレランス特性は、次のようにして求められる。すな
わち、データ・クロック再生装置６００のジッタトレラ
ンス特性Jtol(s)およびコーナー角周波数ωcは、位相同
期ループ６０３のクローズドループ伝達関数をＭ(s)、
ダンピングファクタをζ、自然角周波数をωn、識別器
６０５の識別位相余裕をΦとすると、次の式(６)(７)で
求められる。
タトレランス特性は、次のようにして求められる。すな
わち、データ・クロック再生装置６００のジッタトレラ
ンス特性Jtol(s)およびコーナー角周波数ωcは、位相同
期ループ６０３のクローズドループ伝達関数をＭ(s)、
ダンピングファクタをζ、自然角周波数をωn、識別器
６０５の識別位相余裕をΦとすると、次の式(６)(７)で
求められる。
【００２５】
【数４】
【００２６】その結果、式（２）と式（７）から、ジッ
タトランスファ特性のカットオフ周波数とジッタトレラ
ンス特性のコーナー周波数は等しいことが分かる。図８
(ｂ)において、実線で示すDFF Tolerance(ジッタトラン
スファ特性)８０４は、式(６)から得られるITU-T規格を
満足するコーナー周波数を有する位相同期ループ６０３
を含むデータ・クロック再生装置６００のジッタトレラ
ンス特性の一例を示している。但し論点を明確にするた
めに、識別器６０５の識別位相余裕は、ITU-T規格を満
足するための最悪条件であるΦ=0.15UI（1UI=1/9.95328
GHz）としてある。
タトランスファ特性のカットオフ周波数とジッタトレラ
ンス特性のコーナー周波数は等しいことが分かる。図８
(ｂ)において、実線で示すDFF Tolerance(ジッタトラン
スファ特性)８０４は、式(６)から得られるITU-T規格を
満足するコーナー周波数を有する位相同期ループ６０３
を含むデータ・クロック再生装置６００のジッタトレラ
ンス特性の一例を示している。但し論点を明確にするた
めに、識別器６０５の識別位相余裕は、ITU-T規格を満
足するための最悪条件であるΦ=0.15UI（1UI=1/9.95328
GHz）としてある。
【００２７】DFF Tolerance８０４に示されるように、
式(６)から得られるジッタトレランス特性は、近似的
に、低位コーナー周波数４００ＫＨｚでのジッタトレラ
ンスは３．０ＵＩである（3UI@0.4MHz）。低位コーナー
周波数４００ＫＨｚからコーナー周波数ｆｃ＝4MHzまで
の周波数を有するジッタについては、低位コーナー周波
数４００ＫＨｚに向かうにつれて２０ｄＢ／decade の
傾きを持ってジッタ耐力が増加し、コーナー周波数ｆｃ
＝4MHz以上の周波数を有するジッタについては、識別器
６０５の識別位相余裕（）に等しいジッタ耐力を有して
いる(0.15UI≧4MHz)。また、式（２）〜式（４）から、
識別器６０５の識別位相余裕が0.15UIである最悪の場合
に、コーナー周波数ｆｃがITU-Tのジッタトレランス規
格を満足する条件は次式(８)で与えられる。
式(６)から得られるジッタトレランス特性は、近似的
に、低位コーナー周波数４００ＫＨｚでのジッタトレラ
ンスは３．０ＵＩである（3UI@0.4MHz）。低位コーナー
周波数４００ＫＨｚからコーナー周波数ｆｃ＝4MHzまで
の周波数を有するジッタについては、低位コーナー周波
数４００ＫＨｚに向かうにつれて２０ｄＢ／decade の
傾きを持ってジッタ耐力が増加し、コーナー周波数ｆｃ
＝4MHz以上の周波数を有するジッタについては、識別器
６０５の識別位相余裕（）に等しいジッタ耐力を有して
いる(0.15UI≧4MHz)。また、式（２）〜式（４）から、
識別器６０５の識別位相余裕が0.15UIである最悪の場合
に、コーナー周波数ｆｃがITU-Tのジッタトレランス規
格を満足する条件は次式(８)で与えられる。
【００２８】
【数５】
【００２９】なお、ITU-Tでは、さらにジッタジェネレ
ーションが規格化されている。ジッタジェネレーション
は、ジッタ重畳されない入力データ信号に対して位相同
期ループ６０３が発生する内部ジッタの発生量を規定す
るものであるが、この発明とは直接関係しないので、説
明を割愛する。
ーションが規格化されている。ジッタジェネレーション
は、ジッタ重畳されない入力データ信号に対して位相同
期ループ６０３が発生する内部ジッタの発生量を規定す
るものであるが、この発明とは直接関係しないので、説
明を割愛する。
【００３０】
【発明が解決しようとする課題】以上説明したように、
ITU-Tで規定されたジッタトランスファ規格とジッタト
レランス規格を同時に満足するデータ・クロック再生装
置６００を得るためには、式（５）と式（８）を同時に
満たす必要がある。すなわち、識別器６０５の識別位相
余裕が0.15UIである最悪の場合には、ジッタトランスフ
ァ特性のカットオフ周波数（＝ジッタトレランス特性の
コーナー周波数）が４ＭＨｚ〜８ＭＨｚの狭い周波数範
囲になければならない。
ITU-Tで規定されたジッタトランスファ規格とジッタト
レランス規格を同時に満足するデータ・クロック再生装
置６００を得るためには、式（５）と式（８）を同時に
満たす必要がある。すなわち、識別器６０５の識別位相
余裕が0.15UIである最悪の場合には、ジッタトランスフ
ァ特性のカットオフ周波数（＝ジッタトレランス特性の
コーナー周波数）が４ＭＨｚ〜８ＭＨｚの狭い周波数範
囲になければならない。
【００３１】式(２)〜式(４)で与えられるように、ジッ
タトランスファ特性のカットオフ周波数は、位相同期ル
ープ６０３のオープンループ利得や、帯域制限回路６３
２であるラグ・リード型フィルタ回路の時定数τ1,τ2
によって定まる。しかし、特にデータ・クロック再生装
置６００を集積回路上で実現する場合に、オープンルー
プ利得Ｋの温度、電源電圧変動、製造プロセスの特性ば
らつきなどを含めて、ジッタトランスファ特性のカット
オフ周波数を上記周波数範囲内に収めるには、設計マー
ジンが少なく、余裕を持った設計が困難である。
タトランスファ特性のカットオフ周波数は、位相同期ル
ープ６０３のオープンループ利得や、帯域制限回路６３
２であるラグ・リード型フィルタ回路の時定数τ1,τ2
によって定まる。しかし、特にデータ・クロック再生装
置６００を集積回路上で実現する場合に、オープンルー
プ利得Ｋの温度、電源電圧変動、製造プロセスの特性ば
らつきなどを含めて、ジッタトランスファ特性のカット
オフ周波数を上記周波数範囲内に収めるには、設計マー
ジンが少なく、余裕を持った設計が困難である。
【００３２】この発明は上記に鑑みてなされたもので、
ITU-Tで規定されたジッタトランスファ規格とジッタト
レランス規格を同時に満足するための設計自由度の拡大
が図れるデータ・クロック再生装置を得ることを目的と
している。
ITU-Tで規定されたジッタトランスファ規格とジッタト
レランス規格を同時に満足するための設計自由度の拡大
が図れるデータ・クロック再生装置を得ることを目的と
している。
【００３３】
【課題を解決するための手段】上記目的を達成するため
に、この発明にかかるデータ・クロック再生装置は、入
力されるデータ信号の周波数に同期し、かつ当該データ
信号の変化点に位相同期した第１クロック信号を生成す
る第１位相同期ループと、入力される前記データ信号を
前記第１クロック信号で識別再生する第１識別手段と、
前記第１クロック信号に周波数および位相が同期した第
２クロック信号を生成する第２位相同期ループと、前記
第１識別手段の出力データ信号を前記第２クロック信号
で識別再生する第２識別手段とを備えるデータ・クロッ
ク再生装置であって、入力される前記データ信号に重畳
されたジッタ信号が抑圧されずに前記第１クロック信号
に伝達される前記第１位相同期ループでのジッタ通過周
波数の上限値が、当該装置に要求されるジッタ通過周波
数の上限値以上であり、入力される前記データ信号に重
畳されたジッタ信号が抑圧されずに前記第２クロック信
号に伝達される前記第１位相同期ループから前記第２位
相同期ループまでのジッタ通過周波数の上限値が、当該
装置に要求されるジッタ通過周波数の上限値以下である
ことを特徴とする。
に、この発明にかかるデータ・クロック再生装置は、入
力されるデータ信号の周波数に同期し、かつ当該データ
信号の変化点に位相同期した第１クロック信号を生成す
る第１位相同期ループと、入力される前記データ信号を
前記第１クロック信号で識別再生する第１識別手段と、
前記第１クロック信号に周波数および位相が同期した第
２クロック信号を生成する第２位相同期ループと、前記
第１識別手段の出力データ信号を前記第２クロック信号
で識別再生する第２識別手段とを備えるデータ・クロッ
ク再生装置であって、入力される前記データ信号に重畳
されたジッタ信号が抑圧されずに前記第１クロック信号
に伝達される前記第１位相同期ループでのジッタ通過周
波数の上限値が、当該装置に要求されるジッタ通過周波
数の上限値以上であり、入力される前記データ信号に重
畳されたジッタ信号が抑圧されずに前記第２クロック信
号に伝達される前記第１位相同期ループから前記第２位
相同期ループまでのジッタ通過周波数の上限値が、当該
装置に要求されるジッタ通過周波数の上限値以下である
ことを特徴とする。
【００３４】この発明によれば、入力されるデータ信号
の周波数に同期し、かつ当該データ信号の変化点に位相
同期した第１クロック信号を生成する第１位相同期ルー
プと、第１位相同期ループが生成する第１クロック信号
に周波数および位相が同期した第２クロック信号を生成
する第２位相同期ループとが縦列接続される。その結
果、入力される前記データ信号に重畳されたジッタ信号
が抑圧されずに第１クロック信号に伝達される第１位相
同期ループでのジッタ通過周波数の上限値が、当該装置
に要求されるジッタ通過周波数の上限値以上に設定さ
れ、入力される前記データ信号に重畳されたジッタ信号
が抑圧されずに前記第２クロック信号に伝達される前記
第１位相同期ループから前記第２位相同期ループまでの
ジッタ通過周波数の上限値が、当該装置に要求されるジ
ッタ通過周波数の上限値以下に設定される。
の周波数に同期し、かつ当該データ信号の変化点に位相
同期した第１クロック信号を生成する第１位相同期ルー
プと、第１位相同期ループが生成する第１クロック信号
に周波数および位相が同期した第２クロック信号を生成
する第２位相同期ループとが縦列接続される。その結
果、入力される前記データ信号に重畳されたジッタ信号
が抑圧されずに第１クロック信号に伝達される第１位相
同期ループでのジッタ通過周波数の上限値が、当該装置
に要求されるジッタ通過周波数の上限値以上に設定さ
れ、入力される前記データ信号に重畳されたジッタ信号
が抑圧されずに前記第２クロック信号に伝達される前記
第１位相同期ループから前記第２位相同期ループまでの
ジッタ通過周波数の上限値が、当該装置に要求されるジ
ッタ通過周波数の上限値以下に設定される。
【００３５】つぎの発明にかかるデータ・クロック再生
装置は、上記の発明において、前記第１位相同期ループ
が生成する前記第１クロック信号を分周して複数の並列
低速クロック信号を生成し、生成した並列低速クロック
信号を基準クロックとして前記第２位相同期ループに出
力する分周手段を備え、前記第１識別手段は、入力され
る前記データ信号を前記分周手段が出力する前記低速ク
ロック信号に従って識別することを特徴とする。
装置は、上記の発明において、前記第１位相同期ループ
が生成する前記第１クロック信号を分周して複数の並列
低速クロック信号を生成し、生成した並列低速クロック
信号を基準クロックとして前記第２位相同期ループに出
力する分周手段を備え、前記第１識別手段は、入力され
る前記データ信号を前記分周手段が出力する前記低速ク
ロック信号に従って識別することを特徴とする。
【００３６】この発明によれば、上記の発明において、
分周手段にて、第１位相同期ループが生成する第１クロ
ック信号を分周して複数の並列低速クロック信号が生成
され、生成された並列低速クロック信号が基準クロック
として第２位相同期ループに出力され、また第１識別手
段に識別クロックとして出力される。第１識別手段で
は、入力される高速データ信号を分周手段が出力する低
速クロック信号に従って識別し、展開することが行われ
る。また、第２位相同期ループでは、分周手段が生成す
る低速クロック信号に同期したクロック信号を生成する
ので、その低速クロック信号を識別クロック信号とする
第２識別手段では、第１識別手段からの低速データ信号
を一つの低速クロックで識別し、出力することが行われ
る。
分周手段にて、第１位相同期ループが生成する第１クロ
ック信号を分周して複数の並列低速クロック信号が生成
され、生成された並列低速クロック信号が基準クロック
として第２位相同期ループに出力され、また第１識別手
段に識別クロックとして出力される。第１識別手段で
は、入力される高速データ信号を分周手段が出力する低
速クロック信号に従って識別し、展開することが行われ
る。また、第２位相同期ループでは、分周手段が生成す
る低速クロック信号に同期したクロック信号を生成する
ので、その低速クロック信号を識別クロック信号とする
第２識別手段では、第１識別手段からの低速データ信号
を一つの低速クロックで識別し、出力することが行われ
る。
【００３７】つぎの発明にかかるデータ・クロック再生
装置は、上記の発明において、前記第１位相同期ループ
が生成する前記第１クロック信号を分周して複数の並列
低速クロック信号を生成し、生成した並列低速クロック
信号を基準クロックとして前記第２位相同期ループに出
力する分周手段を備え、前記第１識別手段は、入力され
る前記データ信号を差動信号として入力される前記第１
位相同期ループが生成する前記第１クロック信号に従っ
て識別し、２系統の並列低速データ信号を出力すること
を特徴とする。
装置は、上記の発明において、前記第１位相同期ループ
が生成する前記第１クロック信号を分周して複数の並列
低速クロック信号を生成し、生成した並列低速クロック
信号を基準クロックとして前記第２位相同期ループに出
力する分周手段を備え、前記第１識別手段は、入力され
る前記データ信号を差動信号として入力される前記第１
位相同期ループが生成する前記第１クロック信号に従っ
て識別し、２系統の並列低速データ信号を出力すること
を特徴とする。
【００３８】この発明によれば、上記の発明において、
分周手段にて、第１位相同期ループが生成する第１クロ
ック信号を分周して複数の並列低速クロック信号が生成
され、生成された並列低速クロック信号が基準クロック
として第２位相同期ループに出力される。また、第１識
別手段では、入力される高速データ信号を、差動信号と
して入力される第１位相同期ループが生成する第１クロ
ック信号に従って識別し、２系統の並列低速データ信号
を出力することが行われる。第２位相同期ループでは、
分周手段が生成する低速クロック信号に同期したクロッ
ク信号を生成するので、その低速クロック信号を識別ク
ロック信号とする第２識別手段では、第１識別手段の出
力する２系統の並列低速データ信号をそれぞれ識別して
出力することが行われる。
分周手段にて、第１位相同期ループが生成する第１クロ
ック信号を分周して複数の並列低速クロック信号が生成
され、生成された並列低速クロック信号が基準クロック
として第２位相同期ループに出力される。また、第１識
別手段では、入力される高速データ信号を、差動信号と
して入力される第１位相同期ループが生成する第１クロ
ック信号に従って識別し、２系統の並列低速データ信号
を出力することが行われる。第２位相同期ループでは、
分周手段が生成する低速クロック信号に同期したクロッ
ク信号を生成するので、その低速クロック信号を識別ク
ロック信号とする第２識別手段では、第１識別手段の出
力する２系統の並列低速データ信号をそれぞれ識別して
出力することが行われる。
【００３９】つぎの発明にかかるデータ・クロック再生
装置は、上記の発明において、前記第１位相同期ループ
が生成する前記第１クロック信号を分周して複数の並列
低速クロック信号を生成し、生成した並列低速クロック
信号を基準クロックとして前記第２位相同期ループに出
力する分周手段と、前記第１識別手段が出力するデータ
信号を前記分周手段が出力する前記低速クロック信号に
従って識別し、前記第２識別手段に出力する第３識別手
段とを備えたことを特徴とする。
装置は、上記の発明において、前記第１位相同期ループ
が生成する前記第１クロック信号を分周して複数の並列
低速クロック信号を生成し、生成した並列低速クロック
信号を基準クロックとして前記第２位相同期ループに出
力する分周手段と、前記第１識別手段が出力するデータ
信号を前記分周手段が出力する前記低速クロック信号に
従って識別し、前記第２識別手段に出力する第３識別手
段とを備えたことを特徴とする。
【００４０】この発明によれば、上記の発明において、
分周手段にて、第１位相同期ループが生成する第１クロ
ック信号を分周して複数の並列低速クロック信号が生成
され、生成された並列低速クロック信号が基準クロック
として第２位相同期ループに出力され、また、第３識別
手段に識別クロックとして出力される。第３識別手段で
は、第１識別手段が出力するデータ信号が分周手段が出
力する低速クロック信号に従って識別され、低速データ
信号に展開され、第２識別手段に出力される。第２位相
同期ループにて生成された低速クロックを識別クロック
信号とする第２識別手段では、第３識別手段が出力する
低速データを一つの低速クロックで識別して出力するこ
とが行われる。
分周手段にて、第１位相同期ループが生成する第１クロ
ック信号を分周して複数の並列低速クロック信号が生成
され、生成された並列低速クロック信号が基準クロック
として第２位相同期ループに出力され、また、第３識別
手段に識別クロックとして出力される。第３識別手段で
は、第１識別手段が出力するデータ信号が分周手段が出
力する低速クロック信号に従って識別され、低速データ
信号に展開され、第２識別手段に出力される。第２位相
同期ループにて生成された低速クロックを識別クロック
信号とする第２識別手段では、第３識別手段が出力する
低速データを一つの低速クロックで識別して出力するこ
とが行われる。
【００４１】つぎの発明にかかるデータ・クロック再生
装置は、上記の発明において、前記第１識別手段は、入
力される前記データ信号を前記分周手段が出力する前記
低速クロック信号に従って識別することを特徴とする。
装置は、上記の発明において、前記第１識別手段は、入
力される前記データ信号を前記分周手段が出力する前記
低速クロック信号に従って識別することを特徴とする。
【００４２】この発明によれば、上記の発明において、
第１識別手段では、入力されるデータ信号を分周手段が
出力する低速クロック信号に従って識別することが行わ
れる。第３識別手段では、第１識別手段が識別し、展開
した低速データ信号が低速クロック信号によって識別さ
れ、低速データ信号に展開される。第２位相同期ループ
にて生成された低速クロックを識別クロック信号とする
第２識別手段では、第３識別手段が出力する低速データ
を識別して出力することが行われる。
第１識別手段では、入力されるデータ信号を分周手段が
出力する低速クロック信号に従って識別することが行わ
れる。第３識別手段では、第１識別手段が識別し、展開
した低速データ信号が低速クロック信号によって識別さ
れ、低速データ信号に展開される。第２位相同期ループ
にて生成された低速クロックを識別クロック信号とする
第２識別手段では、第３識別手段が出力する低速データ
を識別して出力することが行われる。
【００４３】つぎの発明にかかるデータ・クロック再生
装置は、上記の発明において、前記第２識別手段は、前
記第２位相同期ループが生成する前記第２クロック信号
を分周して複数の並列低速クロック信号を生成する分周
手段と、前記第１識別手段が出力するデータ信号を前記
複数の並列低速クロック信号に従って識別し、並列低速
データに展開するデータ分離手段とを備えたことを特徴
とする。
装置は、上記の発明において、前記第２識別手段は、前
記第２位相同期ループが生成する前記第２クロック信号
を分周して複数の並列低速クロック信号を生成する分周
手段と、前記第１識別手段が出力するデータ信号を前記
複数の並列低速クロック信号に従って識別し、並列低速
データに展開するデータ分離手段とを備えたことを特徴
とする。
【００４４】この発明によれば、上記の発明において、
第２識別手段では、分周手段にて、第２位相同期ループ
が生成する前記第２クロック信号を分周して複数の並列
低速クロック信号が生成され、データ分離手段にて、第
１識別手段が出力するデータ信号が複数の並列低速クロ
ック信号に従って識別され、並列低速データに展開され
る。
第２識別手段では、分周手段にて、第２位相同期ループ
が生成する前記第２クロック信号を分周して複数の並列
低速クロック信号が生成され、データ分離手段にて、第
１識別手段が出力するデータ信号が複数の並列低速クロ
ック信号に従って識別され、並列低速データに展開され
る。
【００４５】
【発明の実施の形態】以下に添付図面を参照して、この
発明にかかるデータ・クロック再生装置の好適な実施の
形態を詳細に説明する。
発明にかかるデータ・クロック再生装置の好適な実施の
形態を詳細に説明する。
【００４６】実施の形態１.図１は、この発明の実施の
形態１であるデータ・クロック再生装置の構成を示すブ
ロック図である。図１において、データ・クロック再生
装置１００は、データ信号入力端子１０１とクロック信
号出力端子１０２との間に、位相同期ループ１０３，１
０４が縦列に接続して設けられている。また、データ信
号入力端子１０１とデータ信号出力端子１０５との間
に、識別器１０６，１０７が直列に接続されて設けられ
ている。
形態１であるデータ・クロック再生装置の構成を示すブ
ロック図である。図１において、データ・クロック再生
装置１００は、データ信号入力端子１０１とクロック信
号出力端子１０２との間に、位相同期ループ１０３，１
０４が縦列に接続して設けられている。また、データ信
号入力端子１０１とデータ信号出力端子１０５との間
に、識別器１０６，１０７が直列に接続されて設けられ
ている。
【００４７】位相同期ループ１０３は、基本構成とし
て、位相比較器１３１と帯域制限回路１３２と発振器１
３３とを備えている。位相比較器１３１は、データ信号
入力端子１０１から入力されるデータ信号と発振器１３
３が出力するクロック信号との位相比較を行い、位相比
較結果を帯域制限回路１３２に出力する。帯域制限回路
１３２は、入力された位相比較結果から低周波成分を抽
出して制御信号を発振器１３３に出力する。発振器１３
３は、入力された制御信号のレベルに応じた周波数のク
ロック信号を発生し、位相比較器１３１と識別器１０６
とに出力するとともに、次段の位相同期ループ１０４に
基準クロックとして出力する。識別器１０６は、データ
信号入力端子１０１から入力されるデータ信号を発振器
１３３から入力されるクロック信号に基づき識別し、再
生したデータ信号を次段の識別器１０７に出力する。
て、位相比較器１３１と帯域制限回路１３２と発振器１
３３とを備えている。位相比較器１３１は、データ信号
入力端子１０１から入力されるデータ信号と発振器１３
３が出力するクロック信号との位相比較を行い、位相比
較結果を帯域制限回路１３２に出力する。帯域制限回路
１３２は、入力された位相比較結果から低周波成分を抽
出して制御信号を発振器１３３に出力する。発振器１３
３は、入力された制御信号のレベルに応じた周波数のク
ロック信号を発生し、位相比較器１３１と識別器１０６
とに出力するとともに、次段の位相同期ループ１０４に
基準クロックとして出力する。識別器１０６は、データ
信号入力端子１０１から入力されるデータ信号を発振器
１３３から入力されるクロック信号に基づき識別し、再
生したデータ信号を次段の識別器１０７に出力する。
【００４８】位相同期ループ１０４も同様に、基本構成
として、位相比較器１４１と帯域制限回路１４２と発振
器１４３とを備えている。位相比較器１４１は、前段の
位相同期ループ１０３から入力される基準クロックと発
振器１４３が出力するクロック信号との位相比較を行
い、位相比較結果を帯域制限回路１４２に出力する。帯
域制限回路１４２は、入力された位相比較結果から低周
波成分を抽出して制御信号を発振器１４３に出力する。
発振器１４３は、入力された制御信号のレベルに応じた
周波数のクロック信号を発生し、位相比較器１４１と識
別器１０７とに出力するとともに、クロック信号出力端
子１０２に出力する。識別器１０７は、前段の識別器１
０６から入力されるデータ信号を発振器１４３から入力
されるクロック信号に基づき識別し、再生したデータ信
号をデータ信号出力端子１０５に出力する。
として、位相比較器１４１と帯域制限回路１４２と発振
器１４３とを備えている。位相比較器１４１は、前段の
位相同期ループ１０３から入力される基準クロックと発
振器１４３が出力するクロック信号との位相比較を行
い、位相比較結果を帯域制限回路１４２に出力する。帯
域制限回路１４２は、入力された位相比較結果から低周
波成分を抽出して制御信号を発振器１４３に出力する。
発振器１４３は、入力された制御信号のレベルに応じた
周波数のクロック信号を発生し、位相比較器１４１と識
別器１０７とに出力するとともに、クロック信号出力端
子１０２に出力する。識別器１０７は、前段の識別器１
０６から入力されるデータ信号を発振器１４３から入力
されるクロック信号に基づき識別し、再生したデータ信
号をデータ信号出力端子１０５に出力する。
【００４９】次に、このように構成されるデータ・クロ
ック再生装置１００の動作について説明する。図１にお
いて、データ・クロック再生装置１００では、前段の位
相同期ループ１０３において、入力データ信号からクロ
ック信号の抽出（周波数同期）が行われ、同時に位相制
御（位相同期）が行われる。並行して前段の識別器１０
６において、位相同期ループ１０３にて再生されたクロ
ック信号の最適なクロック位相で入力データ信号を識別
することが行われる。
ック再生装置１００の動作について説明する。図１にお
いて、データ・クロック再生装置１００では、前段の位
相同期ループ１０３において、入力データ信号からクロ
ック信号の抽出（周波数同期）が行われ、同時に位相制
御（位相同期）が行われる。並行して前段の識別器１０
６において、位相同期ループ１０３にて再生されたクロ
ック信号の最適なクロック位相で入力データ信号を識別
することが行われる。
【００５０】また、後段の位相同期ループ１０４におい
ても、同様の動作によって前段の位相同期ループ１０３
から供給される基準クロックについての周波数同期と位
相同期の制御が行われる。並行して識別器１０７におい
ても、位相同期ループ１０４にて再生されたクロック信
号の最適なクロック位相で前段の識別器１０６から供給
されるデータ信号を識別することが行われる。
ても、同様の動作によって前段の位相同期ループ１０３
から供給される基準クロックについての周波数同期と位
相同期の制御が行われる。並行して識別器１０７におい
ても、位相同期ループ１０４にて再生されたクロック信
号の最適なクロック位相で前段の識別器１０６から供給
されるデータ信号を識別することが行われる。
【００５１】ここで、前段の位相同期ループ１０３の出
力に対するジッタトランスファ特性は、式（１）で表さ
れ、識別器１０６の出力に対するジッタトレランス特性
は、式（６）で表される。また、後段の位相同期ループ
１０４の出力に対するジッタトランスファ特性も同様
に、式（１）で表され、識別器１０７の出力に対するジ
ッタトレランス特性も同様に、式（６）で表される。
力に対するジッタトランスファ特性は、式（１）で表さ
れ、識別器１０６の出力に対するジッタトレランス特性
は、式（６）で表される。また、後段の位相同期ループ
１０４の出力に対するジッタトランスファ特性も同様
に、式（１）で表され、識別器１０７の出力に対するジ
ッタトレランス特性も同様に、式（６）で表される。
【００５２】ところで、データ・クロック再生装置１０
０としてのジッタトランスファ特性は、データ信号入力
端子１０１から入力されるデータ信号に重畳されている
ジッタがクロック信号出力端子１０２に出力されるクロ
ック信号、あるいはデータ信号出力端子１０５から出力
されるデータ信号に現れる、クロック信号出力あるいは
データ信号出力での抑圧特性である。また、データ・ク
ロック再生装置１００としてのジッタトレランス特性
は、識別器１０６，１０７がジッタの重畳されたデータ
信号をジッタの抑圧されたクロック信号で識別できる最
大のジッタ振幅である。
０としてのジッタトランスファ特性は、データ信号入力
端子１０１から入力されるデータ信号に重畳されている
ジッタがクロック信号出力端子１０２に出力されるクロ
ック信号、あるいはデータ信号出力端子１０５から出力
されるデータ信号に現れる、クロック信号出力あるいは
データ信号出力での抑圧特性である。また、データ・ク
ロック再生装置１００としてのジッタトレランス特性
は、識別器１０６，１０７がジッタの重畳されたデータ
信号をジッタの抑圧されたクロック信号で識別できる最
大のジッタ振幅である。
【００５３】そこで、図１に示すデータ・クロック再生
装置１００の総合のジッタトランスファ特性Jtrat(s)お
よびカットオフ角周波数ωctは、前段の位相同期ループ
１０３のクローズドループ伝達関数をMa(s)、後段の位
相同期ループ１０４のクローズドループ伝達関数をMb
(s)、データ信号入力からクロック信号出力までの総合
のダンピングファクタζtを、総合の自然角周波数をωn
tとすると、次の式(９)(１０)となる。
装置１００の総合のジッタトランスファ特性Jtrat(s)お
よびカットオフ角周波数ωctは、前段の位相同期ループ
１０３のクローズドループ伝達関数をMa(s)、後段の位
相同期ループ１０４のクローズドループ伝達関数をMb
(s)、データ信号入力からクロック信号出力までの総合
のダンピングファクタζtを、総合の自然角周波数をωn
tとすると、次の式(９)(１０)となる。
【００５４】
【数６】
【００５５】ここで、位相ロックループのジッタトラン
スファ特性は、一般に一次の周波数遮断特性を有するの
で、前段の位相同期ループ１０３のカットオフ角周波数
をωca、ダンピングファクタをζa、自然角周波数をωn
a、後段の位相同期ループ１０４のカットオフ角周波数
をωcb、ダンピングファクタをζb、自然角周波数をωn
bとすると、次式(１１)(１２)(１３)で近似できる。
スファ特性は、一般に一次の周波数遮断特性を有するの
で、前段の位相同期ループ１０３のカットオフ角周波数
をωca、ダンピングファクタをζa、自然角周波数をωn
a、後段の位相同期ループ１０４のカットオフ角周波数
をωcb、ダンピングファクタをζb、自然角周波数をωn
bとすると、次式(１１)(１２)(１３)で近似できる。
【００５６】
【数７】
【００５７】そして、説明を簡略にするために、前段の
位相同期ループ１０３のカットオフ角周波数ωcaと後段
の位相同期ループ１０４のカットオフ角周波数ωcbとが
等しいとすると、式（１１）から次式(１４)が成り立
つ。
位相同期ループ１０３のカットオフ角周波数ωcaと後段
の位相同期ループ１０４のカットオフ角周波数ωcbとが
等しいとすると、式（１１）から次式(１４)が成り立
つ。
【００５８】
【数８】
【００５９】式（１４）から、実施の形態１によるデー
タ・クロック再生装置１００は、前段の位相同期ループ
１０３および後段の位相同期ループ１０４のカットオフ
角周波数を、図６に示した従来例における位相同期ルー
プ６０３のカットオフ角周波数に比べて√２倍に広げて
も、総合のカットオフ角周波数は、従来例による位相同
期ループ６０３と変わらないことがわかる。
タ・クロック再生装置１００は、前段の位相同期ループ
１０３および後段の位相同期ループ１０４のカットオフ
角周波数を、図６に示した従来例における位相同期ルー
プ６０３のカットオフ角周波数に比べて√２倍に広げて
も、総合のカットオフ角周波数は、従来例による位相同
期ループ６０３と変わらないことがわかる。
【００６０】図２は、ITU-Tの規格が示す特性とそれを
満足するようにパラメータ設定を行って求められたデー
タ・クロック再生装置１００の特性とを比較した図であ
る。図２(ａ)は、ジッタトランスファ特性を示し、横軸
は、ジッタ周波数（Jitter Freq.；単位Ｈｚ）であり、
縦軸は、ジッタ利得(Jitter Gain；単位ｄＢ)である。
図２(ｂ)は、ジッタトレランス特性を示し、横軸は、ジ
ッタ周波数（Jitter Freq.；単位Ｈｚ）であり、縦軸
は、ジッタ耐力を示すジッタ振幅(Jitter Amplitude；
単位UIpp)である。横軸の対数目盛では、例えば、“1.E
＋０７”は、１×１０7Ｈｚ＝１０ＭＨｚを示してい
る。なお、ITU-Tの規格が示す特性８０１，８０３は、
図８に示したものである。
満足するようにパラメータ設定を行って求められたデー
タ・クロック再生装置１００の特性とを比較した図であ
る。図２(ａ)は、ジッタトランスファ特性を示し、横軸
は、ジッタ周波数（Jitter Freq.；単位Ｈｚ）であり、
縦軸は、ジッタ利得(Jitter Gain；単位ｄＢ)である。
図２(ｂ)は、ジッタトレランス特性を示し、横軸は、ジ
ッタ周波数（Jitter Freq.；単位Ｈｚ）であり、縦軸
は、ジッタ耐力を示すジッタ振幅(Jitter Amplitude；
単位UIpp)である。横軸の対数目盛では、例えば、“1.E
＋０７”は、１×１０7Ｈｚ＝１０ＭＨｚを示してい
る。なお、ITU-Tの規格が示す特性８０１，８０３は、
図８に示したものである。
【００６１】図２(ａ)では、式(９)から求められる実施
の形態１によるデータ・クロック再生装置１００のジッ
タトランスファ特性の一例が示されている。なお、図２
(ａ)において、1st PLL Transfer２０１は、前段の位相
同期ループ１０３のジッタトランスファ特性を示す。2n
d PLL Transfer２０２は、後段の位相同期ループ１０４
のジッタトランスファ特性を示す。Total Transfer２０
３は、総合のジッタトランスファ特性を示す。前段の位
相同期ループ１０３のジッタトランスファ特性と後段の
位相同期ループ１０４のジッタトランスファ特性は、同
じになるので、1st PLL Transfer２０１と2nd PLL Tran
sfer２０２は、重なって示されている。但し、説明を簡
略化するために本計算例では、総合のジッタトランスフ
ァ特性２０３がITU-Tマスクと一致する最大のカットオ
フ周波数となるようにパラメータを設定してある。
の形態１によるデータ・クロック再生装置１００のジッ
タトランスファ特性の一例が示されている。なお、図２
(ａ)において、1st PLL Transfer２０１は、前段の位相
同期ループ１０３のジッタトランスファ特性を示す。2n
d PLL Transfer２０２は、後段の位相同期ループ１０４
のジッタトランスファ特性を示す。Total Transfer２０
３は、総合のジッタトランスファ特性を示す。前段の位
相同期ループ１０３のジッタトランスファ特性と後段の
位相同期ループ１０４のジッタトランスファ特性は、同
じになるので、1st PLL Transfer２０１と2nd PLL Tran
sfer２０２は、重なって示されている。但し、説明を簡
略化するために本計算例では、総合のジッタトランスフ
ァ特性２０３がITU-Tマスクと一致する最大のカットオ
フ周波数となるようにパラメータを設定してある。
【００６２】ここで、ITU-Tのジッタトランスファ規格
マスク８０１は、一次の周波数遮断特性を考えて、上限
値８ＭＨｚを超えた高周波領域では２０ｄＢ／decade
の傾きを定義しているが、実施の形態１では、位相同期
ループを２段縦列接続している。したがって、1st PLL
Transfer２０１と2nd PLL Transfer２０２は、ITU-Tの
ジッタトランスファ規格マスク８０１の上限値８ＭＨｚ
を超えた高周波領域において、ほぼ同様に２０ｄＢ／de
cade の傾きを持ってジッタ通過帯域を制限する特性を
示すが、Total Transfer２０３は、高周波領域では４０
ｄＢ／decadeの傾きで急峻にジッタ通過帯域を制限する
ので、ITU-Tのジッタトランスファ規格マスク８０１の
範囲内に収まる特性になっている。したがって、実施の
形態１の構成による位相同期ループ１０３，１０４のカ
ットオフ周波数を従来例による位相同期ループ６０３の
カットオフ周波数に比べて２倍(fca＝fcb＝１６ＭＨｚ)
に広げてもITU-Tの規格マスクを満足することができ
る。
マスク８０１は、一次の周波数遮断特性を考えて、上限
値８ＭＨｚを超えた高周波領域では２０ｄＢ／decade
の傾きを定義しているが、実施の形態１では、位相同期
ループを２段縦列接続している。したがって、1st PLL
Transfer２０１と2nd PLL Transfer２０２は、ITU-Tの
ジッタトランスファ規格マスク８０１の上限値８ＭＨｚ
を超えた高周波領域において、ほぼ同様に２０ｄＢ／de
cade の傾きを持ってジッタ通過帯域を制限する特性を
示すが、Total Transfer２０３は、高周波領域では４０
ｄＢ／decadeの傾きで急峻にジッタ通過帯域を制限する
ので、ITU-Tのジッタトランスファ規格マスク８０１の
範囲内に収まる特性になっている。したがって、実施の
形態１の構成による位相同期ループ１０３，１０４のカ
ットオフ周波数を従来例による位相同期ループ６０３の
カットオフ周波数に比べて２倍(fca＝fcb＝１６ＭＨｚ)
に広げてもITU-Tの規格マスクを満足することができ
る。
【００６３】また、前段の識別器１０６の出力に対する
ジッタトレランス特性Jtola(s)およびコーナー角周波数
ωcaは、前段の位相同期ループ１０３のクローズドルー
プ伝達関数をMa(s)、ダンピングファクタをζa、自然角
周波数をωnaとし、識別器１０６の識別位相余裕をΦa
とすると、次式(１５)(１６)で求められる。
ジッタトレランス特性Jtola(s)およびコーナー角周波数
ωcaは、前段の位相同期ループ１０３のクローズドルー
プ伝達関数をMa(s)、ダンピングファクタをζa、自然角
周波数をωnaとし、識別器１０６の識別位相余裕をΦa
とすると、次式(１５)(１６)で求められる。
【００６４】
【数９】
【００６５】また、後段の識別器１０７の出力に対する
ジッタトレランス特性Jtolb(s)およびコーナー角周波数
ωcbは、後段の位相同期ループ１０４のクローズドルー
プ伝達関数をMb(s)、ダンピングファクタをζｂ、自然
角周波数をωnbとし、識別器１０７の識別位相余裕をΦ
bとすると、次式(１７)(１８)で求められる。
ジッタトレランス特性Jtolb(s)およびコーナー角周波数
ωcbは、後段の位相同期ループ１０４のクローズドルー
プ伝達関数をMb(s)、ダンピングファクタをζｂ、自然
角周波数をωnbとし、識別器１０７の識別位相余裕をΦ
bとすると、次式(１７)(１８)で求められる。
【００６６】
【数１０】
【００６７】式（１２）と式（１６）から、前段の位相
同期ループ１０３の出力に対するジッタトランスファ特
性のカットオフ周波数と、前段の識別器１０６の出力に
対するジッタトレランス特性のコーナー周波数とは、等
しく１６ＭＨｚであることが分かる。また、式（１３）
と式（１８）から、後段の位相同期ループ１０４の出力
に対するジッタトランスファ特性のカットオフ周波数
と、後段の識別器１０７の出力に対するジッタトレラン
ス特性のコーナー周波数とは、等しく１６ＭＨｚである
ことが分かる。
同期ループ１０３の出力に対するジッタトランスファ特
性のカットオフ周波数と、前段の識別器１０６の出力に
対するジッタトレランス特性のコーナー周波数とは、等
しく１６ＭＨｚであることが分かる。また、式（１３）
と式（１８）から、後段の位相同期ループ１０４の出力
に対するジッタトランスファ特性のカットオフ周波数
と、後段の識別器１０７の出力に対するジッタトレラン
ス特性のコーナー周波数とは、等しく１６ＭＨｚである
ことが分かる。
【００６８】図２(ｂ)では、図２(ａ)で示したITU-T規
格を満足する総合のジッタトランスファ特性のカットオ
フ周波数を有するデータ・クロック再生装置１００にお
いて、識別器１０６，１０７のジッタトレランス特性の
一例が示されている。なお、図２(ｂ)において、1st DF
F Tolerance２０４は、式(１５)から得られる前段の識
別器１０６におけるジッタトレランス特性の一例を示
す。2nd DFF Tolerance２０５は、式(１７)から得られ
る後段の識別器１０７におけるジッタトレランス特性の
一例を示す。但し論点を明確にするために、識別器１０
６，１０７の識別位相余裕には、ITU-T規格を満足する
ための最悪条件であるΦa＝Φb＝0.15UIを採用してい
る。
格を満足する総合のジッタトランスファ特性のカットオ
フ周波数を有するデータ・クロック再生装置１００にお
いて、識別器１０６，１０７のジッタトレランス特性の
一例が示されている。なお、図２(ｂ)において、1st DF
F Tolerance２０４は、式(１５)から得られる前段の識
別器１０６におけるジッタトレランス特性の一例を示
す。2nd DFF Tolerance２０５は、式(１７)から得られ
る後段の識別器１０７におけるジッタトレランス特性の
一例を示す。但し論点を明確にするために、識別器１０
６，１０７の識別位相余裕には、ITU-T規格を満足する
ための最悪条件であるΦa＝Φb＝0.15UIを採用してい
る。
【００６９】図２(ｂ)に示されるように、式（１５）か
ら得られる前段の識別器１０６の出力に対するジッタト
レランス特性(1st DFF Tolerance２０４)は、低位コー
ナー周波数４００ＫＨｚでのジッタトレランスが、図６
に示した従来例によるジッタトレランス３．０ＵＩの２
倍に増加した６．０ＵＩである(6UI@0.4MHz)。ここから
コーナー周波数fca＝１６ＭＨｚまでの周波数を有する
ジッタについては、近似的に、低位コーナー周波数４０
０ＫＨｚに向かうにつれて２０ｄＢ／decadeの傾きを持
ってジッタ耐力が増加し、コーナー周波数fca＝１６Ｍ
Ｈｚ以上の周波数を有するジッタについては、識別器１
０６の識別位相余裕（0.15UI）に等しいジッタ耐力を有
している(0.15UI、≧6MHz)。
ら得られる前段の識別器１０６の出力に対するジッタト
レランス特性(1st DFF Tolerance２０４)は、低位コー
ナー周波数４００ＫＨｚでのジッタトレランスが、図６
に示した従来例によるジッタトレランス３．０ＵＩの２
倍に増加した６．０ＵＩである(6UI@0.4MHz)。ここから
コーナー周波数fca＝１６ＭＨｚまでの周波数を有する
ジッタについては、近似的に、低位コーナー周波数４０
０ＫＨｚに向かうにつれて２０ｄＢ／decadeの傾きを持
ってジッタ耐力が増加し、コーナー周波数fca＝１６Ｍ
Ｈｚ以上の周波数を有するジッタについては、識別器１
０６の識別位相余裕（0.15UI）に等しいジッタ耐力を有
している(0.15UI、≧6MHz)。
【００７０】また、式（１６）から、識別器１０６の識
別位相余裕が0.15UIである最悪の場合に、コーナー周波
数がITU-Tのジッタトレランス規格を満足する条件は、
次式(１９)で与えられる。
別位相余裕が0.15UIである最悪の場合に、コーナー周波
数がITU-Tのジッタトレランス規格を満足する条件は、
次式(１９)で与えられる。
【００７１】
【数１１】
【００７２】また、図２(ｂ)に示されるように、式（１
７）から得られる後段の識別器１０７の出力に対するジ
ッタトレランス特性(2nd DFF Tolerance２０５)は、低
位コーナー周波数４００ＫＨｚでのジッタトレランス
が、図６に示した従来例によるジッタトレランス３．０
ＵＩの２倍に増加した６．０ＵＩである(6UI@0.4MHz)。
ここからコーナー周波数fcb＝１６ＭＨｚまでの周波数
を有するジッタについては、低位コーナー周波数４００
ＫＨｚに向かうにつれて識別器１０７の識別位相余裕()
から２０ｄＢ／decade の傾きを持ってジッタ耐力が増
加する。すなわち、コーナー周波数fcb＝１６ＭＨｚ以
下の周波数を有するジッタについては、近似的に1st DF
F Tolerance２０４と重なる特性となる。
７）から得られる後段の識別器１０７の出力に対するジ
ッタトレランス特性(2nd DFF Tolerance２０５)は、低
位コーナー周波数４００ＫＨｚでのジッタトレランス
が、図６に示した従来例によるジッタトレランス３．０
ＵＩの２倍に増加した６．０ＵＩである(6UI@0.4MHz)。
ここからコーナー周波数fcb＝１６ＭＨｚまでの周波数
を有するジッタについては、低位コーナー周波数４００
ＫＨｚに向かうにつれて識別器１０７の識別位相余裕()
から２０ｄＢ／decade の傾きを持ってジッタ耐力が増
加する。すなわち、コーナー周波数fcb＝１６ＭＨｚ以
下の周波数を有するジッタについては、近似的に1st DF
F Tolerance２０４と重なる特性となる。
【００７３】そして、コーナー周波数以上の周波数を有
するジッタについては、式（１７）では、分母に|Ma(s)
|が乗算されているので、近似的に、識別器１０６の識
別位相余裕（0.15UI）から２０ｄＢ／decade の傾きを
持ってジッタ耐力の増加する特性となる。コーナー周波
数fcb＝１６ＭＨｚ以上の周波数を有するジッタについ
てジッタ耐力が増加するのは、定性的には、データ信号
入力に重畳されたジッタが前段の位相同期ループ１０３
でジッタ抑圧されたクロック信号で識別され、後段の識
別器１０７に入力されるためである。
するジッタについては、式（１７）では、分母に|Ma(s)
|が乗算されているので、近似的に、識別器１０６の識
別位相余裕（0.15UI）から２０ｄＢ／decade の傾きを
持ってジッタ耐力の増加する特性となる。コーナー周波
数fcb＝１６ＭＨｚ以上の周波数を有するジッタについ
てジッタ耐力が増加するのは、定性的には、データ信号
入力に重畳されたジッタが前段の位相同期ループ１０３
でジッタ抑圧されたクロック信号で識別され、後段の識
別器１０７に入力されるためである。
【００７４】また、式（１８）式から、識別器１０７の
識別位相余裕が0.15UIである最悪の場合に、コーナー周
波数fcbがITU-Tのジッタトレランス規格を満足する条件
は次式(２０)で与えられる。
識別位相余裕が0.15UIである最悪の場合に、コーナー周
波数fcbがITU-Tのジッタトレランス規格を満足する条件
は次式(２０)で与えられる。
【００７５】
【数１２】
【００７６】このように、実施の形態１によるデータ・
クロック再生装置１００によれば、データ入力信号端子
１０１から入力されるデータ信号に重畳されたジッタ信
号が抑圧されずに前段の位相同期ループ１０３の再生ク
ロック信号に伝達される当該位相同期ループ１０３での
ジッタ通過周波数の上限値は、ITU-Tにて要求されるジ
ッタ通過周波数の上限値以上に設定することができる。
そして、データ入力信号端子１０１から入力されるデー
タ信号に重畳されたジッタ信号が抑圧されずに後段の位
相同期ループ１０４の再生クロック信号に伝達される位
相同期ループ１０３から位相同期ループ１０４までの総
合のジッタ通過周波数の上限値は、ITU-Tにて要求され
るジッタ通過周波数の上限値以下に設定することができ
る。
クロック再生装置１００によれば、データ入力信号端子
１０１から入力されるデータ信号に重畳されたジッタ信
号が抑圧されずに前段の位相同期ループ１０３の再生ク
ロック信号に伝達される当該位相同期ループ１０３での
ジッタ通過周波数の上限値は、ITU-Tにて要求されるジ
ッタ通過周波数の上限値以上に設定することができる。
そして、データ入力信号端子１０１から入力されるデー
タ信号に重畳されたジッタ信号が抑圧されずに後段の位
相同期ループ１０４の再生クロック信号に伝達される位
相同期ループ１０３から位相同期ループ１０４までの総
合のジッタ通過周波数の上限値は、ITU-Tにて要求され
るジッタ通過周波数の上限値以下に設定することができ
る。
【００７７】つまり、ITU-Tで規定されたジッタトラン
スファ規格とジッタトレランス規格を同時に満足するに
は、識別器１０６，１０７の識別位相余裕が0.15UIであ
る最悪の場合には、縦列接続される位相同期ループ１０
３，１０４のジッタトランスファ特性のカットオフ周波
数（＝ジッタトレランス特性のコーナー周波数）が４Ｍ
Ｈｚ〜１６ＭＨｚの周波数範囲にあれば良いので、従来
例によるカットオフ周波数範囲４ＭＨｚ〜８ＭＨｚに比
べて周波数範囲を拡大することができる。これによっ
て、オープンループ利得の温度、電源電圧変動、製造プ
ロセスの特性ばらつきなどを含めて設計自由度が拡大す
ることができ、ITU-Tの規定を満たすデータ・クロック
再生装置の設計が容易に行えるようになる。
スファ規格とジッタトレランス規格を同時に満足するに
は、識別器１０６，１０７の識別位相余裕が0.15UIであ
る最悪の場合には、縦列接続される位相同期ループ１０
３，１０４のジッタトランスファ特性のカットオフ周波
数（＝ジッタトレランス特性のコーナー周波数）が４Ｍ
Ｈｚ〜１６ＭＨｚの周波数範囲にあれば良いので、従来
例によるカットオフ周波数範囲４ＭＨｚ〜８ＭＨｚに比
べて周波数範囲を拡大することができる。これによっ
て、オープンループ利得の温度、電源電圧変動、製造プ
ロセスの特性ばらつきなどを含めて設計自由度が拡大す
ることができ、ITU-Tの規定を満たすデータ・クロック
再生装置の設計が容易に行えるようになる。
【００７８】なお、実施の形態１では、識別器１０６，
１０７の識別位相余裕として、ITU-T規格を満足するた
めの最悪条件であるΦa＝Φb＝0.15UIとして説明した
が、通常更に大きな識別位相余裕を有している。この場
合、従来例では、カットオフ周波数の下限が識別位相余
裕の増加に対応して４ＭＨｚ以下に減少していくが、こ
の実施の形態１による構成では、更に低いカットオフ周
波数の下限値となるので、同様に、ジッタトランスファ
規格とジッタトレランス規格を同時に満足するカットオ
フ周波数範囲を拡大することができる。
１０７の識別位相余裕として、ITU-T規格を満足するた
めの最悪条件であるΦa＝Φb＝0.15UIとして説明した
が、通常更に大きな識別位相余裕を有している。この場
合、従来例では、カットオフ周波数の下限が識別位相余
裕の増加に対応して４ＭＨｚ以下に減少していくが、こ
の実施の形態１による構成では、更に低いカットオフ周
波数の下限値となるので、同様に、ジッタトランスファ
規格とジッタトレランス規格を同時に満足するカットオ
フ周波数範囲を拡大することができる。
【００７９】実施の形態２.図３は、この発明の実施の
形態２であるデータ・クロック再生装置の構成を示すブ
ロック図である。図３に示すように、実施の形態２によ
るデータ・クロック再生装置２００では、図１に示した
構成において、前段の位相同期ループ１０３と後段の位
相同期ループ１０４との間に、分周器２０１が設けら
れ、それに伴い、識別器１０６に代えて識別器２０２が
設けられている。その他は、図１に示した構成と同様で
ある。ここでは、この実施の形態２に関わる部分を中心
に説明する。
形態２であるデータ・クロック再生装置の構成を示すブ
ロック図である。図３に示すように、実施の形態２によ
るデータ・クロック再生装置２００では、図１に示した
構成において、前段の位相同期ループ１０３と後段の位
相同期ループ１０４との間に、分周器２０１が設けら
れ、それに伴い、識別器１０６に代えて識別器２０２が
設けられている。その他は、図１に示した構成と同様で
ある。ここでは、この実施の形態２に関わる部分を中心
に説明する。
【００８０】図３において、分周器２０１は、前段の位
相同期ループ１０３における発振器１３３の出力クロッ
ク信号を分周し、互いに異なる位相を有する複数の並列
低速クロック信号を生成する。生成された複数の並列低
速クロック信号は、後段の位相同期ループ１０４におけ
る位相比較器１４１と識別器２０２とに入力される。し
たがって、後段の位相同期ループ１０４では、複数の並
列低速クロック信号に周波数および位相が同期した低速
クロック信号を生成し、クロック信号出力端子１０２と
識別器１０７とに出力することになる。
相同期ループ１０３における発振器１３３の出力クロッ
ク信号を分周し、互いに異なる位相を有する複数の並列
低速クロック信号を生成する。生成された複数の並列低
速クロック信号は、後段の位相同期ループ１０４におけ
る位相比較器１４１と識別器２０２とに入力される。し
たがって、後段の位相同期ループ１０４では、複数の並
列低速クロック信号に周波数および位相が同期した低速
クロック信号を生成し、クロック信号出力端子１０２と
識別器１０７とに出力することになる。
【００８１】また、識別器２０２は、入力データ信号を
分周器２０１から入力される複数の並列低速クロック信
号で識別して並列低速データに展開し、識別器１０７に
出力する。すなわち、識別器２０２は、データ信号入力
端子１０１に入力される高速データ信号を複数の並列低
速データ信号に展開するデータ分離器として機能してい
る。この場合、並列低速データの変化点位相は各々を識
別した低速クロック信号の位相となるため、識別器１０
７において最終的に１つの低速クロックで再び識別する
ことにより、全ての並列低速データの変化点位相は同一
となる。
分周器２０１から入力される複数の並列低速クロック信
号で識別して並列低速データに展開し、識別器１０７に
出力する。すなわち、識別器２０２は、データ信号入力
端子１０１に入力される高速データ信号を複数の並列低
速データ信号に展開するデータ分離器として機能してい
る。この場合、並列低速データの変化点位相は各々を識
別した低速クロック信号の位相となるため、識別器１０
７において最終的に１つの低速クロックで再び識別する
ことにより、全ての並列低速データの変化点位相は同一
となる。
【００８２】このように構成されるデータ・クロック再
生装置２００のジッタ特性について説明する。まず、ジ
ッタトランスファ特性は、次のようになる。分周器２０
１は、入力クロック信号を低速クロック信号に分周する
だけであるので、低速クロック信号に重畳されるジッタ
の絶対量（Second単位）は、発振器１３３の出力クロッ
ク信号に重畳されたジッタの絶対量に等しい。したがっ
て、分周器２０１の出力でのジッタトランスファ特性
は、実施の形態１と同様であり式（１）〜式（８）で示
される。また、データ信号入力端子１０１からクロック
信号出力端子１０２までの総合のジッタトランスファ特
性も実施の形態１と同様であり式(９)〜式(１４)で示さ
れる。
生装置２００のジッタ特性について説明する。まず、ジ
ッタトランスファ特性は、次のようになる。分周器２０
１は、入力クロック信号を低速クロック信号に分周する
だけであるので、低速クロック信号に重畳されるジッタ
の絶対量（Second単位）は、発振器１３３の出力クロッ
ク信号に重畳されたジッタの絶対量に等しい。したがっ
て、分周器２０１の出力でのジッタトランスファ特性
は、実施の形態１と同様であり式（１）〜式（８）で示
される。また、データ信号入力端子１０１からクロック
信号出力端子１０２までの総合のジッタトランスファ特
性も実施の形態１と同様であり式(９)〜式(１４)で示さ
れる。
【００８３】次にジッタトレランス特性について説明す
る。識別器２０２でのジッタトレランス特性は、低速ク
ロック信号に重畳されるジッタの絶対量（Second単位）
が発振器１３３の出力クロック信号に重畳されたジッタ
の絶対量に等しいので、実施の形態１と同様であり、式
（１５）〜式（１６）で示される。
る。識別器２０２でのジッタトレランス特性は、低速ク
ロック信号に重畳されるジッタの絶対量（Second単位）
が発振器１３３の出力クロック信号に重畳されたジッタ
の絶対量に等しいので、実施の形態１と同様であり、式
（１５）〜式（１６）で示される。
【００８４】ここで、識別器２０２でのデータ分離数ま
たは分周器２０１での分周比をＮとすると、識別器１０
７に入力される並列データ信号のビットレートは、入力
データ信号の１／Ｎになる。このため、識別器１０７の
位相余裕は、実施の形態１に比べてＮ倍相当に増加し、
次式(２１)で示されるジッタトレランス特性が得られ
る。式(２１)から、ジッタトレランス特性が実施の形態
１よりも改善されることがわかる。
たは分周器２０１での分周比をＮとすると、識別器１０
７に入力される並列データ信号のビットレートは、入力
データ信号の１／Ｎになる。このため、識別器１０７の
位相余裕は、実施の形態１に比べてＮ倍相当に増加し、
次式(２１)で示されるジッタトレランス特性が得られ
る。式(２１)から、ジッタトレランス特性が実施の形態
１よりも改善されることがわかる。
【００８５】
【数１３】
【００８６】すなわち、実施の形態２では、実施の形態
１に比べて後段の識別器１０７でのジッタトレランス耐
力が増加するので、後段の位相同期ループ１０４におけ
るジッタトランスファ特性のカットオフ周波数を実施の
形態１よりも更に１／Ｎまで低周波数側に設定しても、
ITU-Tで規定されたジッタトランスファ規格とジッタト
レランス規格を同時に満足することができる。また、こ
のことは、実施の形態２における前段の位相同期ループ
１０３でのジッタトランスファ特性のカットオフ周波数
を実施の形態１よりも更に高周波数側に設定することが
できることも意味している。
１に比べて後段の識別器１０７でのジッタトレランス耐
力が増加するので、後段の位相同期ループ１０４におけ
るジッタトランスファ特性のカットオフ周波数を実施の
形態１よりも更に１／Ｎまで低周波数側に設定しても、
ITU-Tで規定されたジッタトランスファ規格とジッタト
レランス規格を同時に満足することができる。また、こ
のことは、実施の形態２における前段の位相同期ループ
１０３でのジッタトランスファ特性のカットオフ周波数
を実施の形態１よりも更に高周波数側に設定することが
できることも意味している。
【００８７】このように、実施の形態２によるデータ・
クロック再生装置２００では、ITU-Tで規定されたジッ
タトランスファ規格とジッタトレランス規格を同時に満
足するためのジッタトランスファ特性のカットオフ周波
数（＝ジッタトレランス特性のコーナー周波数）の設定
範囲は、実施の形態１よりも更に広範囲となる。その結
果、オープンループ利得の温度、電源電圧変動、製造プ
ロセスの特性ばらつきなどを含めて設計自由度が拡大す
るので、ITU-Tの規定を満たすデータ・クロック再生装
置の設計が実施の形態１よりも一層容易に行えるように
なる。
クロック再生装置２００では、ITU-Tで規定されたジッ
タトランスファ規格とジッタトレランス規格を同時に満
足するためのジッタトランスファ特性のカットオフ周波
数（＝ジッタトレランス特性のコーナー周波数）の設定
範囲は、実施の形態１よりも更に広範囲となる。その結
果、オープンループ利得の温度、電源電圧変動、製造プ
ロセスの特性ばらつきなどを含めて設計自由度が拡大す
るので、ITU-Tの規定を満たすデータ・クロック再生装
置の設計が実施の形態１よりも一層容易に行えるように
なる。
【００８８】なお、実施の形態２では、分周器２０１の
出力が識別器２０２に入力されるとして説明したが、図
３に破線で示すように、識別器２０２には、分周器２０
１の出力に代えて発振器１３３の出力クロックを正相と
逆相からなる差動信号で入力し、識別器２０２が２系統
の並列低速データ信号を出力するようにしてもよい。こ
れによっても上記と同様の効果が得られる。
出力が識別器２０２に入力されるとして説明したが、図
３に破線で示すように、識別器２０２には、分周器２０
１の出力に代えて発振器１３３の出力クロックを正相と
逆相からなる差動信号で入力し、識別器２０２が２系統
の並列低速データ信号を出力するようにしてもよい。こ
れによっても上記と同様の効果が得られる。
【００８９】実施の形態３.図４は、この発明の実施の
形態３であるデータ・クロック再生装置の構成を示すブ
ロック図である。図４に示すように、実施の形態３によ
るデータ・クロック再生装置３００では、図１に示した
構成において、前段の位相同期ループ１０３と後段の位
相同期ループ１０４との間に、分周器３０１が設けら
れ、それに伴い、前段の識別器１０６と後段の識別器１
０７との間に第３の識別器３０２が設けられている。そ
の他は、図１に示した構成と同様である。ここでは、こ
の実施の形態３に関わる部分を中心に説明する。
形態３であるデータ・クロック再生装置の構成を示すブ
ロック図である。図４に示すように、実施の形態３によ
るデータ・クロック再生装置３００では、図１に示した
構成において、前段の位相同期ループ１０３と後段の位
相同期ループ１０４との間に、分周器３０１が設けら
れ、それに伴い、前段の識別器１０６と後段の識別器１
０７との間に第３の識別器３０２が設けられている。そ
の他は、図１に示した構成と同様である。ここでは、こ
の実施の形態３に関わる部分を中心に説明する。
【００９０】図４において、分周器３０１は、実施の形
態２における分周器２０１と同様に、前段の位相同期ル
ープ１０３における発振器１３３の出力クロック信号を
分周し、互いに異なる位相を有する複数の並列低速クロ
ック信号を生成する。生成された複数の並列低速クロッ
ク信号は、後段の位相同期ループ１０４における位相比
較器１４１と第３の識別器３０２とに入される。したが
って、後段の位相同期ループ１０４では、実施の形態２
と同様に、複数の並列低速クロック信号に周波数および
位相が同期した低速クロック信号を生成し、クロック信
号出力端子１０２と識別器１０７とに出力することにな
る。
態２における分周器２０１と同様に、前段の位相同期ル
ープ１０３における発振器１３３の出力クロック信号を
分周し、互いに異なる位相を有する複数の並列低速クロ
ック信号を生成する。生成された複数の並列低速クロッ
ク信号は、後段の位相同期ループ１０４における位相比
較器１４１と第３の識別器３０２とに入される。したが
って、後段の位相同期ループ１０４では、実施の形態２
と同様に、複数の並列低速クロック信号に周波数および
位相が同期した低速クロック信号を生成し、クロック信
号出力端子１０２と識別器１０７とに出力することにな
る。
【００９１】また、識別器３０２は、前段の識別器１０
６から入力されるデータ信号を分周器３０１から入力さ
れる複数の並列低速クロック信号で識別して並列低速デ
ータに展開し、識別器１０７に出力する。すなわち、識
別器３０２は、前段の識別器１０６から入力される高速
データ信号を複数の並列低速データ信号に展開するデー
タ分離器として機能している。この場合、並列低速デー
タの変化点位相は各々を識別した低速クロック信号の位
相となるため、識別器１０７において最終的に１つの低
速データで再び識別することにより、全ての並列低速デ
ータの変化点位相は同一となる。
６から入力されるデータ信号を分周器３０１から入力さ
れる複数の並列低速クロック信号で識別して並列低速デ
ータに展開し、識別器１０７に出力する。すなわち、識
別器３０２は、前段の識別器１０６から入力される高速
データ信号を複数の並列低速データ信号に展開するデー
タ分離器として機能している。この場合、並列低速デー
タの変化点位相は各々を識別した低速クロック信号の位
相となるため、識別器１０７において最終的に１つの低
速データで再び識別することにより、全ての並列低速デ
ータの変化点位相は同一となる。
【００９２】このように構成されるデータ・クロック再
生装置３００のジッタ特性について説明する。まず、ジ
ッタトランスファ特性は、次のようになる。実施の形態
２で説明したのと同様に、分周器３０１の出力でのジッ
タトランスファ特性は、実施の形態１と同様であり、式
（１）〜式（８）で示される。また、データ信号入力端
子１０１からクロック信号出力端子１０２までの総合の
ジッタトランスファ特性も実施の形態１と同様であり、
式（９）〜式（１４）で示される。
生装置３００のジッタ特性について説明する。まず、ジ
ッタトランスファ特性は、次のようになる。実施の形態
２で説明したのと同様に、分周器３０１の出力でのジッ
タトランスファ特性は、実施の形態１と同様であり、式
（１）〜式（８）で示される。また、データ信号入力端
子１０１からクロック信号出力端子１０２までの総合の
ジッタトランスファ特性も実施の形態１と同様であり、
式（９）〜式（１４）で示される。
【００９３】次にジッタトレランス特性について説明す
る。実施の形態２で説明したのと同様に、前段の識別器
１０６でのジッタトレランス特性は、実施の形態１と同
様であり、式（１５）〜式（１６）で示される。また、
分周器３０１から出力される低速クロック信号および前
段の識別器１０６の出力データ信号に重畳されるジッタ
の絶対量（Second単位）は、発振器１３３の出力クロッ
ク信号に重畳されたジッタの絶対量に等しい。さらに、
第３の識別器３０２での入力データ信号と分周器３０１
から入力されるクロック信号のジッタ量は等しく、ジッ
タトレランス特性は無限大となる。
る。実施の形態２で説明したのと同様に、前段の識別器
１０６でのジッタトレランス特性は、実施の形態１と同
様であり、式（１５）〜式（１６）で示される。また、
分周器３０１から出力される低速クロック信号および前
段の識別器１０６の出力データ信号に重畳されるジッタ
の絶対量（Second単位）は、発振器１３３の出力クロッ
ク信号に重畳されたジッタの絶対量に等しい。さらに、
第３の識別器３０２での入力データ信号と分周器３０１
から入力されるクロック信号のジッタ量は等しく、ジッ
タトレランス特性は無限大となる。
【００９４】ここで、分周器３０１での分周比をＮとす
ると、後段の識別器１０７に入力される並列データ信号
のビットレートは、入力データ信号の１／Ｎになる。し
たがって、第３の識別器３０２の位相余裕は、実施の形
態２における識別器２０２と同様に、Ｎ倍相当に増加す
るので、上記式(２１)で示されるジッタトレランス特性
が得られる。したがって、実施の形態２と同様に、ジッ
タトレランス特性が実施の形態１よりも改善される。
ると、後段の識別器１０７に入力される並列データ信号
のビットレートは、入力データ信号の１／Ｎになる。し
たがって、第３の識別器３０２の位相余裕は、実施の形
態２における識別器２０２と同様に、Ｎ倍相当に増加す
るので、上記式(２１)で示されるジッタトレランス特性
が得られる。したがって、実施の形態２と同様に、ジッ
タトレランス特性が実施の形態１よりも改善される。
【００９５】すなわち、実施の形態３では、実施の形態
１に比べて後段の識別器１０７でのジッタトレランス耐
力が増加するので、後段の位相同期ループ１０４におけ
るジッタトランスファ特性のカットオフ周波数を実施の
形態１よりも更に１／Ｎまで低周波数側に設定しても、
ITU-Tで規定されたジッタトランスファ規格とジッタト
レランス規格を同時に満足することができる。また、こ
のことは、実施の形態３における前段の位相同期ループ
１０３でのジッタトランスファ特性のカットオフ周波数
を実施の形態１よりも更に高周波数側に設定することが
できることも意味している。
１に比べて後段の識別器１０７でのジッタトレランス耐
力が増加するので、後段の位相同期ループ１０４におけ
るジッタトランスファ特性のカットオフ周波数を実施の
形態１よりも更に１／Ｎまで低周波数側に設定しても、
ITU-Tで規定されたジッタトランスファ規格とジッタト
レランス規格を同時に満足することができる。また、こ
のことは、実施の形態３における前段の位相同期ループ
１０３でのジッタトランスファ特性のカットオフ周波数
を実施の形態１よりも更に高周波数側に設定することが
できることも意味している。
【００９６】このように、実施の形態３によるデータ・
クロック再生装置３００では、ITU-Tで規定されたジッ
タトランスファ規格とジッタトレランス規格を同時に満
足するためのジッタトランスファ特性のカットオフ周波
数（＝ジッタトレランス特性のコーナー周波数）の設定
範囲は実施の形態１よりも更に広範囲となる。その結
果、オープンループ利得の温度、電源電圧変動、製造プ
ロセスの特性ばらつきなどを含めて設計自由度が拡大す
るので、実施の形態２と同様に、ITU-Tの規定を満たす
データ・クロック再生装置の設計が実施の形態１よりも
一層容易に行えるようになる。
クロック再生装置３００では、ITU-Tで規定されたジッ
タトランスファ規格とジッタトレランス規格を同時に満
足するためのジッタトランスファ特性のカットオフ周波
数（＝ジッタトレランス特性のコーナー周波数）の設定
範囲は実施の形態１よりも更に広範囲となる。その結
果、オープンループ利得の温度、電源電圧変動、製造プ
ロセスの特性ばらつきなどを含めて設計自由度が拡大す
るので、実施の形態２と同様に、ITU-Tの規定を満たす
データ・クロック再生装置の設計が実施の形態１よりも
一層容易に行えるようになる。
【００９７】なお、実施の形態３では、発振器１３３の
出力クロック信号が前段の識別器１０６に入力されると
して説明したが、図４に破線で示すように、前段の識別
器１０６には、発振器１３３の出力クロック信号に代え
て分周器３０１の出力クロック信号を入力し、前段の識
別器１０６が実施の形態２における識別器２０２のよう
にデータ分離器として動作するようにしてもよい。これ
によっても上記と同様の効果が得られる。
出力クロック信号が前段の識別器１０６に入力されると
して説明したが、図４に破線で示すように、前段の識別
器１０６には、発振器１３３の出力クロック信号に代え
て分周器３０１の出力クロック信号を入力し、前段の識
別器１０６が実施の形態２における識別器２０２のよう
にデータ分離器として動作するようにしてもよい。これ
によっても上記と同様の効果が得られる。
【００９８】実施の形態４.図５は、この発明の実施の
形態４であるデータ・クロック再生装置の構成を示すブ
ロック図である。図５に示すように、実施の形態４によ
るデータ・クロック再生装置４００では、図１に示した
構成において、後段の識別器１０７に代えて、識別器４
０１が設けられている。その他は、図１に示した構成と
同様である。ここでは、この実施の形態３に関わる部分
を中心に説明する。
形態４であるデータ・クロック再生装置の構成を示すブ
ロック図である。図５に示すように、実施の形態４によ
るデータ・クロック再生装置４００では、図１に示した
構成において、後段の識別器１０７に代えて、識別器４
０１が設けられている。その他は、図１に示した構成と
同様である。ここでは、この実施の形態３に関わる部分
を中心に説明する。
【００９９】図５において、識別器４０１は、分周器４
１１とデータ分離器４１２とを備えている。分周器４１
１は、後段の位相同期ループ１０４で生成されたクロッ
ク信号を分周して互いに異なる位相を有する複数の並列
低速クロック信号を生成し、データ分離器４１２に供給
する。データ分離器４１２は、前段の識別器１０６が出
力するデータ信号を複数の並列低速クロック信号で識別
し、並列低速データに展開する。データ信号出力端子１
０５には、並列低速データ信号が出力される。すなわ
ち、当該データ・クロック再生装置４００は、データ信
号入力端子１０１から入力される高速データ信号を複数
の並列低速データ信号に分離するデータ分離装置として
機能している。
１１とデータ分離器４１２とを備えている。分周器４１
１は、後段の位相同期ループ１０４で生成されたクロッ
ク信号を分周して互いに異なる位相を有する複数の並列
低速クロック信号を生成し、データ分離器４１２に供給
する。データ分離器４１２は、前段の識別器１０６が出
力するデータ信号を複数の並列低速クロック信号で識別
し、並列低速データに展開する。データ信号出力端子１
０５には、並列低速データ信号が出力される。すなわ
ち、当該データ・クロック再生装置４００は、データ信
号入力端子１０１から入力される高速データ信号を複数
の並列低速データ信号に分離するデータ分離装置として
機能している。
【０１００】このように構成されるデータ・クロック再
生装置４００のジッタ特性について説明する。実施の形
態４では、後段の位相同期ループ１０４における発振器
１４３の出力クロック信号を分周して識別クロック信号
とするので、ジッタトランスファ特性およびジッタトレ
ランス特性は、実施の形態１と同様であり、式（９）〜
式（２０）で示される。したがって、実施の形態４にお
いても、実施の形態１で説明したのと同様に、ジッタト
ランスファ規格とジッタトレランス規格を同時に満足す
るためのカットオフ周波数範囲が拡大できる効果が得ら
れる。
生装置４００のジッタ特性について説明する。実施の形
態４では、後段の位相同期ループ１０４における発振器
１４３の出力クロック信号を分周して識別クロック信号
とするので、ジッタトランスファ特性およびジッタトレ
ランス特性は、実施の形態１と同様であり、式（９）〜
式（２０）で示される。したがって、実施の形態４にお
いても、実施の形態１で説明したのと同様に、ジッタト
ランスファ規格とジッタトレランス規格を同時に満足す
るためのカットオフ周波数範囲が拡大できる効果が得ら
れる。
【０１０１】ところで、図５に示す構成において、後段
の位相同期ループ１０４を削除し、発振器１３３の出力
クロック信号を分周器４１１に入力しても、上記したデ
ータ分離装置としての機能を同様に達成できる。この場
合のジッタトランスファ特性および識別器１０６でのジ
ッタトレランス特性は、従来例と同様であり、式（１）
〜式（８）で示される。また、分周器４１１は、発振器
１３３の出力クロック信号を分周するので、分周された
クロック信号のジッタの絶対量（Second単位）は、発振
器１３３でのジッタの絶対量に等しい。したがって、デ
ータ分離器４１２でのジッタトレランス特性も、発振器
１３３の出力クロック信号を分周したクロック信号を識
別クロック信号とするので、従来例と同様であり、式
（６）〜式（８）で示される。つまり、位相同期ループ
が、従来例のように、１段の構成では、オープンループ
利得Ｋの温度、電源電圧変動、製造プロセスの特性ばら
つきなどを含めた設計自由度の拡大が図れないことがわ
かる。
の位相同期ループ１０４を削除し、発振器１３３の出力
クロック信号を分周器４１１に入力しても、上記したデ
ータ分離装置としての機能を同様に達成できる。この場
合のジッタトランスファ特性および識別器１０６でのジ
ッタトレランス特性は、従来例と同様であり、式（１）
〜式（８）で示される。また、分周器４１１は、発振器
１３３の出力クロック信号を分周するので、分周された
クロック信号のジッタの絶対量（Second単位）は、発振
器１３３でのジッタの絶対量に等しい。したがって、デ
ータ分離器４１２でのジッタトレランス特性も、発振器
１３３の出力クロック信号を分周したクロック信号を識
別クロック信号とするので、従来例と同様であり、式
（６）〜式（８）で示される。つまり、位相同期ループ
が、従来例のように、１段の構成では、オープンループ
利得Ｋの温度、電源電圧変動、製造プロセスの特性ばら
つきなどを含めた設計自由度の拡大が図れないことがわ
かる。
【０１０２】なお、実施の形態４では、実施の形態１へ
の適用例を示したが、実施の形態２および実施の形態３
においても同様に、識別器１０７に代えて、分周器とデ
ータ分離器を備える識別器を設けるようにしてもよい。
同様の効果が得られる。
の適用例を示したが、実施の形態２および実施の形態３
においても同様に、識別器１０７に代えて、分周器とデ
ータ分離器を備える識別器を設けるようにしてもよい。
同様の効果が得られる。
【０１０３】
【発明の効果】以上説明したように、この発明によれ
ば、入力されるデータ信号の周波数に同期し、かつ当該
データ信号の変化点に位相同期した第１クロック信号を
生成する第１位相同期ループと、第１位相同期ループが
生成する第１クロック信号に周波数および位相が同期し
た第２クロック信号を生成する第２位相同期ループとが
縦列接続される。その結果、入力されるデータ信号に重
畳されたジッタ信号が抑圧されずに第１クロック信号に
伝達される第１位相同期ループでのジッタ通過周波数の
上限値が、当該装置に要求されるジッタ通過周波数の上
限値以上に設定され、入力される前記データ信号に重畳
されたジッタ信号が抑圧されずに前記第２クロック信号
に伝達される前記第１位相同期ループから前記第２位相
同期ループまでのジッタ通過周波数の上限値が、当該装
置に要求されるジッタ通過周波数の上限値以下に設定さ
れる。したがって、装置に要求されるジッタ特性を満た
す周波数範囲を、位相ロックループが１段の場合よりも
広く設定できるので、設計の自由度を拡大でき、要求さ
れるジッタ特性を満たすデータ・クロック再生装置の設
計が容易に行えるようになる。
ば、入力されるデータ信号の周波数に同期し、かつ当該
データ信号の変化点に位相同期した第１クロック信号を
生成する第１位相同期ループと、第１位相同期ループが
生成する第１クロック信号に周波数および位相が同期し
た第２クロック信号を生成する第２位相同期ループとが
縦列接続される。その結果、入力されるデータ信号に重
畳されたジッタ信号が抑圧されずに第１クロック信号に
伝達される第１位相同期ループでのジッタ通過周波数の
上限値が、当該装置に要求されるジッタ通過周波数の上
限値以上に設定され、入力される前記データ信号に重畳
されたジッタ信号が抑圧されずに前記第２クロック信号
に伝達される前記第１位相同期ループから前記第２位相
同期ループまでのジッタ通過周波数の上限値が、当該装
置に要求されるジッタ通過周波数の上限値以下に設定さ
れる。したがって、装置に要求されるジッタ特性を満た
す周波数範囲を、位相ロックループが１段の場合よりも
広く設定できるので、設計の自由度を拡大でき、要求さ
れるジッタ特性を満たすデータ・クロック再生装置の設
計が容易に行えるようになる。
【０１０４】つぎの発明によれば、上記の発明におい
て、分周手段にて、第１位相同期ループが生成する第１
クロック信号を分周して複数の並列低速クロック信号が
生成され、生成された並列低速クロック信号が基準クロ
ックとして第２位相同期ループに出力され、また第１識
別手段に識別クロックとして出力される。第１識別手段
では、入力される高速データ信号を前記分周手段が出力
する低速クロック信号に従って識別し、展開することが
行われる。また、第２位相同期ループでは、分周手段が
生成する低速クロック信号に同期したクロック信号を生
成するので、その低速クロック信号を識別クロック信号
とする第２識別手段では、第１識別手段からの低速デー
タ信号を一つの低速クロックで識別し、出力することが
行われる。したがって、設計の自由度を一層拡大できる
とともに、高速データ信号を低速並列データ信号に分離
できるデータ分離装置が得られる。
て、分周手段にて、第１位相同期ループが生成する第１
クロック信号を分周して複数の並列低速クロック信号が
生成され、生成された並列低速クロック信号が基準クロ
ックとして第２位相同期ループに出力され、また第１識
別手段に識別クロックとして出力される。第１識別手段
では、入力される高速データ信号を前記分周手段が出力
する低速クロック信号に従って識別し、展開することが
行われる。また、第２位相同期ループでは、分周手段が
生成する低速クロック信号に同期したクロック信号を生
成するので、その低速クロック信号を識別クロック信号
とする第２識別手段では、第１識別手段からの低速デー
タ信号を一つの低速クロックで識別し、出力することが
行われる。したがって、設計の自由度を一層拡大できる
とともに、高速データ信号を低速並列データ信号に分離
できるデータ分離装置が得られる。
【０１０５】つぎの発明によれば、上記の発明におい
て、分周手段にて、第１位相同期ループが生成する第１
クロック信号を分周して複数の並列低速クロック信号が
生成され、生成された並列低速クロック信号が基準クロ
ックとして第２位相同期ループに出力される。また、第
１識別手段では、入力される高速データ信号を、差動信
号として入力される第１位相同期ループが生成する第１
クロック信号に従って識別し、２系統の並列低速データ
信号を出力することが行われる。第２位相同期ループで
は、分周手段が生成する低速クロック信号に同期したク
ロック信号を生成するので、その低速クロック信号を識
別クロック信号とする第２識別手段では、第１識別手段
の出力する２系統の並列低速データ信号をそれぞれ識別
して出力することが行われる。したがって、設計の自由
度を一層拡大できるとともに、高速データ信号を低速並
列データ信号に分離できるデータ分離装置が得られる。
て、分周手段にて、第１位相同期ループが生成する第１
クロック信号を分周して複数の並列低速クロック信号が
生成され、生成された並列低速クロック信号が基準クロ
ックとして第２位相同期ループに出力される。また、第
１識別手段では、入力される高速データ信号を、差動信
号として入力される第１位相同期ループが生成する第１
クロック信号に従って識別し、２系統の並列低速データ
信号を出力することが行われる。第２位相同期ループで
は、分周手段が生成する低速クロック信号に同期したク
ロック信号を生成するので、その低速クロック信号を識
別クロック信号とする第２識別手段では、第１識別手段
の出力する２系統の並列低速データ信号をそれぞれ識別
して出力することが行われる。したがって、設計の自由
度を一層拡大できるとともに、高速データ信号を低速並
列データ信号に分離できるデータ分離装置が得られる。
【０１０６】つぎの発明によれば、上記の発明におい
て、分周手段にて、第１位相同期ループが生成する第１
クロック信号を分周して複数の並列低速クロック信号が
生成され、生成された並列低速クロック信号が基準クロ
ックとして第２位相同期ループに出力され、また、第３
識別手段に識別クロックとして出力される。第３識別手
段では、第１識別手段の出力するデータ信号が分周手段
の出力する低速クロック信号に従って識別され、低速デ
ータ信号に展開され、第２識別手段に出力される。第２
位相同期ループにて生成された低速クロックを識別クロ
ック信号とする第２識別手段では、第３識別手段が出力
する低速データを一つの低速クロックで識別して出力す
ることが行われる。したがって、設計の自由度を一層拡
大できるとともに、高速データ信号を低速並列データ信
号に分離できるデータ分離装置が得られる。
て、分周手段にて、第１位相同期ループが生成する第１
クロック信号を分周して複数の並列低速クロック信号が
生成され、生成された並列低速クロック信号が基準クロ
ックとして第２位相同期ループに出力され、また、第３
識別手段に識別クロックとして出力される。第３識別手
段では、第１識別手段の出力するデータ信号が分周手段
の出力する低速クロック信号に従って識別され、低速デ
ータ信号に展開され、第２識別手段に出力される。第２
位相同期ループにて生成された低速クロックを識別クロ
ック信号とする第２識別手段では、第３識別手段が出力
する低速データを一つの低速クロックで識別して出力す
ることが行われる。したがって、設計の自由度を一層拡
大できるとともに、高速データ信号を低速並列データ信
号に分離できるデータ分離装置が得られる。
【０１０７】つぎの発明によれば、上記の発明におい
て、第１識別手段では、入力されるデータ信号を前記分
周手段が出力する低速クロック信号に従って識別するこ
とが行われる。第３識別手段では、第１識別手段が識別
し、展開した低速データ信号が低速クロック信号によっ
て識別され、低速データ信号に展開される。第２位相同
期ループにて生成された低速クロックを識別クロック信
号とする第２識別手段では、第３識別手段が出力する低
速データを識別して出力することが行われる。したがっ
て、高速データ信号を低速並列データ信号に分離する際
に、第１識別手段と第３識別手段とで、低速データに展
開する割合を分担することができる。
て、第１識別手段では、入力されるデータ信号を前記分
周手段が出力する低速クロック信号に従って識別するこ
とが行われる。第３識別手段では、第１識別手段が識別
し、展開した低速データ信号が低速クロック信号によっ
て識別され、低速データ信号に展開される。第２位相同
期ループにて生成された低速クロックを識別クロック信
号とする第２識別手段では、第３識別手段が出力する低
速データを識別して出力することが行われる。したがっ
て、高速データ信号を低速並列データ信号に分離する際
に、第１識別手段と第３識別手段とで、低速データに展
開する割合を分担することができる。
【０１０８】つぎの発明によれば、上記の発明におい
て、第２識別手段では、分周手段にて、第２位相同期ル
ープが生成する前記第２クロック信号を分周して複数の
並列低速クロック信号が生成され、データ分離手段に
て、第１識別手段の出力するデータ信号が複数の並列低
速クロック信号に従って識別され、並列低速データに展
開される。したがって、設計の自由度を拡大できるとと
もに、高速データ信号を低速並列データ信号に分離でき
るデータ分離装置が得られる。
て、第２識別手段では、分周手段にて、第２位相同期ル
ープが生成する前記第２クロック信号を分周して複数の
並列低速クロック信号が生成され、データ分離手段に
て、第１識別手段の出力するデータ信号が複数の並列低
速クロック信号に従って識別され、並列低速データに展
開される。したがって、設計の自由度を拡大できるとと
もに、高速データ信号を低速並列データ信号に分離でき
るデータ分離装置が得られる。
【図１】 この発明の実施の形態１であるデータ・クロ
ック再生装置の構成を示すブロック図である。
ック再生装置の構成を示すブロック図である。
【図２】 ITU-Tの規格が示す特性とそれを満足するよ
うにパラメータ設定を行って求められた図１に示すデー
タ・クロック再生装置の特性とを比較した図である。
(ａ)は、ジッタトランスファ特性を示す。(ｂ)は、ジッ
タトレランス特性を示す。
うにパラメータ設定を行って求められた図１に示すデー
タ・クロック再生装置の特性とを比較した図である。
(ａ)は、ジッタトランスファ特性を示す。(ｂ)は、ジッ
タトレランス特性を示す。
【図３】 この発明の実施の形態２であるデータ・クロ
ック再生装置の構成を示すブロック図である。
ック再生装置の構成を示すブロック図である。
【図４】 この発明の実施の形態３であるデータ・クロ
ック再生装置の構成を示すブロック図である。
ック再生装置の構成を示すブロック図である。
【図５】 この発明の実施の形態４であるデータ・クロ
ック再生装置の構成を示すブロック図である。
ック再生装置の構成を示すブロック図である。
【図６】 従来のデータ・クロック再生装置の構成を示
すブロック図である。
すブロック図である。
【図７】 図６に示すデータ・クロック再生装置におけ
る位相同期ループの動作を説明するタイミングチャート
である。
る位相同期ループの動作を説明するタイミングチャート
である。
【図８】 ITU-Tの規格が示す特性とそれを満足するよ
うにパラメータ設定を行って求められた図６に示すデー
タ・クロック再生装置の特性とを比較した図である。
(ａ)は、ジッタトランスファ特性を示す。(ｂ)は、ジッ
タトレランス特性を示す。
うにパラメータ設定を行って求められた図６に示すデー
タ・クロック再生装置の特性とを比較した図である。
(ａ)は、ジッタトランスファ特性を示す。(ｂ)は、ジッ
タトレランス特性を示す。
１００，２００，３００，４００ データ・クロック再
生装置、１０１ データ信号入力端子、１０２ クロッ
ク信号出力端子、１０３，１０４ 位相同期ループ、１
０５ データ信号出力端子、１０６，１０７，２０２，
３０２，４０１識別器、１３１，１４１ 位相比較器、
１３２，１４２ 帯域制限回路、１３３，１４３ 発振
器、２０１，３０１，４１１ 分周器、４１２ データ
分離器。
生装置、１０１ データ信号入力端子、１０２ クロッ
ク信号出力端子、１０３，１０４ 位相同期ループ、１
０５ データ信号出力端子、１０６，１０７，２０２，
３０２，４０１識別器、１３１，１４１ 位相比較器、
１３２，１４２ 帯域制限回路、１３３，１４３ 発振
器、２０１，３０１，４１１ 分周器、４１２ データ
分離器。
Claims (6)
- 【請求項１】 入力されるデータ信号の周波数に同期
し、かつ当該データ信号の変化点に位相同期した第１ク
ロック信号を生成する第１位相同期ループと、入力され
る前記データ信号を前記第１クロック信号で識別再生す
る第１識別手段と、 前記第１クロック信号に周波数および位相が同期した第
２クロック信号を生成する第２位相同期ループと、 前記第１識別手段の出力データ信号を前記第２クロック
信号で識別再生する第２識別手段と、を備えるデータ・
クロック再生装置であって、 入力される前記データ信号に重畳されたジッタ信号が抑
圧されずに前記第１クロック信号に伝達される前記第１
位相同期ループでのジッタ通過周波数の上限値が、該装
置に要求されるジッタ通過周波数の上限値以上であり、 入力される前記データ信号に重畳されたジッタ信号が抑
圧されずに前記第２クロック信号に伝達される前記第１
位相同期ループから前記第２位相同期ループまでのジッ
タ通過周波数の上限値が、当該装置に要求されるジッタ
通過周波数の上限値以下である、ことを特徴とするデー
タ・クロック再生装置。 - 【請求項２】 前記第１位相同期ループが生成する前記
第１クロック信号を分周して複数の並列低速クロック信
号を生成し、生成した並列低速クロック信号を基準クロ
ックとして前記第２位相同期ループに出力する分周手
段、を備え、 前記第１識別手段は、入力される前記データ信号を前記
分周手段が出力する前記低速クロック信号に従って識別
する、 ことを特徴とする請求項１に記載のデータ・クロック再
生装置。 - 【請求項３】 前記第１位相同期ループが生成する前記
第１クロック信号を分周して複数の並列低速クロック信
号を生成し、生成した並列低速クロック信号を基準クロ
ックとして前記第２位相同期ループに出力する分周手
段、を備え、 前記第１識別手段は、入力される前記データ信号を、差
動信号として入力される前記第１位相同期ループが生成
する前記第１クロック信号に従って識別し、２系統の並
列低速データ信号を出力する、ことを特徴とする請求項
１に記載のデータ・クロック再生装置。 - 【請求項４】 前記第１位相同期ループが生成する前記
第１クロック信号を分周して複数の並列低速クロック信
号を生成し、生成した並列低速クロック信号を基準クロ
ックとして前記第２位相同期ループに出力する分周手段
と、 前記第１識別手段が出力するデータ信号を前記分周手段
が出力する前記低速クロック信号に従って識別し、前記
第２識別手段に出力する第３識別手段と、 を備えたことを特徴とする請求項１に記載のデータ・ク
ロック再生装置。 - 【請求項５】 前記第１識別手段は、入力される前記デ
ータ信号を前記分周手段が出力する前記低速クロック信
号に従って識別することを特徴とする請求項４に記載の
データ・クロック再生装置。 - 【請求項６】 前記第２識別手段は、 前記第２位相同期ループが生成する前記第２クロック信
号を分周して複数の並列低速クロック信号を生成する分
周手段と、 前記第１識別手段が出力するデータ信号を前記複数の並
列低速クロック信号に従って識別し、並列低速データに
展開するデータ分離手段と、 を備えたことを特徴とする請求項１〜５のいずれか一つ
に記載のデータ・クロック再生装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349319A JP2003152694A (ja) | 2001-11-14 | 2001-11-14 | データ・クロック再生装置 |
| US10/095,518 US7039149B2 (en) | 2001-11-14 | 2002-03-13 | Data clock regenerating apparatus |
| EP02005904A EP1313256A3 (en) | 2001-11-14 | 2002-03-14 | Data clock regenerating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001349319A JP2003152694A (ja) | 2001-11-14 | 2001-11-14 | データ・クロック再生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003152694A true JP2003152694A (ja) | 2003-05-23 |
Family
ID=19162004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001349319A Abandoned JP2003152694A (ja) | 2001-11-14 | 2001-11-14 | データ・クロック再生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7039149B2 (ja) |
| EP (1) | EP1313256A3 (ja) |
| JP (1) | JP2003152694A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1619819A4 (en) * | 2003-05-01 | 2010-08-04 | Mitsubishi Electric Corp | CLOCK DATA RECOVERY CIRCUIT |
| US7412019B2 (en) * | 2004-07-30 | 2008-08-12 | Faraday Technology Corp. | Spread spectrum clock generator |
| US7551010B2 (en) * | 2005-05-12 | 2009-06-23 | Mitsubishi Electric Corporation | PLL circuit and design method thereof |
| JP2011254122A (ja) * | 2009-03-23 | 2011-12-15 | Nec Corp | 回路、制御システム、制御方法及びプログラム |
| US8681917B2 (en) | 2010-03-31 | 2014-03-25 | Andrew Llc | Synchronous transfer of streaming data in a distributed antenna system |
| US8666010B1 (en) * | 2012-09-24 | 2014-03-04 | Xilinx, Inc. | Phase detector for bursty data streams |
| EP2976851B1 (en) * | 2013-03-21 | 2019-11-13 | Telefonaktiebolaget LM Ericsson (publ) | Method and apparatus for implementing clock holdover |
| US9143316B1 (en) * | 2014-07-03 | 2015-09-22 | Xilinx, Inc. | Non-disruptive eye scan for data recovery units based on oversampling |
| CN106301358B (zh) * | 2015-05-28 | 2019-01-01 | 瑞昱半导体股份有限公司 | 快速锁定的时脉数据回复装置与其方法 |
| US10560109B2 (en) * | 2017-12-29 | 2020-02-11 | Texas Instruments Incorporated | Phased locked loop integrated circuit |
| US11212072B1 (en) | 2020-12-22 | 2021-12-28 | Xilinx, Inc. | Circuit for and method of processing a data stream |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58108832A (ja) * | 1981-12-23 | 1983-06-29 | Toshiba Corp | 信号再生回路 |
| JPS63136718A (ja) | 1986-11-28 | 1988-06-08 | Hitachi Ltd | Ｐｌｌ回路 |
| JPH03258022A (ja) | 1990-03-08 | 1991-11-18 | Nec Corp | 二重ループ形ｐｌｌ回路 |
| US5038115A (en) * | 1990-05-29 | 1991-08-06 | Myers Glen A | Method and apparatus for frequency independent phase tracking of input signals in receiving systems and the like |
| JPH0677823A (ja) * | 1992-08-24 | 1994-03-18 | Oki Electric Ind Co Ltd | 周波数シンセサイザ |
| JP3204609B2 (ja) * | 1995-12-14 | 2001-09-04 | 松下電器産業株式会社 | ソースクロック再生回路を有するセル受信装置 |
| US6067335A (en) * | 1996-08-02 | 2000-05-23 | Silicon Systems, Inc. | Read channel IC for dual PLL solution |
| JP2944607B2 (ja) * | 1998-02-12 | 1999-09-06 | 日本電気アイシーマイコンシステム株式会社 | ディジタルｐｌｌ回路とクロックの生成方法 |
| JP2000003563A (ja) | 1998-06-15 | 2000-01-07 | Matsushita Electric Ind Co Ltd | 情報伝送方法と情報伝送装置およびこれを用いた光ディスク装置 |
| DE19842711C2 (de) * | 1998-09-17 | 2002-01-31 | Infineon Technologies Ag | Schaltung zur Datensignalrückgewinnung und Taktsignalregenerierung |
| DE19913110C1 (de) * | 1999-03-23 | 2000-11-16 | Siemens Ag | Frequenzsynthesizer |
| US6636575B1 (en) * | 1999-08-05 | 2003-10-21 | Koninklijke Philips Electronics N.V. | Cascading PLL units for achieving rapid synchronization between digital communications systems |
| NZ338098A (en) * | 1999-09-29 | 2001-06-29 | Tait Electronics Ltd | Frequency synthesizer with phase locked loop (PLL) with two frequency dividers |
| US6876651B1 (en) * | 2000-09-21 | 2005-04-05 | Ericsson Inc. | Cascaded parallel phase locked loops |
-
2001
- 2001-11-14 JP JP2001349319A patent/JP2003152694A/ja not_active Abandoned
-
2002
- 2002-03-13 US US10/095,518 patent/US7039149B2/en not_active Expired - Fee Related
- 2002-03-14 EP EP02005904A patent/EP1313256A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP1313256A2 (en) | 2003-05-21 |
| US7039149B2 (en) | 2006-05-02 |
| EP1313256A3 (en) | 2006-05-17 |
| US20030091138A1 (en) | 2003-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5592125A (en) | Modified bang-bang phase detector with ternary output | |
| JP2993559B2 (ja) | 位相同期回路 | |
| JP2653642B2 (ja) | 多端制御構造を有する高速ビット同期装置 | |
| JP3379959B2 (ja) | 多重位相ロックループのクロック回復回路 | |
| JP4586730B2 (ja) | クロックデータ再生回路 | |
| EP1199805B1 (en) | PLL circuit and optical communication reception apparatus | |
| US8208596B2 (en) | System and method for implementing a dual-mode PLL to support a data transmission procedure | |
| JP2003152694A (ja) | データ・クロック再生装置 | |
| US5666388A (en) | Clock recovery circuit with matched oscillators | |
| EP1199806B1 (en) | PLL circuit and optical communication reception apparatus | |
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| US6549598B1 (en) | Clock signal extraction circuit | |
| JP3039526B2 (ja) | Ｐｌｌ回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPH0621808A (ja) | クロック再生回路 | |
| KR940000942B1 (ko) | 비트동기회로 | |
| JPH0350963A (ja) | 同期信号再生回路 | |
| JP2004266699A (ja) | クロック再生用ｐｌｌ回路 | |
| JP4008108B2 (ja) | 同期信号処理回路 | |
| CN115603745A (zh) | 一种自偏置双环延迟电路 | |
| JP3117804B2 (ja) | 水平同期再生装置 | |
| JPH0316808B2 (ja) | ||
| JPH09116427A (ja) | 位相同期回路 | |
| JP2002290231A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20060606 |