CN105897256A - 一种实现锁相环快速锁定的结构和方法 - Google Patents
一种实现锁相环快速锁定的结构和方法 Download PDFInfo
- Publication number
- CN105897256A CN105897256A CN201610251514.3A CN201610251514A CN105897256A CN 105897256 A CN105897256 A CN 105897256A CN 201610251514 A CN201610251514 A CN 201610251514A CN 105897256 A CN105897256 A CN 105897256A
- Authority
- CN
- China
- Prior art keywords
- frequency
- signal
- phase
- loop
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000009966 trimming Methods 0.000 claims description 10
- 238000012360 testing method Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000000465 moulding Methods 0.000 claims description 2
- 238000012937 correction Methods 0.000 abstract description 10
- 238000013461 design Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种实现锁相环快速锁定的结构，包括由相位比较器、环路滤波器、控制开关、压控振荡器、数字分频器顺序相连组成的锁相环，以及连接并调节控制所述压控振荡器、数字分频器和控制开关的控制模组；所述结构还包括与相位比较器相连的主振荡器，与所述数字分频器和控制模组相连的频率选择器，以及与所述控制模组相连的重置电路；本发明还提供一种通过上述结构实现锁相环快速锁定的方法，使得在不需要断开开关情况下，对锁相环进行自动频率校正，缩短了锁定时间，达到了快速锁定的目的；当工作频率的改变超过快捕带时，并不需要进行开环校正过程就可以捕捉到所需频率，实现了快速捕捉。
Description
技术领域
本发明涉及一种通讯电子设备的部件，具体来说涉及一种锁相环。
背景技术
随着社会的发展，电子设备越来越普及。有通信功能的电子设备中都具有锁相环这一电路结构，处于电子设备中的锁相环可以为设备提供时钟信号或是其他的保证设备正常工作的参考信号。一般来说，锁相环电路中都会包含一个压控振荡器，所以锁相环可以为系统提供可调整的频率。通过改变数字分频器的分频比，就可以调整锁相环的频率。使用自动频率校正技术的锁相环由于在环路开环的时候，才能校正压控振荡器的频率，所以当改变分频比，导致需要粗调压控振荡器里面的可变电容时，需要重复开环校正过程。众所周知，锁相环的性能是由校正时间，捕捉时间，快捕带宽，调谐灵敏度，噪声大小和其他性能来表征的。例如快捕带宽和校正时间表征了锁相环响应频率改变的速度。特别是，当工作频率的改变超过了快捕带范围时，必须进行校正过程。锁相环如果可以不需要进行校正过程的话，那么就可以缩短捕捉时间。前人所做的锁相环，需要额外的开环工作时间去执行另外的校正程序来粗调电容槽的电容值，这就延长了锁定时间。但是，如果通过增加锁相环的调谐灵敏度来增加快捕带宽的话，会带来噪声的增加以及更多的制造成本。
随着技术的发展，越来越需要锁相环提供更短的锁定时间，更快的锁定速度。一个显而易见的方法就是增大压控振荡器的灵敏度，但是当压控振荡器灵敏度增大时，相位噪声特性就会变差，对于低相位噪声要求的系统来说，通过增大压控振荡器的灵敏度而使得相位噪声特性变差来达到快速锁定的目的是不可行的。现有的环路快速锁定技术主要有以下两类：1.加速模式(speed-upmode)。基本思想就是通过在不同环路带宽或增益之间的切换，来实现快速锁定和锁定后的低噪声，锁相环在频率切换锁定过程中工作在环路带宽比较大的加速模式状态下，当锁定后或在一定的时间后由较大环路带宽加速模式状态变换到较小环路带宽的正常模式工作状态。2.压控振荡器预调节模式。通过选择压控振荡器中的电感或电容阵列来改变压控振荡器的振荡频率，这种方法也称为自动频率校正(AFC)，自动频率校正模式的不足是锁定时间等于AFC时间和正常锁定时间之和。现有实现锁相环快速锁定的方法，无论是设计宽频带的压控振荡器，还是设计新型的自动频率校正电路，都会使得设计更加复杂，增加电路设计的难度。再者由于电路设计的难度增加，再有经验的工程师都不能确保流片的质量，这无疑会增加流片的次数，从而增加制作成本。同时电路复杂程度的增加也会带来一定的不稳定性。
发明内容
本发明的目的在于克服现有技术中的不足之处，提供一种实现锁相环快速锁定的结构，其通过以下技术方案实现：
一种实现锁相环快速锁定的结构，包括由相位比较器、环路滤波器、控制开关、压控振荡器、数字分频器顺序相连组成的锁相环，以及连接并调节控制所述压控振荡器、数字分频器和控制开关的控制模组；所述结构还包括与所述相位比较器相连的主振荡器，与所述数字分频器和控制模组相连的频率选择器，以及与所述控制模组相连的重置电路；
进一步地，所述控制模组包括检测电路、频率变化范围控制器和校正电路。
进一步地，所述压控振荡器包括并联连接的电容模块、电感和增益模块，所述电容模块包括由连续模拟信号控制的可变电容和由数字信号控制的连接解码器的电容槽。
进一步地，由于晶体振荡器能提供非常稳定的固定频率，所以所述主振荡器为晶体振荡器。
本发明还提供一种通过上述结构实现锁相环快速锁定的方法，具体为：
由所述主振荡器给所述相位比较器提供参考频率；所述相位比较器通过将所述参考频率和由数字分频器提供的反馈信号进行比较，输出代表两输入相位差值的误差信号，再将该误差信号通过环路滤波器滤波，输出一个直流控制电压VC信号到压控振荡器；所述频率选择器控制数字分频器的分频比；所述控制模组输出控制信号CONTROLWORD给所述压控振荡器，所述压控振荡器的输出信号FREQ的频率由所述VC信号和所述CONTROLWORD信号共同调节决定，FREQ的频率再通过所述数字分频器输入到所述相位比较器中，再进行新一轮的跟踪过程；所述控制开关在正常工作状态下闭合，所述锁相环工作在闭环状态下；所述控制开关在校正过程时开启，所述锁相环工作在开环状态下。
进一步地，所述重置电路用来初始化校正过程，校正过程仅在响应重置信号和启动时运行一次，不在改变工作频率时重复进行。由于在制造过程中，器件的参数会有所偏差，这时校正电路就会确定一个偏置值来补偿这些变化，调整所述锁相环的频率。
校正电路在开环工作情况下运行校正程序来设定锁相环的振荡频率。在校正程序运行过程中，校正电路通过断开所述控制开关使得锁相环工作在开环模式下，频率变化范围控制器监测FREQ信号的频率并提供控制信号来确定一个合适的偏置基准值。在校正程序之后，所述校正电路通过闭合所述控制开关将锁相环设定在闭环工作模式下。
在锁相环支持的频率范围内，所述频率选择器通过为所述数字分频器设定一个新的分频比和为所述控制模组提供一个新的控制信号，来调整锁相环的工作频率至任一想要的频率；为了响应检测电路要求一个新频率的需求，所述频率变化范围控制器将确定一个合适的控制值，通过所述CONTROLWORD信号将该控制值传输给压控振荡器；同时，当需要载入一个新的频率比时，所述频率变化范围控制器将信号传输给所述数字分频器。
所述压控振荡器的频率是由电容电感值决定的，当电容值达到希望的值时，压控振荡器的输出频率也将达到希望的频率。由于SELECT信号并不是连续信号，所以所述电容槽的电容值是以某一步长跳变的，达到了粗调电容值的目的，这为所述输出信号FREQ的频率提供了一个大概的范围，同时，所述VC信号微调所述输出信号FREQ的频率。
本发明的有益效果：本发明的锁相环接收到频率选择器发送新的工作频率的要求之后，在一个周期内就能建立对新频率的锁定状态，也就是锁定时间。锁相环从一个工作频率转换到另一个工作频率所需要的时间仅在闭环工作情况下，并不包括额外的开环工作时间，这就可以缩短锁相环的锁定时间。当工作频率的改变超过快捕带时，并不需要进行开环校正过程就可以捕捉到所需频率，实现快速捕捉。本发明还在自动频率校正的方法上进行改进，通过将电容模块中的电容分为两部分，一部分由连续模拟信号控制的可变电容，一部分由数字信号控制的电容槽电路，使得在不需要断开控制开关情况下，对锁相环进行自动频率校正，缩短了锁定时间。
附图说明
图1是实施例的电路原理示意图。
图2是实施例的压控振荡器的结构示意图。
图3是图2压控振荡器的电容模块的结构示意图。
图4是压控振荡器电容值与输出频率的关系图。
图5是压控振荡器电容值与CONTROLWORD信号值的关系图。
图6是FREQ的频率与CONTROLWORD信号值的关系图。
具体实施方式
本发明的一个较佳实施例，如图1和图2所示，一种实现锁相环快速锁定的结构，包括由相位比较器、环路滤波器、控制开关、压控振荡器、数字分频器顺序相连组成的锁相环，以及连接并调节控制所述压控振荡器、数字分频器和控制开关的控制模组；所述结构还包括与所述相位比较器相连的主振荡器，与所述数字分频器和控制模组相连的频率选择器，以及与所述控制模组相连的重置电路；所述控制模组包括检测电路、频率变化范围控制器和校正电路，所述压控振荡器包括并联连接的电容模块、电感和增益模块，所述电容模块包括由连续模拟信号控制的可变电容和由数字信号控制的连接解码器的电容槽，主振荡器为晶体振荡器。本结构的工作方法和原理如发明内容部分所述。
图4展示了压控振荡器电容值与输出频率的关系图，输出频率与电容值并不是呈线性关系的，而是与电容值平方根的倒数成比例的。图5展示了电容值与CONTROLWORD信号值的关系图，在这种实现方式中CONTROLWORD的值是从0变化到127的，CONTROLWORD的值在实际中是用7位二进制码来表示的。为了在最后能使得输出信号频率与CONTROLWORD信号值呈现线性关系，我们使得电容值与信号值的平方根倒数成正比，这样我们就能得到如图6所示的，输出信号FREQ的频率与CONTROLWORD信号值呈现线性关系的图。用插值法求出输出信号FREQ的频率与CONTROLWORD信号值的关系式如下。
CONTROLWORD的数值是从0变化到127的，每一个整数代表一个控制步长，对应相应的频率步长。例如，当锁相环工作在3.0GHZ到4.5GHZ这个频段内时，0对应最低的工作频率3.0GHZ，127对应最高的工作频率4.5GHZ，每个控制步长对应大约11MHZ的频率变化。在不同的实现方式中，CONTROLWORD的数值也可以从0变化511，这样就有512个不同的控制信号，对应锁相环输出不同的频率。当然，这时CONTROLWORD的数值需要9位二进制数来表示。
图3展示了图2中电容模块的详细结构。整个电容模块可分为两部分，分为可变电容与电容槽。可变电容由VC信号控制，电容槽连接一个解码器，解码器接收CONTROL WORD信号，并解码输出SELECT信号控制电容槽的电容值。由于SELECT信号并不是连续信号，所以电容值是以某一步长跳变的，达到了粗调电容值的目的，而后通过VC信号控制可变电容，细调电容值来达到希望的电容值。压控振荡器的频率是由电容电感值决定的，当电容值达到希望的值时，压控振荡器的输出频率也将达到希望的频率。
在本实施例的实现过程中，电容槽由八个小的电容槽组成，每个小的电容槽里面有4个由数字信号控制的小电容，每个小电容的电容值不同，这样每个小的电容槽能提供16种不同的电容值。小电容槽里的4个电容如何选择，是否并联，将由CONTROL WORD信号中的4位二进制码决定。例如，当CONTROLWORD的值为零时，小电容槽里的电容全部并联在一起，所有小电容槽也并联在一起，这样就可以得到最大的电容值，由于频率与电容值的平方根倒数成正比，所以这时锁相环输出的频率为最低频率。
使用该种方法所造成的误差也在可接受范围以内，例如当锁相环工作在3.0GHZ到4.5GHZ这个频段内时，每个CONTROL WORD信号的控制步长对应大约11MHZ的频率变化。同时，可变电容能为锁相环提供40MHZ的锁定范围，该锁定范围是连续变化的，所以使用该种方法所造成的误差是非常小的，在可接受范围以内。
Claims (6)
1.一种实现锁相环快速锁定的结构，其特征在于：所述结构包括由相位比较器、环路滤波器、控制开关、压控振荡器、数字分频器顺序相连组成的锁相环，以及连接并调节控制所述压控振荡器、数字分频器和控制开关的控制模组；所述结构还包括与所述相位比较器相连的主振荡器，与所述数字分频器和控制模组相连的频率选择器，以及与所述控制模组相连的重置电路。
2.根据权利要求1所述的实现锁相环快速锁定的结构，其特征在于：所述控制模组包括检测电路、频率变化范围控制器和校正电路。
3.根据权利要求2所述的实现锁相环快速锁定的结构，其特征在于：所述压控振荡器包括并联连接的电容模块、电感和增益模块，所述电容模块包括由连续模拟信号控制的可变电容和由数字信号控制的连接解码器的电容槽。
4.根据权利要求1，2或3所述的实现锁相环快速锁定的结构，其特征在于：所述主振荡器为晶体振荡器。
5.根据权利要求1所述的结构实现锁相环快速锁定的方法，其特征在于：由所述主振荡器给所述相位比较器提供参考频率；所述相位比较器通过将所述参考频率和由数字分频器提供的反馈信号进行比较，输出代表两输入相位差值的误差信号，再将该误差信号通过环路滤波器滤波，输出一个直流控制电压VC信号到压控振荡器；所述频率选择器控制数字分频器的分频比；所述控制模组输出控制信号CONTROLWORD给所述压控振荡器，所述压控振荡器的输出信号FREQ的频率由所述VC信号和所述CONTROLWORD信号共同调节决定，FREQ的频率再通过所述数字分频器输入到所述相位比较器中，再进行新一轮的跟踪过程；所述控制开关在正常工作状态下闭合，所述锁相环工作在闭环状态下；所述控制开关在校正过程时开启，所述锁相环工作在开环状态下；所述重置电路用来初始化校正过程。
6.根据权利要求2或3所述的结构实现锁相环快速锁定的方法，其特征在于：由所述主振荡器给所述相位比较器提供参考频率；所述相位比较器通过将所述参考频率和由数字分频器提供的反馈信号进行比较，输出代表两输入相位差值的误差信号，再将该误差信号通过环路滤波器滤波，输出一个直流控制电压VC信号到压控振荡器；所述频率选择器控制数字分频器的分频比；所述控制模组输出控制信号CONTROLWORD给所述压控振荡器，所述压控振荡器的输出信号FREQ的频率由所述VC信号和所述CONTROLWORD信号共同调节决定，FREQ的频率再通过所述数字分频器输入到所述相位比较器中，再进行新一轮的跟踪过程；所述控制开关在正常工作状态下闭合，所述锁相环工作在闭环状态下；所述控制开关在校正过程时开启，所述锁相环工作在开环状态下；
重置电路用来初始化校正过程，校正过程仅在响应重置信号和启动时运行一次；
校正电路在开环工作情况下运行校正程序来设定锁相环的振荡频率；在校正程序运行过程中，校正电路通过断开所述控制开关使得锁相环工作在开环模式下，频率变化范围控制器监测输出信号FREQ的频率并提供控制信号来确定一个合适的偏置基准值；在校正程序之后，所述校正电路通过闭合所述控制开关将锁相环设定在闭环工作模式下；
在锁相环支持的频率范围内，所述频率选择器通过为所述数字分频器设定一个新的分频比和为所述控制模组提供一个新的控制信号，来调整锁相环的工作频率至任一想要的频率；为了响应检测电路要求一个新频率的需求，所述频率变化范围控制器将确定一个合适的控制值，通过所述CONTROLWORD信号将该控制值传输给压控振荡器；同时，当需要载入一个新的频率比时，所述频率变化范围控制器将信号传输给所述数字分频器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610251514.3A CN105897256A (zh) | 2016-04-20 | 2016-04-20 | 一种实现锁相环快速锁定的结构和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610251514.3A CN105897256A (zh) | 2016-04-20 | 2016-04-20 | 一种实现锁相环快速锁定的结构和方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105897256A true CN105897256A (zh) | 2016-08-24 |
Family
ID=56704395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610251514.3A Pending CN105897256A (zh) | 2016-04-20 | 2016-04-20 | 一种实现锁相环快速锁定的结构和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105897256A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106788406A (zh) * | 2016-12-14 | 2017-05-31 | 深圳市海能达通信有限公司 | 频率产生单元及减小频率锁定时间的方法 |
| CN107800428A (zh) * | 2016-08-30 | 2018-03-13 | 意法半导体国际有限公司 | 用于数字锁相环或锁频环电路的量程和过程补偿 |
| CN108551341A (zh) * | 2018-05-02 | 2018-09-18 | 上海顺久电子科技有限公司 | 一种锁相环装置及锁相环电路的补偿方法 |
| CN111900978A (zh) * | 2020-08-07 | 2020-11-06 | 上海橙群微电子有限公司 | 锁相环电路、发射机和无线收发系统 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257302A (zh) * | 2007-02-27 | 2008-09-03 | 北京朗波芯微技术有限公司 | 振荡器的频率调节方法及小数分频锁相环频率合成器 |
| CN101814917A (zh) * | 2009-02-19 | 2010-08-25 | 中国科学院微电子研究所 | 可实现频段选择的自校正锁相环频率综合器 |
| CN102332915A (zh) * | 2011-07-25 | 2012-01-25 | 复旦大学 | 一种具有宽锁定范围的次谐波注入锁定压控振荡器 |
| CN102868395A (zh) * | 2012-10-11 | 2013-01-09 | 广州润芯信息技术有限公司 | 锁相环频率综合器及开环频率粗调方法 |
| CN103036560A (zh) * | 2012-12-13 | 2013-04-10 | 广州润芯信息技术有限公司 | 锁相环、其闭环频率自动校准电路及方法 |
| CN205510015U (zh) * | 2016-04-20 | 2016-08-24 | 佛山臻智微芯科技有限公司 | 一种实现锁相环快速锁定的结构 |
-
2016
- 2016-04-20 CN CN201610251514.3A patent/CN105897256A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101257302A (zh) * | 2007-02-27 | 2008-09-03 | 北京朗波芯微技术有限公司 | 振荡器的频率调节方法及小数分频锁相环频率合成器 |
| CN101814917A (zh) * | 2009-02-19 | 2010-08-25 | 中国科学院微电子研究所 | 可实现频段选择的自校正锁相环频率综合器 |
| CN102332915A (zh) * | 2011-07-25 | 2012-01-25 | 复旦大学 | 一种具有宽锁定范围的次谐波注入锁定压控振荡器 |
| CN102868395A (zh) * | 2012-10-11 | 2013-01-09 | 广州润芯信息技术有限公司 | 锁相环频率综合器及开环频率粗调方法 |
| CN103036560A (zh) * | 2012-12-13 | 2013-04-10 | 广州润芯信息技术有限公司 | 锁相环、其闭环频率自动校准电路及方法 |
| CN205510015U (zh) * | 2016-04-20 | 2016-08-24 | 佛山臻智微芯科技有限公司 | 一种实现锁相环快速锁定的结构 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107800428A (zh) * | 2016-08-30 | 2018-03-13 | 意法半导体国际有限公司 | 用于数字锁相环或锁频环电路的量程和过程补偿 |
| CN106788406A (zh) * | 2016-12-14 | 2017-05-31 | 深圳市海能达通信有限公司 | 频率产生单元及减小频率锁定时间的方法 |
| CN108551341A (zh) * | 2018-05-02 | 2018-09-18 | 上海顺久电子科技有限公司 | 一种锁相环装置及锁相环电路的补偿方法 |
| CN111900978A (zh) * | 2020-08-07 | 2020-11-06 | 上海橙群微电子有限公司 | 锁相环电路、发射机和无线收发系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105897256A (zh) | 一种实现锁相环快速锁定的结构和方法 | |
| CN101814917B (zh) | 可实现频段选择的自校正锁相环频率综合器 | |
| US7486147B2 (en) | Low phase noise phase locked loops with minimum lock time | |
| CN102299706B (zh) | 压控振荡器频率温度补偿系统及锁定锁相回路频率的方法 | |
| US8432204B1 (en) | Current-controlled oscillator (CCO) based PLL | |
| JP5147539B2 (ja) | 周波数シンセサイザおよびその制御方法 | |
| CN205510015U (zh) | 一种实现锁相环快速锁定的结构 | |
| US20070164829A1 (en) | Sigma-delta fractional-N PLL with reduced frequency error | |
| CN107040257B (zh) | 锁相环带宽控制电路及方法 | |
| US6803830B2 (en) | Phase-locked loop and method for automatically setting its output frequency | |
| CN105577180A (zh) | 一种锁相环快速锁定和带宽校准的系统和方法 | |
| US9312867B2 (en) | Phase lock loop device with correcting function of loop bandwidth and method thereof | |
| US20090261874A1 (en) | Phase locked loop with small size and improved performance | |
| CN101860360A (zh) | 锁相环、补偿电路及补偿方法 | |
| CN109547019B (zh) | 一种应用于宽调谐范围的双lc-vco结构锁相环及校准方法 | |
| CN101399542A (zh) | 具有温度漂移补偿的锁相环及其方法 | |
| CN104579330A (zh) | 一种锁相环的两步自动频率校准电路和方法 | |
| CN1859008A (zh) | 锁相环频率合成器开关电容的自动调节方法及电路 | |
| TWI446722B (zh) | 鎖相迴路電路 | |
| EP2797235B1 (en) | Phase-locked loop device with managed transition to random noise operation mode | |
| US7583773B2 (en) | Frequency synthesizing device with automatic calibration | |
| US11012079B1 (en) | Continuous tuning of digitally switched voltage-controlled oscillator frequency bands | |
| CN108418579A (zh) | 一种输出正弦波锁相移相装置及正弦锁相移相算法 | |
| CN104467817B (zh) | 一种应用于自动频率控制系统(afc)的环路微调算法 | |
| US10615746B2 (en) | Method and apparatus for multi-band voltage-controlled oscillator (VCO) band selection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160824 |