JPH0244918A - Ｐｌｌ発振器 - Google Patents
Ｐｌｌ発振器Info
- Publication number
- JPH0244918A JPH0244918A JP63196734A JP19673488A JPH0244918A JP H0244918 A JPH0244918 A JP H0244918A JP 63196734 A JP63196734 A JP 63196734A JP 19673488 A JP19673488 A JP 19673488A JP H0244918 A JPH0244918 A JP H0244918A
- Authority
- JP
- Japan
- Prior art keywords
- power
- capacitor
- oscillator
- frequency
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 230000010355 oscillation Effects 0.000 claims abstract description 14
- 230000000630 rising effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＰ Ｌ ｌ、 （ｐＨａ３ｅＬｏｃｋｅｄ Ｌ
ｏｏｐ）発振器に関し、特に発振出力の立上がりの早い
Ｐ Ｌ Ｌ発振器に関する。
ｏｏｐ）発振器に関し、特に発振出力の立上がりの早い
Ｐ Ｌ Ｌ発振器に関する。
一般にＰＬＬ発振器は、広く無線機の局部発振器として
用いられている。例えは、携帯無線機のように消費電力
の制限が厳しい無線機では、その送信部や受信部を必要
時間のみ動作させ、他の時間は動作を停止させて消費電
力を低減するバッテリーセービング方式をとることが多
い。一方、バッテリーセービング方式を適用したＰＬＬ
発振器は、間欠的な電源投入時においても、すみやかに
出力中心周波数が規定中心周波数になることが要求され
る。従来のＰＬＬ発振器は、第２図のフロック図に示す
ように、基準周波数信号を発生する基準発振器１の出力
周波数は分周器２において１／ Ｎ Ｉの周波数に分周
される。この分周器２の出力と後述する電圧制御発振器
５の出力とが位相検出器３に接続されている。この位相
検出器３の出力は、抵抗９，１０、コンデンサ１１より
構成されるループフィルタであるローパスフィルタを経
由して、電圧制御発振器５の制御入力端子に接続されて
いる。この電圧制御発振器５の出力は、分岐されて分周
器４とＰＬＬ発振器としての出力端子８とに接続されて
いる。電圧制御発振器５の発振周波数を分周器２の出力
周波数まで１／Ｎ２に分周する分周器４の出力は位相検
出器３に接続され位相ロックループを形成する。スイッ
チ６はスイッチ制御端子１３からの制御信号により電源
端子７からの電源をオン、オフする電源スィッチである
。このような回路構成において、位相検出器３は、分周
器２１分周器４との出力位相を比較しその差に比例した
電圧を出力する。この電圧はローパスフィルタを介して
電圧制御発振器５に帰還されて位相同期状態となる。
用いられている。例えは、携帯無線機のように消費電力
の制限が厳しい無線機では、その送信部や受信部を必要
時間のみ動作させ、他の時間は動作を停止させて消費電
力を低減するバッテリーセービング方式をとることが多
い。一方、バッテリーセービング方式を適用したＰＬＬ
発振器は、間欠的な電源投入時においても、すみやかに
出力中心周波数が規定中心周波数になることが要求され
る。従来のＰＬＬ発振器は、第２図のフロック図に示す
ように、基準周波数信号を発生する基準発振器１の出力
周波数は分周器２において１／ Ｎ Ｉの周波数に分周
される。この分周器２の出力と後述する電圧制御発振器
５の出力とが位相検出器３に接続されている。この位相
検出器３の出力は、抵抗９，１０、コンデンサ１１より
構成されるループフィルタであるローパスフィルタを経
由して、電圧制御発振器５の制御入力端子に接続されて
いる。この電圧制御発振器５の出力は、分岐されて分周
器４とＰＬＬ発振器としての出力端子８とに接続されて
いる。電圧制御発振器５の発振周波数を分周器２の出力
周波数まで１／Ｎ２に分周する分周器４の出力は位相検
出器３に接続され位相ロックループを形成する。スイッ
チ６はスイッチ制御端子１３からの制御信号により電源
端子７からの電源をオン、オフする電源スィッチである
。このような回路構成において、位相検出器３は、分周
器２１分周器４との出力位相を比較しその差に比例した
電圧を出力する。この電圧はローパスフィルタを介して
電圧制御発振器５に帰還されて位相同期状態となる。
通常、電源投入後の位相ロックループの立上がり時間は
、ループ利得によってほぼ決定される。
、ループ利得によってほぼ決定される。
従来のＰＬＬ発振器では特にループ利得が小さい場合立
上がり時間が長い欠点かあった。
上がり時間が長い欠点かあった。
本発明の目的は、ＰＬＩ−発振器における位相ロックル
ープの立上がり時間を改善して電源投入後の発振周波数
を早く安定化てきるＰＬＬ発振器を提供することにある
。
ープの立上がり時間を改善して電源投入後の発振周波数
を早く安定化てきるＰＬＬ発振器を提供することにある
。
本発明のＰ Ｌ Ｌ発振器は、電圧制御用端子を有し所
定の発振信号を生成する電圧制御発振器と、前記発振信
号の周波数の基準周波数を生成する基準発振器と、前記
発振信号の周波数と前記基準周波数との位相差を検出す
る位相検出器と、前記位相検出器の出力電圧を入力する
ループフィルタとを備え、前記ループフィルタの出力を
前記電圧制御用端子に供給するＰＬＬ発振器において、
前記時定数回路に含まれるコンデンサに電源から充電電
力を供給する充電回路を設けている。
定の発振信号を生成する電圧制御発振器と、前記発振信
号の周波数の基準周波数を生成する基準発振器と、前記
発振信号の周波数と前記基準周波数との位相差を検出す
る位相検出器と、前記位相検出器の出力電圧を入力する
ループフィルタとを備え、前記ループフィルタの出力を
前記電圧制御用端子に供給するＰＬＬ発振器において、
前記時定数回路に含まれるコンデンサに電源から充電電
力を供給する充電回路を設けている。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図であり、適
当な容量をもったコンデンサ１２を電源線と抵抗］０と
コンデンサ１１の接続点間に接続したほかは従来例の構
成と同じである。
当な容量をもったコンデンサ１２を電源線と抵抗］０と
コンデンサ１１の接続点間に接続したほかは従来例の構
成と同じである。
コンデンサ１２の容量値Ｃ２は、次のようにして算出さ
れる。電源電圧■５の電源投入後位相ロックループが定
常状態になった時のＣ１の容量を有するコンデンサ１１
の両端の電圧をＶＣとすれ知のＣ１に対するＣ２の値が
定められる。電源投入後殆ど瞬時に所定の電圧ＶＣにチ
ャージされるので、位相ロックループは瞬時に定常状態
に達する。
れる。電源電圧■５の電源投入後位相ロックループが定
常状態になった時のＣ１の容量を有するコンデンサ１１
の両端の電圧をＶＣとすれ知のＣ１に対するＣ２の値が
定められる。電源投入後殆ど瞬時に所定の電圧ＶＣにチ
ャージされるので、位相ロックループは瞬時に定常状態
に達する。
実際には電圧制御発振器５の発振立上り時における周波
数の温度、経時変化等により制御電圧か変化するため、
位相ロックループは瞬時に引き込むことができないが、
コンデンサ１１へのプリチャージにより従来のＰＬＬ発
振器に比べ安定に達する時間が大幅に改善される。第３
図の特性図は、従来と本実施例におけるＰＬＬ発振器の
電源投入後の発振周波数の立上がり特性の実測値を比較
したもので、大幅な改善効果が得られる。
数の温度、経時変化等により制御電圧か変化するため、
位相ロックループは瞬時に引き込むことができないが、
コンデンサ１１へのプリチャージにより従来のＰＬＬ発
振器に比べ安定に達する時間が大幅に改善される。第３
図の特性図は、従来と本実施例におけるＰＬＬ発振器の
電源投入後の発振周波数の立上がり特性の実測値を比較
したもので、大幅な改善効果が得られる。
以上説明したように本発明によれば、簡単な回路の追加
により電源投入後のＰＬＬ発振器の発振周波数の立上が
り特性を大幅に改善できる効果がある。
により電源投入後のＰＬＬ発振器の発振周波数の立上が
り特性を大幅に改善できる効果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
のＰＬＬ発振器のブロック図、第３図は従来例と本実施
例の実測値を比較する特性図である。 １・・・基準発振器、２・・・分周器、３・・位相検出
器、４・・・分周器、５・・・電圧制御発振器、６・・
・スイッチ、７・・・電源端子、８・出力端子、９，１
０・・・抵抗、１１．１２・・・コンデンサ。
のＰＬＬ発振器のブロック図、第３図は従来例と本実施
例の実測値を比較する特性図である。 １・・・基準発振器、２・・・分周器、３・・位相検出
器、４・・・分周器、５・・・電圧制御発振器、６・・
・スイッチ、７・・・電源端子、８・出力端子、９，１
０・・・抵抗、１１．１２・・・コンデンサ。
Claims (1)
- 電圧制御用端子を有し所定の発振信号を生成する電圧制
御発振器と、前記発振信号の周波数の基準周波数を生成
する基準発振器と、前記発振信号の周波数と前記基準周
波数との位相差を検出する位相検出器と、前記位相検出
器の出力電圧を入力するループフィルタとを備え、前記
ループフィルタの出力を前記電圧制御用端子に供給する
ＰＬＬ発振器において、前記時定数回路に含まれるコン
デンサに電源から充電電力を供給する充電回路を設けた
ことを特徴とするＰＬＬ発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196734A JPH0244918A (ja) | 1988-08-05 | 1988-08-05 | Ｐｌｌ発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63196734A JPH0244918A (ja) | 1988-08-05 | 1988-08-05 | Ｐｌｌ発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0244918A true JPH0244918A (ja) | 1990-02-14 |
Family
ID=16362706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196734A Pending JPH0244918A (ja) | 1988-08-05 | 1988-08-05 | Ｐｌｌ発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0244918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148925A (ja) * | 1995-11-17 | 1997-06-06 | Nec Corp | Ｐｌｌ回路 |
-
1988
- 1988-08-05 JP JP63196734A patent/JPH0244918A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09148925A (ja) * | 1995-11-17 | 1997-06-06 | Nec Corp | Ｐｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0202072B1 (en) | Frequency synthesizer | |
| JP2001339301A (ja) | 周波数シンセサイザ | |
| CN100483947C (zh) | 使用2-pi滑动检测粗调锁相环(pll)合成器的系统和方法 | |
| JPH0462500B2 (ja) | ||
| US5994967A (en) | Oscillator circuit employing frequency-locked loop feedback topology | |
| JP2979773B2 (ja) | シンセサイザー回路 | |
| JPH0244918A (ja) | Ｐｌｌ発振器 | |
| JPS6247381B2 (ja) | ||
| JPS6247212A (ja) | シンセサイザ装置 | |
| JP2644890B2 (ja) | 位相同期回路 | |
| JPS58131820A (ja) | 位相同期回路 | |
| JPH0750579A (ja) | 位相同期ループ回路 | |
| JPH10200406A (ja) | Ｐｌｌ回路 | |
| JPH04344713A (ja) | 位相同期回路 | |
| JPS6411420A (en) | Phase-locked loop integrated circuit | |
| JP2927801B2 (ja) | Ｐｌｌ回路 | |
| JPH0328606Y2 (ja) | ||
| JP3393172B2 (ja) | 周波数ホッピング発振装置 | |
| JP2004172686A (ja) | 基準信号発生器 | |
| JPS62126713A (ja) | Ｐｌｌ回路 | |
| JPH0330519A (ja) | 周波数シンセサイザ | |
| CN117749100A (zh) | 频率输出装置 | |
| JPS6098728A (ja) | 位相制御ル−プ回路 | |
| JP2592675B2 (ja) | フェーズロックループ回路調整方法 | |
| JPH0470122A (ja) | Ｐｌｌ制御装置 |