JPH06314971A - Ｐｌｌ回路のループフィルタ - Google Patents
Ｐｌｌ回路のループフィルタInfo
- Publication number
- JPH06314971A JPH06314971A JP5124811A JP12481193A JPH06314971A JP H06314971 A JPH06314971 A JP H06314971A JP 5124811 A JP5124811 A JP 5124811A JP 12481193 A JP12481193 A JP 12481193A JP H06314971 A JPH06314971 A JP H06314971A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- loop filter
- voltage
- capacitor
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ロックするまでの時間が短くでき、かつロッ
クしてからの系のノイズが小さくできるＰＬＬ回路のル
ープフィルタを提供する。 【構成】 位相比較器３と電圧制御発振器１との間に直
列に挿入された抵抗４１と、抵抗４１の一端をアースす
るコンデンサ４３と、抵抗４１の電圧降下が所定値以上
であることを検出するトランジスタ４５と、電圧降下が
所定値以上であるときトランジスタ４５を介して直流電
源Ｖｃｃからコンデンサ４３を充電する充電路と形成す
る抵抗４７とを備えた。
クしてからの系のノイズが小さくできるＰＬＬ回路のル
ープフィルタを提供する。 【構成】 位相比較器３と電圧制御発振器１との間に直
列に挿入された抵抗４１と、抵抗４１の一端をアースす
るコンデンサ４３と、抵抗４１の電圧降下が所定値以上
であることを検出するトランジスタ４５と、電圧降下が
所定値以上であるときトランジスタ４５を介して直流電
源Ｖｃｃからコンデンサ４３を充電する充電路と形成す
る抵抗４７とを備えた。
Description
【０００１】
【産業上の利用分野】本発明はＰＬＬ回路のループフィ
ルタに関し、さらに詳しくはロックするまでの時間を短
縮させたループフィルタに関する。
ルタに関し、さらに詳しくはロックするまでの時間を短
縮させたループフィルタに関する。
【０００２】
【従来の技術】従来のＰＬＬ回路は図３に示すように、
電圧制御発振器（以下、ＶＣＯと記す）１の発振周波数
を分周回路２によって分周し、分周回路２の出力の位相
と入力信号の位相とを位相比較器３において位相比較
し、位相比較出力の直流成分をループフィルタ４で抽出
して周波数制御電圧として電圧制御発振器１に供給して
いる。ここで、ループフィルタ４には例えばループに直
列に挿入される抵抗４１と、抵抗４１に一端が接続され
た抵抗４２と、抵抗４２の他端をアースに導くコンデン
サ４３とからなるラグ・リード・フィルタで構成されて
いる。
電圧制御発振器（以下、ＶＣＯと記す）１の発振周波数
を分周回路２によって分周し、分周回路２の出力の位相
と入力信号の位相とを位相比較器３において位相比較
し、位相比較出力の直流成分をループフィルタ４で抽出
して周波数制御電圧として電圧制御発振器１に供給して
いる。ここで、ループフィルタ４には例えばループに直
列に挿入される抵抗４１と、抵抗４１に一端が接続され
た抵抗４２と、抵抗４２の他端をアースに導くコンデン
サ４３とからなるラグ・リード・フィルタで構成されて
いる。
【０００３】ここで、ループフィルタの時定数はＰＬＬ
回路がロックするまでの時間、ロックしてからの系のノ
イズなどを考慮して決定される。
回路がロックするまでの時間、ロックしてからの系のノ
イズなどを考慮して決定される。
【０００４】
【発明が解決しようとする課題】しかしながら、ロック
するまでの時間を短く、かつロックしてからの系のノイ
ズを小さくすることが望ましいが、この両者は互いに背
反の関係にあり、ロックするまでの時間が短くなるよう
にループフィルタの時定数を決定すれば、系のノイズを
小さくできず、系のノイズを小さくするようにループフ
ィルタの時定数を決定すればロックするまでの時間が長
くなるという問題点があった。
するまでの時間を短く、かつロックしてからの系のノイ
ズを小さくすることが望ましいが、この両者は互いに背
反の関係にあり、ロックするまでの時間が短くなるよう
にループフィルタの時定数を決定すれば、系のノイズを
小さくできず、系のノイズを小さくするようにループフ
ィルタの時定数を決定すればロックするまでの時間が長
くなるという問題点があった。
【０００５】本発明は、ロックするまでの時間が短くで
き、かつロックしてからの系のノイズが小さくできるＰ
ＬＬ回路のループフィルタを提供することを目的とす
る。
き、かつロックしてからの系のノイズが小さくできるＰ
ＬＬ回路のループフィルタを提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明のＰＬＬ回路のル
ープフィルタは、位相比較器と電圧制御発振器との間に
直列に挿入された抵抗と、前記抵抗の一端をアースする
コンデンサと、前記抵抗の電圧降下が所定値以上である
ことを検出する検出手段と、検出手段によって前記電圧
降下が所定値以上と検出されたとき前記コンデンサを充
電する充電路とを備えたことを特徴とする。
ープフィルタは、位相比較器と電圧制御発振器との間に
直列に挿入された抵抗と、前記抵抗の一端をアースする
コンデンサと、前記抵抗の電圧降下が所定値以上である
ことを検出する検出手段と、検出手段によって前記電圧
降下が所定値以上と検出されたとき前記コンデンサを充
電する充電路とを備えたことを特徴とする。
【０００７】本発明のＰＬＬ回路のループフィルタは、
位相比較器と電圧制御発振器との間に直列に挿入された
抵抗と、前記抵抗の一端をアースするコンデンサと、前
記抵抗の電圧降下が所定値以下であることを検出する検
出手段と、検出手段によって前記電圧降下が所定値以下
と検出されたとき前記コンデンサの電荷を放電させる放
電路とを備えたことを特徴とする。
位相比較器と電圧制御発振器との間に直列に挿入された
抵抗と、前記抵抗の一端をアースするコンデンサと、前
記抵抗の電圧降下が所定値以下であることを検出する検
出手段と、検出手段によって前記電圧降下が所定値以下
と検出されたとき前記コンデンサの電荷を放電させる放
電路とを備えたことを特徴とする。
【０００８】
【作用】本発明のＰＬＬ回路のループフィルタにおいて
抵抗の電圧降下が所定値以上になったときは検出手段に
よって検出され、コンデンサは充電路を介して充電され
て、実質的にループフィルタの時定数が小さくなり、ロ
ックまでの時間が短縮される。抵抗の電圧降下が所定値
未満となったときは、充電はなされず、実質的に時定数
が大きくなってロック時の系のノイズが減少する。
抵抗の電圧降下が所定値以上になったときは検出手段に
よって検出され、コンデンサは充電路を介して充電され
て、実質的にループフィルタの時定数が小さくなり、ロ
ックまでの時間が短縮される。抵抗の電圧降下が所定値
未満となったときは、充電はなされず、実質的に時定数
が大きくなってロック時の系のノイズが減少する。
【０００９】本発明のＰＬＬ回路のループフィルタにお
いて抵抗の電圧降下が所定値以下になったときは検出手
段によって検出され、コンデンサの電荷は放電路を介し
て放電されて、実質的にループフィルタの時定数が小さ
くなって、ロックまでの時間が短縮される。抵抗の電圧
降下が所定値を超えたときは、放電はなされず、実質的
に時定数が大きくなってロック時の系のノイズが減少す
る。
いて抵抗の電圧降下が所定値以下になったときは検出手
段によって検出され、コンデンサの電荷は放電路を介し
て放電されて、実質的にループフィルタの時定数が小さ
くなって、ロックまでの時間が短縮される。抵抗の電圧
降下が所定値を超えたときは、放電はなされず、実質的
に時定数が大きくなってロック時の系のノイズが減少す
る。
【００１０】
【実施例】以下、本発明を実施例により説明する。図１
は本発明の一実施例の構成を示すブロック図である。
は本発明の一実施例の構成を示すブロック図である。
【００１１】本実施例のＰＬＬ回路は、図１に示すよう
にＶＣＯ１の発振周波数を分周回路２によって分周し、
分周回路２の出力の位相と入力信号の位相とを位相比較
器３において位相比較し、位相比較出力の直流成分をラ
グ・リード・ループフィルタ４Ａによって抽出し、周波
数制御電圧として電圧制御発振器１に供給している。
にＶＣＯ１の発振周波数を分周回路２によって分周し、
分周回路２の出力の位相と入力信号の位相とを位相比較
器３において位相比較し、位相比較出力の直流成分をラ
グ・リード・ループフィルタ４Ａによって抽出し、周波
数制御電圧として電圧制御発振器１に供給している。
【００１２】ここで、ループフィルタ４Ａはループに直
列に挿入される抵抗４１と、抵抗４１に一端が接続され
た抵抗４２と、抵抗４２の他端をアースに導くコンデン
サ４３と、協働して抵抗４１の電圧降下が所定値以上と
なったことを検出する抵抗４６およびトランジスタ４５
と、トタンジスタ４５のコレクタと電源との間に接続さ
れて抵抗４２を介してコンデンサ４３を充電する充電路
を形成する抵抗４７とから構成してある。
列に挿入される抵抗４１と、抵抗４１に一端が接続され
た抵抗４２と、抵抗４２の他端をアースに導くコンデン
サ４３と、協働して抵抗４１の電圧降下が所定値以上と
なったことを検出する抵抗４６およびトランジスタ４５
と、トタンジスタ４５のコレクタと電源との間に接続さ
れて抵抗４２を介してコンデンサ４３を充電する充電路
を形成する抵抗４７とから構成してある。
【００１３】上記した本一実施例において、電源立ち上
げ時もしくは分周回路２の分周比が変化したときにＰＬ
Ｌ回路がロックするまでの期間、ループフィルタ４Ａの
コンデンサ４３に充電、放電が行われる。この充電、放
電に基づいて抵抗４１の電位差が変化し、ロックした状
態では殆ど充電電流が流れなくなり、抵抗４１の両端の
電位差は殆ど０になる。
げ時もしくは分周回路２の分周比が変化したときにＰＬ
Ｌ回路がロックするまでの期間、ループフィルタ４Ａの
コンデンサ４３に充電、放電が行われる。この充電、放
電に基づいて抵抗４１の電位差が変化し、ロックした状
態では殆ど充電電流が流れなくなり、抵抗４１の両端の
電位差は殆ど０になる。
【００１４】抵抗４１の両端の電位差が所定値以上にな
るとトランジスタ４５はオン状態になって、コンデンサ
４３は直流電源Ｖｃｃから抵抗４７および４２を介して
充電される。充電が進み抵抗４１の電位差が所定値未満
に低下するとトランジスタ４５はオフ状態になって、直
流電源Ｖｃｃからの充電は停止される。
るとトランジスタ４５はオン状態になって、コンデンサ
４３は直流電源Ｖｃｃから抵抗４７および４２を介して
充電される。充電が進み抵抗４１の電位差が所定値未満
に低下するとトランジスタ４５はオフ状態になって、直
流電源Ｖｃｃからの充電は停止される。
【００１５】ここで、抵抗４７の抵抗値を小さく設定す
ることによって、トランジスタ４５がオン状態となった
ときにループフィルタ４Ａの時定数は小さくなり、ロッ
ク時間が早まることになる。逆にトランジスタ４５がオ
フ状態になったときにはループフィルタ４Ａの時定数は
元に戻って実質的に大きくなり、ロックしてからの系の
ノイズは減少する。
ることによって、トランジスタ４５がオン状態となった
ときにループフィルタ４Ａの時定数は小さくなり、ロッ
ク時間が早まることになる。逆にトランジスタ４５がオ
フ状態になったときにはループフィルタ４Ａの時定数は
元に戻って実質的に大きくなり、ロックしてからの系の
ノイズは減少する。
【００１６】次に、本発明の一実施例の変形例について
説明する。図２（ａ）は第１の変形実施例の構成を示す
回路図である。
説明する。図２（ａ）は第１の変形実施例の構成を示す
回路図である。
【００１７】第１の変形実施例のループフィルタ４Ｂ
は、ループに直列に挿入される抵抗４１と、抵抗４１に
一端が接続された抵抗４２と、抵抗４２の他端をアース
に導くコンデンサ４３と、協働して抵抗４１の電圧降下
が所定値以下になったことを検出する抵抗４９およびト
ランジスタ４８と、トタンジスタ４８のコレクタに接続
されて、抵抗４２を介してコンデンサ４３の電荷を放電
する放電路を形成する抵抗５０とから構成してある。
は、ループに直列に挿入される抵抗４１と、抵抗４１に
一端が接続された抵抗４２と、抵抗４２の他端をアース
に導くコンデンサ４３と、協働して抵抗４１の電圧降下
が所定値以下になったことを検出する抵抗４９およびト
ランジスタ４８と、トタンジスタ４８のコレクタに接続
されて、抵抗４２を介してコンデンサ４３の電荷を放電
する放電路を形成する抵抗５０とから構成してある。
【００１８】第１の変形実施例において、抵抗４１の両
端の電位差が所定値以下になるとトランジスタ４８はオ
ン状態になって、コンデンサ４３の電荷は抵抗４２およ
び５０を介して放電される。放電が進み抵抗４１の電位
差が所定値を超えるとトランジスタ４８はオフ状態にな
って、コンデンサ４３の電荷の抵抗５０を介した放電は
停止される。
端の電位差が所定値以下になるとトランジスタ４８はオ
ン状態になって、コンデンサ４３の電荷は抵抗４２およ
び５０を介して放電される。放電が進み抵抗４１の電位
差が所定値を超えるとトランジスタ４８はオフ状態にな
って、コンデンサ４３の電荷の抵抗５０を介した放電は
停止される。
【００１９】ここで、抵抗５０の抵抗値を小さく設定す
ることによって、トランジスタ４８がオン状態となった
ときにループフィルタ４Ｂの時定数は小さくなり、ロッ
ク時間が早まることになる。逆にトランジスタ４８がオ
フ状態になったときにはループフィルタ４Ｂの時定数は
元に戻って実質的に大きくなり、ロックしてからの系の
ノイズは減少する。
ることによって、トランジスタ４８がオン状態となった
ときにループフィルタ４Ｂの時定数は小さくなり、ロッ
ク時間が早まることになる。逆にトランジスタ４８がオ
フ状態になったときにはループフィルタ４Ｂの時定数は
元に戻って実質的に大きくなり、ロックしてからの系の
ノイズは減少する。
【００２０】図２（ｂ）は第２の変形実施例の構成を示
す回路図である。本第２の変形実施例のループフィルタ
４Ｃは、本発明の一実施例と第１の変形実施例とを組合
せた例であり、その作用は一実施例における作用および
第１の変形実施例における作用と同一であって、コンデ
ンサ４３の充電および放電が早められる。
す回路図である。本第２の変形実施例のループフィルタ
４Ｃは、本発明の一実施例と第１の変形実施例とを組合
せた例であり、その作用は一実施例における作用および
第１の変形実施例における作用と同一であって、コンデ
ンサ４３の充電および放電が早められる。
【００２１】図２（ｃ）は第３の変形実施例の構成を示
す回路図である。第３の変形実施例はループフィルタ４
Ｄが抵抗およびコンデンサの複数組のよって構成された
例であり、図２（ｃ）では抵抗５１とコンデンサ５２と
からなるフィルタが追加されている。その作用は本発明
の一実施例における作用と同様であり、その説明は省略
する。
す回路図である。第３の変形実施例はループフィルタ４
Ｄが抵抗およびコンデンサの複数組のよって構成された
例であり、図２（ｃ）では抵抗５１とコンデンサ５２と
からなるフィルタが追加されている。その作用は本発明
の一実施例における作用と同様であり、その説明は省略
する。
【００２２】
【発明の効果】以上説明した如く本発明のＰＬＬ回路の
ループフィルタによれば、位相比較器と電圧制御発振器
との間に直列に挿入された抵抗の電圧降下が所定値以上
になったとき、前記抵抗の一端をアースするコンデンサ
に充電路を介して充電するように構成したため、抵抗の
電圧降下が所定値以上になったとき充電路を介してコン
デンサが充電されて、実質的にループフィルタの時定数
が小さくなり、ロックまでの時間が短縮される効果があ
り、かつ抵抗の電圧降下が所定値未満となったときは、
充電はなされず、実質的に時定数が大きくなってロック
したときの系のノイズは減少する効果がある。
ループフィルタによれば、位相比較器と電圧制御発振器
との間に直列に挿入された抵抗の電圧降下が所定値以上
になったとき、前記抵抗の一端をアースするコンデンサ
に充電路を介して充電するように構成したため、抵抗の
電圧降下が所定値以上になったとき充電路を介してコン
デンサが充電されて、実質的にループフィルタの時定数
が小さくなり、ロックまでの時間が短縮される効果があ
り、かつ抵抗の電圧降下が所定値未満となったときは、
充電はなされず、実質的に時定数が大きくなってロック
したときの系のノイズは減少する効果がある。
【００２３】また、本発明のＰＬＬ回路のループフィル
タによれば、位相比較器と電圧制御発振器との間に直列
に挿入された抵抗の電圧降下が所定値以下になったと
き、前記抵抗の一端をアースするコンデンサの電荷を放
電路を介して放電するように構成したため、抵抗の電圧
降下が所定値以下になったとき、コンデンサの電荷が放
電されて、実質的にループフィルタの時定数が小さくな
り、ロックまでの時間が短縮される効果があり、かつ抵
抗の電圧降下が所定値を超えたときは、放電はなされ
ず、実質的に時定数が大きくなってロックしてからの系
のノイズは減少する効果がある。
タによれば、位相比較器と電圧制御発振器との間に直列
に挿入された抵抗の電圧降下が所定値以下になったと
き、前記抵抗の一端をアースするコンデンサの電荷を放
電路を介して放電するように構成したため、抵抗の電圧
降下が所定値以下になったとき、コンデンサの電荷が放
電されて、実質的にループフィルタの時定数が小さくな
り、ロックまでの時間が短縮される効果があり、かつ抵
抗の電圧降下が所定値を超えたときは、放電はなされ
ず、実質的に時定数が大きくなってロックしてからの系
のノイズは減少する効果がある。
【図１】本発明の一実施例の構成を示す回路図である。
【図２】本発明の変形実施例の構成を示すブロック図で
あって、（ａ）、（ｂ）、（ｃ）は第１の変形実施例、
第２の変形実施例、第３の変形実施例の構成を示す回路
図である。
あって、（ａ）、（ｂ）、（ｃ）は第１の変形実施例、
第２の変形実施例、第３の変形実施例の構成を示す回路
図である。
【図３】従来例の構成を示す回路図である。
１ ＶＣＯ ２ 分周回路 ３ 位相比較器 ４Ａ、４Ｂ、４Ｃおよび４Ｄ ループフィルタ ４５および４８ トランジスタ ４７ 充電路を形成する抵抗 ５０ 放電路を形成する抵抗
Claims (2)
- 【請求項１】 位相比較器と電圧制御発振器との間に直
列に挿入された抵抗と、前記抵抗の一端をアースするコ
ンデンサと、前記抵抗の電圧降下が所定値以上であるこ
とを検出する検出手段と、検出手段によって前記電圧降
下が所定値以上と検出されたとき前記コンデンサを充電
する充電路とを備えたことを特徴とするＰＬＬ回路のル
ープフィルタ。 - 【請求項２】 位相比較器と電圧制御発振器との間に直
列に挿入された抵抗と、前記抵抗の一端をアースするコ
ンデンサと、前記抵抗の電圧降下が所定値以下であるこ
とを検出する検出手段と、検出手段によって前記電圧降
下が所定値以下と検出されたとき前記コンデンサの電荷
を放電させる放電路とを備えたことを特徴とするＰＬＬ
回路のループフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5124811A JPH06314971A (ja) | 1993-04-30 | 1993-04-30 | Ｐｌｌ回路のループフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5124811A JPH06314971A (ja) | 1993-04-30 | 1993-04-30 | Ｐｌｌ回路のループフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314971A true JPH06314971A (ja) | 1994-11-08 |
Family
ID=14894710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5124811A Pending JPH06314971A (ja) | 1993-04-30 | 1993-04-30 | Ｐｌｌ回路のループフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06314971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058381A (ko) * | 2000-12-29 | 2002-07-12 | 이형도 | 위상 노이즈를 개선한 루프필터 |
-
1993
- 1993-04-30 JP JP5124811A patent/JPH06314971A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020058381A (ko) * | 2000-12-29 | 2002-07-12 | 이형도 | 위상 노이즈를 개선한 루프필터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5831483A (en) | PLL frequency synthesizer having circuit for controlling gain of charge pump circuit | |
| US5870002A (en) | Phase-frequency lock detector | |
| EP0777333B1 (en) | Power saving PLL circuit | |
| US6097227A (en) | Phase locked loop circuit and method of synchronizing internal synchronizing signal with reference signal | |
| US7663417B2 (en) | Phase-locked loop circuit | |
| US5315623A (en) | Dual mode phase-locked loop | |
| CA1241711A (en) | Low-pass filter circuit | |
| JP2002519904A (ja) | 位相ロック・ループのループ・フィルタ用充電ポンプ・ステアリング・システム及び方法 | |
| US11115038B2 (en) | Method for managing the startup of a phase-locked loop and corresponding integrated circuit | |
| EP1182780B1 (en) | Phase locked loop having a reduced lock time | |
| US4829268A (en) | Loop filter for frequency multiplying phase locked loop | |
| JPH06314971A (ja) | Ｐｌｌ回路のループフィルタ | |
| JPS5846955B2 (ja) | インバ−タの並列運転装置 | |
| JPH0786930A (ja) | 位相同期回路 | |
| KR100222673B1 (ko) | 위상고정루프회로 | |
| CN108566199A (zh) | 一种锁相环及频率控制方法 | |
| JP4082207B2 (ja) | 周波数シンセサイザ | |
| JPH02113726A (ja) | Ｐｌｌ回路 | |
| JP3241622B2 (ja) | Ｐｌｌ回路 | |
| JP3070076B2 (ja) | 位相同期発振回路 | |
| JPH0740666B2 (ja) | Ｐｌｌ回路 | |
| JPH07202689A (ja) | Ｐｌｌ回路 | |
| JPS62199120A (ja) | 位相同期回路の引込時間短縮方式 | |
| AU654628B2 (en) | PLL frequency synthesizer capable of changing an output frequency at a high speed | |
| JP2860177B2 (ja) | 位相同期回路 |